JPH0564820B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 ダイレクトメモリアクセス制御方式において、
メモリと入出力装置との間のデータ転送の制御に
必要なチヤネルデータが格納手段に格納され、チ
ヤネルデータアドレス保持部で示されるチヤネル
データを格納手段から取り込んでデータ転送制御
を行ない、そのデータの転送終了に応じてチエイ
ンチヤネルデータアドレスをチヤネルデータアド
レス保持部に設定することにより、チヤネルデー
タチエインが可能となつて複数のデータを連続し
て転送制御することができる。

〔産業上の利用分野〕

本考案は、マイクロプロセツサを用いた情報処
理装置、特に高密度な画情報を高速転送するフア
クシミリ装置の他において、メモリと入出力装置
との間のデータ転送を直接制御するダイレクトメ
モリアクセス（以下、「DMA」という。）制御方
式に関する。

〔従来の技術〕

従来のフアクシミリ装置においては、装置内部
のメモリと入出力装置との間で高速なデータ転送
を必要とするために、マイクロプロセツサ（主制
御部）がデータ転送を直接制御するのではなく、
DMA制御装置がマイクロプロセツサの動作とは
独立して、メモリと入出力装置との間のデータ転
送を制御するのが普通である。

第３図は、フアクシミリ装置に用いられる従来
のDMA制御方式を説明するブロツク構成図であ
る。

DMA制御装置３００の制御により、メモリ３
５０と入出力装置３６０との間でデータ転送が行
なわれる。

データ転送制御に必要なチヤネルデータが保持
されるDMA制御装置３００のレジスタ群３１０
は、制御レジスタ３１１、状態レジスタ３１２、
アドレスレジスタ３１３および転送語数レジスタ
３１４により構成される。制御レジスタ３１１に
は動作の種類（メモリと入出力装置との間のデー
タ転送の方向）を示す情報が格納され、状態レジ
スタ３１２にはその時点のデータ転送の状況を示
す情報が格納され、アドレスレジスタ３１３には
データの読み出しあるいは書き込みを行なうメモ
リのアドレス情報が格納され、転送語数レジスタ
３１４には転送するデータ量の情報が格納され
る。

以下、メモリ３５０内にある複数のデータブロ
ツク３５１〜３５４を入出力装置３６０に順次転
送する場合の動作について説明する。

マイクロプロセツサ３７０は、共通バス３８０
を介してDMA制御装置３００内の制御レジスタ
３１１に対して、メモリ３５０から入出力装置３
６０へのデータ転送の指示情報を保持させ、アド
レスレジスタ３１３にはデータブロツク３５１の
格納アドレスを、転送語数レジスタ３１４にはデ
ータブロツク３５１のブロツク内語数をそれぞれ
保持させる。

ここで、マイクロプロセツサ３７０は入出力装
置３６０に対してデータの出力動作の開始を指示
する。それ以降、マイクロプロセツサ３７０はデ
ータ転送動作から解放されて他の作業を行なうこ
とができる。

一方、DMA制御装置３００の制御部３３０
は、レジスタ群３１０に保持させたチヤネルデー
タに基づき、入出力装置３６０のデータ転送要求
信号３９１に従つて、メモリ３５０内のデータブ
ロツク３５１内のデータを順次読み取つて入出力
装置３６０に転送する。ここでのデータ転送は、
１語ずつアドレスレジスタ３１３の値を１加算
し、転送語数レジスタ３１４の値を１減算し、転
送語数レジスタ３１４での減算結果が０になるま
でデータ転送要求のタイミングに従つて行なわれ
る。

データブロツク３５１がすべて転送されたとき
に、DMA制御装置３００の制御部３３０は状態
レジスタ３１２にデータ転送終了情報を書き込
み、さらにマイクロプロセツサ３７０に対して通
常割り込み信号３９３によりデータ転送終了を通
知する。マイクロプロセツサ３７０は、その割り
込みによりDMA制御装置３００内の状態レジス
タ３１２を参照してデータブロツク３５１の転送
が終了したことを認識する。

次にマイクロプロセツサ３７０は、データブロ
ツク３５２を入出力装置３６０に転送するよう
に、DMA制御装置３００内の制御レジスタ３１
１をセツトし、アドレスレジスタ３１３にデータ
ブロツク３５２の第一格納アドレスを保持させ、
かつ転送語数レジスタ３１４にブロツク内語数を
設定することにより、同様にDMA制御装置３０
０が再び入出力装置３６０に対してデータ転送を
開始する。以下同様の操作を繰り返して、メモリ
３５０内のデータブロツク３５３，３５４が順次
入出力装置３６０へ転送される。

〔発明が解決しようとする問題点〕

ところが、このような従来方式では、前述のよ
うに複数のデータブロツク３５１〜３５４を順次
転送する場合には、各ブロツクの切り替え時ごと
にマイクロプロセツサ３７０の制御を介さなけれ
ばならなかつた。すなわち、たとえば最初のデー
タブロツク３５１の転送が終了した時点で、メモ
リ３５０と入出力装置３６０との間のデータ転送
制御が、DMA制御装置３００からマイクロプロ
セツサ３７０に移行し、改めて次のデータ転送の
指示がDMA制御装置３００に出される。

このとき、マイクロプロセツサ３７０は、デー
タ転送終了を示す割り込み信号が「DMA制御装
置３００からの割り込みであり、かつデータブロ
ツク３５１のデータ転送終了である」ことを認識
し、さらにDMA制御装置３００に対して、次の
データブロツク３５２のデータ転送に必要なチヤ
ネルデータをレジスタ群３１０に設定する動作を
行なう必要があつた。

このように、データブロツク３５１の最終デー
タ語が転送されてから、次のデータブロツク３５
２内の最初のデータ語が転送されるまでの間は、
マイクロプロセツサ３７０が制御情報を処理中で
あり、入出力装置３６０はデータ転送待ちの状態
となる。

ここで、入出力装置３６０がモデムおよび網制
御装置を介して回線に接続される回線入出力装置
の場合には、たとえば接続される回線のデータ送
信速度が64kビツト／秒程度であれば、データ転
送待ち状態の許容範囲は、１語８ビツトとする
と、 １／（64000／８）＝125×10^-6 〔秒〕 となる。

このデータ転送待ちの許容時間は、前述の処理
を行なうマイクロプロセツサの処理速度に対して
かなり厳しい条件であり、通常それに対処するた
めには、専用のマイクロプロセツサあるいは高速
のマイクロプロセツサを用いる必要があつた。

本発明は、このような従来の問題点を解決する
もので、マイクロプロセツサを介在させることな
く、ブロツク化された複数のデータを連続して転
送することが可能なDMA制御方式を提供するこ
とを目的とする。

〔問題点を解決するための手段〕

第１図は、本発明の原理ブロツク図である。

図において、チヤネルデータ保持部１０１は、
メモリと入出力装置との間のデータ転送を制御す
るためのチヤネルデータを保持する。

制御手段１０２は、このチヤネルデータに基づ
いてメモリと入出力装置との間のデータ転送を制
御する。

チヤネルデータ格納手段１０３は、チヤネルデ
ータ保持部１０１に書き込まれるチヤネルデータ
と、続けて書き込まれるチヤネルデータの格納ア
ドレスとが格納される。

チヤネルデータアドレス保持部１０４は、チヤ
ネルデータ保持部１０１に書き込まれるチヤネル
データの格納アドレスを保持する。

チエインチヤネルデータアドレス保持部１０５
は、続けて書き込まれるチヤネルデータの格納ア
ドレスを保持する。

書替制御手段１０６は、このチヤネルデータア
ドレス保持部１０４がアドレス指定し、読み出さ
れたチヤネルデータの書き替え制御を行ない、か
つチヤネルデータ保持部１０１のチヤネルデータ
によるデータ転送制御が終了したときに、チエイ
ンチヤネルデータアドレス保持部１０５に保持さ
れているアドレスをチヤネルデータアドレス保持
部１０４に書き替える。

〔作用〕

データ転送制御時にチヤネルデータアドレス保
持部１０４に設定されるアドレスに従つて、書替
制御手段１０６を介してチヤネルデータ格納手段
１０３からチヤネルデータをチヤネルデータ保持
部１０１に取り込み、制御手段１０２はそのチヤ
ネルデータに基づいて、メモリと入出力装置との
間のデータ転送制御を行なう。

チヤネルデータが格納されるチヤネルデータ格
納手段１０３には、チエインされるチヤネルデー
タの格納アドレスが格納されており、読み出され
たそのアドレスがチエインチヤネルデータアドレ
ス保持部１０５に保持される。

一つのチヤネルデータが示すデータの転送終了
に応じて、書替制御手段１０６がチエインチヤネ
ルデータアドレス保持部１０５に保持されている
アドレスをチヤネルデータアドレス保持部１０４
に書き替え、そのアドレスにより指定されるチヤ
ネルデータを続けてチヤネルデータ保持部１０１
に取り込むことにより、チヤネルデータのチエイ
ンが可能となり、複数のデータブロツクの転送制
御を連続して行なうことができる。

〔実施例〕

以下、図面に基づいて本発明の実施例について
詳細に説明する。

第２図は、本発明の一実施例の構成を示すブロ
ツク構成図である。なお、本実施例はフアクシミ
リ装置において、メモリと回線入出力装置との間
のデータ転送制御に関する構成例である。

実施例の第１図との対応関係 ここで、本発明の実施例と第１図との対応関係
を示しておく。

チヤネルデータ保持部１０１は、制御レジスタ
CT２１１、状態レジスタST２１２、アドレスレ
ジスタAD２１３および転送語数レジスタBC２
１４に相当し、チヤネルデータアドレス保持部１
０４はチヤネルアドレスレジスタ２１６に相当
し、チエインチヤネルデータアドレス保持部１０
６は値チエインレジスタNX２１５に相当する。
各レジスタにより、レジスタ群２１０が構成され
る。

制御手段１０２は制御部２３０に相当する。

チヤネルデータ格納手段１０３は、メモリ２５
０に相当し、チエインチヤネルデータのアドレス
を含むチヤネルデータ２５５〜２５７と、データ
ブロツク２５１〜１５３を格納する。

書替制御手段１０６は、リードライト制御部２
２０に相当する。

なお、レジスタ群２１０、リードライト制御部
２２０および制御部２３０によりDMA制御装置
２００が構成される。

実施例の構成 以上のような対応関係があるものとして、以下
本発明の実施例について説明する。

第２図において、マイクロプロセツサ２７０に
は共通バス２８０を介してDMA制御装置２０
０、メモリ２５０および入出力装置２６０が接続
される。メモリ２５０はRAM（随時書込み読出
し自由メモリ）から構成され、複数のデータブロ
ツク２５１〜２５３と、各データブロツクに対応
するチヤネルデータ２５５〜２５７が格納されて
いる。入出力装置２６０は、モデム２６１および
網制御装置NCU２６３を介して通信回線２６５
に接続される。

DMA制御装置２００は、データ転送制御に必
要なチヤネルデータを保持するレジスタ群２１０
と、メモリ２５０とレジスタ群２１０との間のチ
ヤネルデータの読出しおよび書込みを制御するリ
ードライト制御部２２０と、制御部２３０とを有
する。制御部２３０は、レジスタ群２１０および
リードライト制御部２２０に接続され、入出力装
置２６０からのデータ転送要求信号２９１が入力
され、またマイクロプロセツサ２７０に対して割
り込み信号２９３を送出する。

実施例の動作 本実施例では、メモリ２５０内のデータブロツ
ク２５１〜２５３を入出力装置２６０、モデム２
６１および網制御装置NCU２６３を介して通信
回線２６５に順次送信する場合について説明す
る。なお、メモリ２５０内のデータブロツク２５
１〜２５３を入出力装置２６０へ転送制御するの
に必要なチヤネルデータ２５５〜２５７は、あら
かじめメモリ２５０の一部に格納されている。

マイクロプロセツサ２７０は、DMA制御装置
２００に対して、データブロツク２５１の転送に
必要なチヤネルデータ２５５が格納されているア
ドレスをチヤネルアドレスレジスタ２１６に設定
し、さらに入出力装置２６０に対してデータ送信
を行なうように指示する。

入出力装置２６０は、マイクロプロセツサ２７
０からの送信開始の指示を受けて、DMA制御装
置２００にデータ転送要求信号２９１を送出す
る。

このデータ転送要求信号２９１が入力された
DMA制御装置２００の制御部２３０は、リード
ライト制御部２２０を起動し、チヤネルアドレス
レジスタ２１６を読み出し、当該レジスタに設定
されているアドレス内のチヤネルデータをレジス
タ群２１０に読み込むように制御する。すなわ
ち、データブロツク２５１に対応するチヤネルデ
ータ２５５の制御データCT、状態データST、ア
ドレスデータAD、転送語数データBC、および
チエインされるチヤネルデータのチエインアドレ
スNXが、それぞれ制御レジスタ２１１、状態レ
ジスタ２１２、アドレスレジスタ２１３、転送語
数レジスタ２１４およびチエインレジスタ２１５
に書き込まれる。

制御部２３０は、制御レジスタ２１１によりメ
モリ２５０から入出力装置２６０へのデータ転送
であることを判断し、アドレスレジスタ２１３に
設定されているアドレスに従つて、データブロツ
ク２５１の第一語を読み取つて入出力装置２６０
に転送する。このとき、アドレスレジスタ２１３
の値を１加算し、転送語数レジスタ２１４の値を
１減算処理してそれぞれ更新する。

入出力装置２６０は、メモリ２５０から転送さ
れた一語のデータを１ビツトずつ直列データに変
換し、モデム２６１および網制御装置NCU２６
３を介して通信回線２６５へ送出する。それとと
もに、DMA制御装置２００の制御部２３０へデ
ータ転送要求信号２９１を送出する。

以降、同様の操作を繰り返してデータブロツク
２５１内の全データが順次転送される。データブ
ロツク２５１がすべて入出力装置２６０へ転送さ
れ、さらに通信回線２６５へ送信されると、
DMA制御装置２００の転送語数レジスタ２１４
の減算結果が０となり、制御部２３０は状態レジ
スタ２１２にデータブロツク２５１の転送終了の
旨を書き込む。同時に制御部２３０は、制御レジ
スタ２１１の内容を調べ、データチエインを行な
う指示があれば、リードライト制御部２２０に対
してチエインレジスタ２１５の値をチヤネルアド
レスレジスタ２１６へ書き込むように指示する。

チエインレジスタ２１５に保持されているチエ
インアドレスデータは、連続して転送されるデー
タブロツク２５２の転送に必要なチヤネルデータ
２５６の格納アドレスであり、したがつて、リー
ドライト制御部２２０がチヤネルアドレスレジス
タ２１６により指定されるアドレスのチヤネルデ
ータ２５６をレジスタ群２１０のレジスタ２１１
〜２１５に書き込み、制御部２３０にレジスタの
設定完了通知を行なうことにより、再度制御部２
３０が動作を開始し、連続してデータブロツク２
５２の転送が開始される。

以下同様に、データブロツク２５３が入出力装
置２６０に転送されるが、データブロツク２５３
のデータ転送に対応するチヤネルデータ２５７の
制御データが、データチエインを指示していない
場合には、データブロツク２５３内のすべてのデ
ータが転送された時点で、制御部２３０はマイク
ロプロセツサ２７０に対して、割り込み信号２９
３を送出してデータ転送終了を通知する。

発明の変形態様 本実施例では、複数のデータブロツクを順次チ
エインし、連続してデータ転送を行なう方式にお
いて、一つの入出力装置とメモリとの間で行なわ
れるDMA制御方式について説明したが、複数の
入出力装置とメモリとの間のデータ転送において
も同様に実現可能である。

その場合には、複数の入出力装置の一つから制
御部２３０に通知されるデータ転送要求信号に従
つて、その都度チヤネルアドレスレジスタ２１６
のアドレスを設定し、対応するチヤネルデータを
レジスタ群２１０に取り込み、一語ずつのデータ
転送を行ない、その後チヤネルデータを返却す
る。チヤネルアドレスレジスタ２１６のアドレス
設定は、データ転送要求信号を送出した入出力装
置に対応するメモリ２５０の固定アドレスに格納
されているデータを読み込むことにより、特にハ
ードウエアを増加させることなく、多数の入出力
装置の同時制御に対応することができる。

なお複数の入出力装置には、本実施例に示した
通信回線に対してデータの入出力を行なう装置の
他に、たとえばデータを入力するキーボード、情
報を出力するデイスプレイ、送信原稿を読み取る
スキヤナ、受信原稿を出力するプリンタ装置、画
像データの圧縮／伸長装置がある。

〔発明の効果〕

上述したように、本発明によれば、複数のブロ
ツク化されたデータがマイクロプロセツサの制御
を介在させることなく、メモリと入出力装置との
間で連続して転送制御することができる。したが
つて、専用のマイクロプロセツサあるいは高速マ
イクロプロセツサを使用することなく、DMA制
御による高速データ転送を可能にすることがで
き、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の原理ブロツク図、第２図は本
発明の一実施例を示すブロツク構成図、第３図は
従来のDMA制御方式を説明するブロツク構成図
である。 図において、１０１はチヤネルデータ保持部、
１０２は制御手段、１０３はチヤネルデータ格納
手段、１０４はチヤネルデータアドレス保持部、
１０５はチエインチヤネルデータアドレス保持
部、１０６は書替制御手段、２００，３００は
DMA制御装置、２１０，３１０はレジスタ群、
２１１，３１１は制御レジスタ、２１２，３１２
は状態レジスタ、２１３，３１３はアドレスレジ
スタ、２１４，３１４は転送語数レジスタ、２１
５はチエインレジスタ、２１６はチヤネルアドレ
スレジスタ、２２０はリードライト制御部、２３
０，３３０は制御部、２５０，３５０はメモリ、
２５１〜２５３，３５１〜３５４はデータブロツ
ク、２５５〜２５７はチヤネルデータ、２６０，
３６０は入出力装置、２６１はモデム、２６３は
網制御装置NCU、２６５は通信回線、２７０，
３７０はマイクロプロセツサ、２８０，３８０は
共通バス、２９１，３９１はデータ転送要求信
号、２９３，３９３は割り込み信号である。

Claims (1)

1. 【特許請求の範囲】 １ メモリと入出力装置との間のデータ転送を制
   御するためのチヤネルデータが格納されているチ
   ヤネルデータ格納手段１０３を備えたダイレクト
   メモリアクセス制御装置において、 前記チヤネルデータは、データの連続転送を行
   うかどうかの指示および該連続転送を行うための
   チヤネルデータが格納されている前記チヤネルデ
   ータ格納手段１０３のアドレスを含み、 データの連続転送を行うかどうかの指示を含む
   前記チヤネルデータを保持するチヤネルデータ保
   持部１０１と、 前記チヤネルデータ保持部１０１に書き込まれ
   るチヤネルデータが格納されている前記チヤネル
   データ格納手段１０３のアドレスを保持するチヤ
   ネルデータアドレス保持部１０４と、 前記チヤネルデータ中の連続転送を行うための
   チヤネルデータが格納されている前記チヤネルデ
   ータ格納手段１０３のアドレスを保持するチエイ
   ンチヤネルデータアドレス保持部１０５と、 前記チヤネルデータ保持部１０１に保持されて
   いるチヤネルデータに基づいて前記メモリと入出
   力装置との間のデータ転送を制御し、且つ前記チ
   ヤネルデータ保持部１０１でデータの連続転送を
   行う指示がされているか判定する制御手段１０２
   と、 前記チヤネルデータ保持部１０１に保持されて
   いるチヤネルデータを、前記チヤネルデータアド
   レス保持部１０４に保持されているアドレスに基
   づいて前記チヤネルデータ格納部１０３から読み
   出されるチヤネルデータに書き替え、 且つ、前記チヤネルデータ保持部１０１に保持
   されているチヤネルデータによるデータ転送制御
   が終了したときに、前記制御手段１０２によつ
   て、前記チヤネルデータ保持部１０１でデータの
   連続転送が指示されていると判定された場合に
   は、チヤネルデータアドレス保持部１０４に保持
   されているアドレスを、前記チエインチヤネルデ
   ータアドレス保持部１０５に保持されているアド
   レスに書き替える書替制御手段１０６と を備えたことを特徴とするダイレクトメモリアク
   セス制御装置。