JPH064488A - コマンド転送方式 - Google Patents
コマンド転送方式Info
- Publication number
- JPH064488A JPH064488A JP18863692A JP18863692A JPH064488A JP H064488 A JPH064488 A JP H064488A JP 18863692 A JP18863692 A JP 18863692A JP 18863692 A JP18863692 A JP 18863692A JP H064488 A JPH064488 A JP H064488A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- command
- storage device
- bus
- bus controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 7
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Multi Processors (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】
【目的】 ２プロセッサ間のコマンド転送を高速化す
る。 【構成】 第１プロセッサ１のメモリ空間にマッピング
されており、バス３を介しての第１プロセッサ１からの
随時アクセスが可能な記憶装置５、及び、前記バス３に
接続され、前記記憶装置５を制御するバスコントローラ
４を設け、第１プロセッサ１からの転送コマンドをバス
コントローラ４の制御によって記憶装置５に書込み、第
２プロセッサ６が記憶装置５に書込まれたコマンドを読
出す。
る。 【構成】 第１プロセッサ１のメモリ空間にマッピング
されており、バス３を介しての第１プロセッサ１からの
随時アクセスが可能な記憶装置５、及び、前記バス３に
接続され、前記記憶装置５を制御するバスコントローラ
４を設け、第１プロセッサ１からの転送コマンドをバス
コントローラ４の制御によって記憶装置５に書込み、第
２プロセッサ６が記憶装置５に書込まれたコマンドを読
出す。
Description
【０００１】
【産業上の利用分野】本発明は２つのプロセッサ間のコ
マンド転送方式に関する。
マンド転送方式に関する。
【０００２】
【従来の技術】CPU で作成した描画のためのデータ、つ
まり描画用コマンドを描画専用のプロセッサへ転送し、
この専用プロセッサにより描画処理を行わせ、ディスプ
レイに表示させるシステムにおいては、CPU から専用プ
ロセッサへのコマンド転送にはFIFOを介する方式が採ら
れていた。即ちCPU からFIFOへコマンドを送り、ここに
一旦格納されたコマンドを専用プロセッサへ送ることと
していた。
まり描画用コマンドを描画専用のプロセッサへ転送し、
この専用プロセッサにより描画処理を行わせ、ディスプ
レイに表示させるシステムにおいては、CPU から専用プ
ロセッサへのコマンド転送にはFIFOを介する方式が採ら
れていた。即ちCPU からFIFOへコマンドを送り、ここに
一旦格納されたコマンドを専用プロセッサへ送ることと
していた。
【０００３】
【発明が解決しようとする課題】しかし乍ら市販FIFOの
容量上の制約から、多量のコマンドを転送する必要があ
る場合は、CPU はFIFOに一度にコマンドを転送すること
ができず、専用プロセッサのコマンド処理に伴ってFIFO
に空きができるのを待って残りのものを順次転送してい
くという処理をせざるを得ない。このためCPU と専用プ
ロセッサとの並列処理が困難なことがある。本発明はこ
のような問題点を解決するためになされたものであり、
２つのプロセッサ間の多量のコマンド転送を効率よく行
わせ両プロセッサの並列処理を可能にすると共にソフト
ウェアの構成上の自由度を高めたコマンド転送方式を提
供することを目的とする。
容量上の制約から、多量のコマンドを転送する必要があ
る場合は、CPU はFIFOに一度にコマンドを転送すること
ができず、専用プロセッサのコマンド処理に伴ってFIFO
に空きができるのを待って残りのものを順次転送してい
くという処理をせざるを得ない。このためCPU と専用プ
ロセッサとの並列処理が困難なことがある。本発明はこ
のような問題点を解決するためになされたものであり、
２つのプロセッサ間の多量のコマンド転送を効率よく行
わせ両プロセッサの並列処理を可能にすると共にソフト
ウェアの構成上の自由度を高めたコマンド転送方式を提
供することを目的とする。
【０００４】
【課題を解決するための手段】本発明に係るコマンド転
送方式は、第１プロセッサから第２プロセッサへコマン
ドを転送する方式において、第１プロセッサのメモリ空
間にマッピングされており、バスを介しての第１プロセ
ッサからの随時アクセスが可能な記憶装置及び、前記バ
スに接続され、前記記憶装置を制御するバスコントロー
ラを設け、第１プロセッサからの転送コマンドをバスコ
ントローラの制御によって記憶装置に書込み、第２プロ
セッサが記憶装置に書込まれたコマンドを読出すことを
特徴とする。
送方式は、第１プロセッサから第２プロセッサへコマン
ドを転送する方式において、第１プロセッサのメモリ空
間にマッピングされており、バスを介しての第１プロセ
ッサからの随時アクセスが可能な記憶装置及び、前記バ
スに接続され、前記記憶装置を制御するバスコントロー
ラを設け、第１プロセッサからの転送コマンドをバスコ
ントローラの制御によって記憶装置に書込み、第２プロ
セッサが記憶装置に書込まれたコマンドを読出すことを
特徴とする。
【０００５】
【作用】第１プロセッサは記憶装置を第１プロセッサの
通常のメモリと同等に扱うことができる。従って多量の
コマンドの転送を任意のタイミングで記憶装置に対して
行うことが可能になる。
通常のメモリと同等に扱うことができる。従って多量の
コマンドの転送を任意のタイミングで記憶装置に対して
行うことが可能になる。
【０００６】
【実施例】以下本発明をその実施例を示す図面に基づい
て詳述する。図１は本発明の実施例を示すブロック図で
ある。第１プロセッサであるCPU １はシステムバス３に
接続されており、描画用のコマンド、その他のデータを
システムバス３へ出力する。システムバスにはバスコン
トローラ４が接続されており、CPU １からのデータはま
ずバスコントローラ４に入力される。バスコントローラ
４はDRAMからなる記憶装置５の書込み、読出し制御をす
るものであり、該記憶装置５及び第２プロセッサたる描
画プロセッサ６に接続されている。記憶装置５にはCPU
１から転送されてきたコマンドがバスコントローラ４の
制御によって書込まれる。
て詳述する。図１は本発明の実施例を示すブロック図で
ある。第１プロセッサであるCPU １はシステムバス３に
接続されており、描画用のコマンド、その他のデータを
システムバス３へ出力する。システムバスにはバスコン
トローラ４が接続されており、CPU １からのデータはま
ずバスコントローラ４に入力される。バスコントローラ
４はDRAMからなる記憶装置５の書込み、読出し制御をす
るものであり、該記憶装置５及び第２プロセッサたる描
画プロセッサ６に接続されている。記憶装置５にはCPU
１から転送されてきたコマンドがバスコントローラ４の
制御によって書込まれる。
【０００７】描画プロセッサ６はCPU １から転送されて
きた描画コマンドに従いその処理を行ってピクセルデー
タを作成し、これをフレームメモリ７に書込む。フレー
ムメモリ７内のデータは図示しないディスプレイに表示
される。読出装置５のアドレスはCPU １のメインメモリ
空間にマッピングされており、CPU １による随時アクセ
スが可能である。
きた描画コマンドに従いその処理を行ってピクセルデー
タを作成し、これをフレームメモリ７に書込む。フレー
ムメモリ７内のデータは図示しないディスプレイに表示
される。読出装置５のアドレスはCPU １のメインメモリ
空間にマッピングされており、CPU １による随時アクセ
スが可能である。
【０００８】図２はこのシステム全体の処理の流れを示
すフローチャートである。CPU １が発したデータ，アド
レスはシステムバス３，図示しないバッファ（#1) を介
してバスコントローラ４に与えられる。バスコントロー
ラ４はそのアドレスを解釈し(#2)、記憶装置５に割り付
けたアドレスである場合は（#3) 、そのアドレスを物理
アドレスに展開して（#4) 、記憶装置５にデータ、つま
り転送対象のコマンドを書込む（#5）。
すフローチャートである。CPU １が発したデータ，アド
レスはシステムバス３，図示しないバッファ（#1) を介
してバスコントローラ４に与えられる。バスコントロー
ラ４はそのアドレスを解釈し(#2)、記憶装置５に割り付
けたアドレスである場合は（#3) 、そのアドレスを物理
アドレスに展開して（#4) 、記憶装置５にデータ、つま
り転送対象のコマンドを書込む（#5）。
【０００９】バスコントローラ４は送られてきたアドレ
スをそのレジスタに書込む（#6) 。そしてCPU １がシス
テムの起動（#7）をかけると、バスコントローラ４は描
画プロセッサ６を起動し（#8）、描画処理が行われる
（#9）。ここでは描画プロセッサ６がバスコントローラ
４にコマンドを要求し（#10)、これを受けたバスコント
ローラ４は、そのレジスタを参照してアドレスを知り、
これによってコマンドを読出す（#11)。そしてこのコマ
ンドを描画プロセッサ６へ転送する。これを要求するコ
マンドがある限り反復し（#13)、コマンドがなくなる
と、描画プロセッサ６はバスコントローラ４に対して終
了を報知し、バスコントローラ４はCPU １に終了を報知
する。
スをそのレジスタに書込む（#6) 。そしてCPU １がシス
テムの起動（#7）をかけると、バスコントローラ４は描
画プロセッサ６を起動し（#8）、描画処理が行われる
（#9）。ここでは描画プロセッサ６がバスコントローラ
４にコマンドを要求し（#10)、これを受けたバスコント
ローラ４は、そのレジスタを参照してアドレスを知り、
これによってコマンドを読出す（#11)。そしてこのコマ
ンドを描画プロセッサ６へ転送する。これを要求するコ
マンドがある限り反復し（#13)、コマンドがなくなる
と、描画プロセッサ６はバスコントローラ４に対して終
了を報知し、バスコントローラ４はCPU １に終了を報知
する。
【００１０】
【発明の効果】以上の如く本発明による場合はコマンド
を格納する記憶装置を例えばDRAMで構成するので十分大
きな容量を持たせることができ、FIFOにおける如き空き
待ちをすることなく、短時間で多量のコマンドを転送す
ることができる。これによりCPU １，描画プロセッサ６
等の２つのプロセッサの並列処理が可能である。またCP
U １からコマンドを転送するに際し発するアドレスはCP
U １がそのメインメモリに対するものと同様に扱えるの
でFIFOを用いる場合のような制約がなくソフトウェア構
成上の自由度も高まる。なお本発明は上記実施例に限ら
ず任意の２つのプロセッサ間のデータ転送に適用でき
る。
を格納する記憶装置を例えばDRAMで構成するので十分大
きな容量を持たせることができ、FIFOにおける如き空き
待ちをすることなく、短時間で多量のコマンドを転送す
ることができる。これによりCPU １，描画プロセッサ６
等の２つのプロセッサの並列処理が可能である。またCP
U １からコマンドを転送するに際し発するアドレスはCP
U １がそのメインメモリに対するものと同様に扱えるの
でFIFOを用いる場合のような制約がなくソフトウェア構
成上の自由度も高まる。なお本発明は上記実施例に限ら
ず任意の２つのプロセッサ間のデータ転送に適用でき
る。
【図１】本発明の実施に使用する装置のブロック図であ
る。
る。
【図２】本発明の処理の流れを示すフローチャートであ
る。
る。
１ CPU ３ システムバス ４ バスコントローラ ５ 記憶装置 ６ 描画プロセッサ
Claims (1)
- 【請求項１】 第１プロセッサから第２プロセッサへコ
マンドを転送する方式において、第１プロセッサのメモ
リ空間にマッピングされており、バスを介しての第１プ
ロセッサからの随時アクセスが可能な記憶装置、及び、
前記バスに接続され、前記記憶装置を制御するバスコン
トローラを設け、第１プロセッサからの転送コマンドを
バスコントローラの制御によって記憶装置に書込み、第
２プロセッサが記憶装置に書込まれたコマンドを読出す
ことを特徴とするコマンド転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18863692A JPH064488A (ja) | 1992-06-22 | 1992-06-22 | コマンド転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18863692A JPH064488A (ja) | 1992-06-22 | 1992-06-22 | コマンド転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH064488A true JPH064488A (ja) | 1994-01-14 |
Family
ID=16227178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18863692A Pending JPH064488A (ja) | 1992-06-22 | 1992-06-22 | コマンド転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH064488A (ja) |
-
1992
- 1992-06-22 JP JP18863692A patent/JPH064488A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5283883A (en) | Method and direct memory access controller for asynchronously reading/writing data from/to a memory with improved throughput | |
| JPH064488A (ja) | コマンド転送方式 | |
| JP2000227895A (ja) | 画像データ転送装置および画像データ転送方法 | |
| JP3204297B2 (ja) | Ｄｍａ転送制御装置 | |
| JP2834073B2 (ja) | グラフィックシステム | |
| JP2581144B2 (ja) | バス制御装置 | |
| JPH04333950A (ja) | 情報処理システム | |
| JPH0612368A (ja) | 高精細画像処理装置 | |
| JPH03233780A (ja) | バスアクセス方式 | |
| JPH0612363A (ja) | メモリ制御装置およびマルチプロセッサシステム | |
| JPH05298248A (ja) | データ転送制御方式 | |
| JPH02299076A (ja) | イメージデータ上下反転方式 | |
| JPH0564820B2 (ja) | ||
| JPH03144779A (ja) | 画像処理システム | |
| JPS6383854A (ja) | デ−タ転送回路 | |
| JPS6243737A (ja) | 割り込み制御方式 | |
| JPH04313134A (ja) | コンピュータシステム | |
| JPH0433060B2 (ja) | ||
| JPH02133854A (ja) | 転送可否メモリにアクセス可能なｄｍａコントローラ | |
| JPS59212960A (ja) | プリフエツチ制御方式 | |
| JPS59123973A (ja) | ベクトルデ−タ記憶制御方式 | |
| JPS59123976A (ja) | ベクトルデ−タ記憶制御方式 | |
| JPH0685154B2 (ja) | 中間バッファ制御方式 | |
| JPH05313717A (ja) | 並列演算装置 | |
| JPH07152669A (ja) | 入出力制御装置 |