JPH0566060B2

JPH0566060B2 -

Info

Publication number: JPH0566060B2
Application number: JP57094950A
Authority: JP
Inventors: Tetsuo Tajiri; Hisao Oota
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1982-06-04
Filing date: 1982-06-04
Publication date: 1993-09-21
Also published as: JPS58212257A

Description

【発明の詳細な説明】（産業上の利用分野）この発明は、フアクシミリ装置において、画信
号に含まれるイメージセンサの感度ばらつき、原
稿照明光源の発光分布等に起因するシエーデイン
ダ成分等を除去するための感度ばらつき補正方式
に関するものである。

（従来の技術） ICイメージセンサ、密着形イメージセンサ等
の固体走査素子で光電変換系を構成するフアクシ
ミリ送信機において、固体走査素子の感度ばらつ
き、原稿照明光源の発光分布等により画信号は原
稿の濃度が一様でも一定レベルにならない。この
ため画信号を白、黒の２値化する場合、または多
値化する場合、このシエーデイングにより誤差が
生じ画質が劣化する。

従来、上記シエーデイングを補正する方法とし
て、初期のシエーデイング特性の補正データを
ROMに記憶しておき、これを画信号と同期して
読み出し、DA変換した後、このアナログ値補正
データでアナログ値画信号を正規化する。あら
かじめ、各画面の最初に基準白レベルの画信号を
デイジタル値に変換し、RAMに記憶しておいた
補正データを、画面を走査して得た画信号と同期
して読み出し、DA変換して得たアナログ値補正
データで画信号の利得を変化してシエーデイング
を補正する方法があつた。

（発明が解決しようとする課題）しかし、上記従来のの方法ではあらかじめ初
期のシエーデイング補正データでシエーデイング
補正することから、光源の経時変化に対応でき
ず、シエーデイング補正に誤差が生じる。さらに
従来の方法およびは、ROMまたはRAMに
記憶した補正データをアナログ値に変換し、これ
と、アナログ値画信号との演算を行うことにより
シエーデイング補正をすることから、画信号がア
ナログ値−デイジタル値−アナログ値と何段にも
わたつてAD変換、DA変換が繰り返されるため、
シエーデイング補正回路が複雑になり、かつ高い
精度が得られにくい。また、画信号を中間調レベ
ルの符号化であるデイザ法、差分ブロツク符号化
法によりデータ圧縮する場合、さらにシエーデイ
ング補正して得たアナログ値画信号をAD変換し
なければならず、AD変換器が複数個必要になる
ため、処理回路が複雑、かつ高価なものになると
いう欠点があつた。

（課題を解決するための手段）この発明は、上記の欠点を除去するためになさ
れたものであり、固定走査素子で光電変換系を構
成するフアクシミリ装置において、少なくとも前
記固体走査素子で走査して得られるアナログ値画
信号をデイジタル値画信号に変換するAD変換回
路と、前記デイジタル値画信号を複数の補正曲線
に対応した補正係数に変換する補正係数テーブル
と、前記補正係数を格納するラインメモリと、前
記AD変換回路で変換したデイジタル値画信号に
前記ラインメモリから前記デイジタル値画信号に
同期して読み出した補正係数をデイジタル的に乗
算する乗算回路よりなり、あらかじめ基準白レベ
ルの原稿を前記固体走査素子で走査して得たアナ
ログ値基準画信号を前記AD変換回路でデイジタ
ル値基準信号に変換し、該デイジタル値基準信号
の最小値をもとに、前記補正係数テーブル内の該
当する補正係数曲線を選択し、前記補正係数テー
ブルから補正係数を得て前記ラインメモリに格納
しておき、次に前記固体走査素子で読み取り対象
の原稿を走査して得たアナログ値画信号を前記
AD変換回路で変換したデイジタル値画信号に前
記ラインメモリからこのデイジタル値画信号に同
期して読み出した補正係数をデイジタル的に乗算
して補正することを特徴とするものである。

（作用）上記手段により、各画面または複数画面毎にシ
エーデイング補正係数を記憶し、補正係数と画信
号をデイジタル的に乗算してシエーデイング補正
し、画信号をデイジタル値として出力することが
可能となり、回路構成が簡単で、かつ、感度ばら
つき特性に合わせた高精度な感度ばらつき補正が
可能となる。

（実施例）以下、図面についてこの発明を詳細に説明す
る。

第１図はこの発明の一実施例であつて、シエー
デイング補正回路のブロツク図を示し、１はイメ
ージセンサ、２はイメージセンサ駆動回路、３は
増幅器、４はサンプルホールド回路、５はAD変
換回路、６はゲート回路、７は補正係数テーブ
ル、８はラインメモリ、９はアドレス発生カウン
タ、１０はデイジタル乗算回路、１１はDA変換
回路である。また、ａ〜ｍは各回路の入出力信号
を示す。

第２図は第１図で示した回路のタイミングチヤ
ートで、ａ〜ｍは第１図で示した各回路の入出力
信号に対応する。ただし、ｄ，ｅ，ｉの波形は省
略してある。

次に、第１図の実施例の動作を第２図を参照し
ながら説明する。イメージセンサ１をイメージセ
ンサ駆動回路２で発生した駆動開始信号ａ、駆動
クロツクｂに同期して駆動し、画信号ｃを得る。
次に、増幅回路３で前記画信号ｃを増幅して信号
ｄにした後、サンプルホールド回路４で駆動クロ
ツクｂに同期して画信号をホールドし、AD変換
回路５でアナログ値画信号ｅをデイジタル値画信
号ｆに変換する。ゲート回路６はイメージセンサ
駆動回路２で発生する駆動開始信号ａに同期して
ゲートの選択を行う。まず、原稿として全幅一定
な反射率をもつ基準白レベルの原稿を設置し、第
２図のタイムチヤートで示す区間ＡでAD変換回
路５と補正係数テーブル７を結ぶゲート回路６を
開き、デイジタル値画信号ｇをアドレスとして補
正係数テーブル７より補正係数ｈをラインメモリ
８に格納する。なお、ラインメモリ８は駆動開始
信号ａ、駆動クロツクｂに同期して駆動され、１
ライン分のデイジタル値画信号ｇに対応する補正
係数ｈを格納するものである。つぎに、ゲート回
路６を第２図のタイムチヤートで示す区間Ｂ以降
は、AD変換回路５とデイジタル乗算回路１０の
ゲートを開き、読み取り対象原稿からのデイジタ
ル値画信号ｋをデイジタル乗算器１０に入力す
る。また、同時に第２図のタイムチヤートで示す
区間Ａでラインメモリ８に格納された前記補正係
数を画信号と同期して、ラインメモリ８より読み
出し、デイジタル乗算回路１０に入力する。そし
てデイジタル乗算回路１０で補正係数ｊとデイジ
タル値画信号ｆを乗算して、シエーデイング補正
したデイジタル値画信号ｌを得る。また、DA変
換回路１１はシエーデイング補正したデイジタル
値画信号ｌをDA変換してアナログ値画信号ｍと
してモニタするものである。

補正係数は、一般的には次式より求める。

補正係数＝（基準出力レベル）／（基準白レベ
ルの原稿を設置した場合のデイジタル値画信号レ
ベル） ……(1) ここで、基準出力レベルは基準白レベルの理論
値であり、８ビツトで表わした場合は、256レベ
ルとなる。

また、シエーデイング補正後のデイジタル値画
信号レベルは、(1)式の補正係数を用い、次式によ
り求める。

補正後のデイジタル値画信号レベル＝（補正係
数）×（原稿を設置して得たデイジタル値画信号レ
ベル） ……(2) (1)式より得られる補正係数は、一般には少数と
なるが、演算回路の簡単化、演算処理の高速化等
から、少数点以下を切捨て、整数として扱うのが
有効である。

例えば、(1)式において、基準出力レベル、基準
白レベルの原稿を設置した場合のデイジタル値画
信号レベルをいずれも８ビツトで表わすとする
と、基準白レベルの原稿を設置した場合のデイジ
タル値画信号レベルが256レベルと128レベルの間
では補正係数は小数点以下を切り捨てることによ
り１、以下同様に、128レベルと85レベルの間で
は補正係数は２、85レベルと64レベルの間では補
正係数は３、……のようになる。このように、補
正係数の小数点以下が切り捨てられたデイジタル
値画信号レベルの範囲では、補正係数が一定とな
るため、補正の効果が現れなくなる。このような
補正の効果の影響は、デイジタル値画信号レベル
が大きいところほど、補正係数の一定な範囲が広
くなるため、大きくなる。

一方、(1)式の基準白レベルの原稿を設置した場
合のデイジタル値画信号レベルは、理論的には１
と256の間の値をとるが、通常は、下限は１より
大きな値（この下限値をＮとする）となる。

そこで、補正係数の小数点以下の切捨てによる
影響を少なくするため、上記(1)式、(2)式を修正
し、基準白レベルの原稿を設置した場合のデイジ
タル値画信号レベルの下限値Ｎを用いた次の(3)
式、(4)式を使用する。

補正係数＝（基準出力レベル）×Ｎ／（基準白レ
ベルの原稿を設置した場合のデイジタル値画信号
レベル） ……(3) ここで、Ｎは、Ｎ≦（基準白レベルの原稿を設
置した場合のデイジタル値画信号レベル）≦（基準
出力レベル）を満足する正の整数であり、基準白
レベルの原稿を設置した場合のデイジタル値画信
号レベルの下限を示す。

補正後のデイジタル値画信号レベル＝（補正係
数）×（原稿を設置して得たデイジタル値画信号レ
ベル）／Ｎ ……(4) 前述した(1)式、(2)式、(3)式、(4)式において、Ｎ
＝１とした場合である。

(3)式において、基準出力レベル、基準白レベル
の原稿を設置した場合のデイジタル値画信号レベ
ルのいずれも８ビツトで表わした場合、基準白レ
ベルの原稿を設置した場合のデイジタル値画信号
レベルが256と256×Ｎ／（Ｎ＋１）の間では補正
係数は小数点以下を切り捨てることによりＮ、以
下同様に、256×Ｎ／（Ｎ＋１）と256×Ｎ／（Ｎ
＋２）の間では補正係数はＮ＋１，256×Ｎ／
（Ｎ＋２）と256×Ｎ／（Ｎ＋３）の間では補正係
数はＮ＋２，……となる。このように、Ｎが大き
くなれば、基準白レベルの原稿を設置した場合の
デイジタル値画信号レベルが大きいところでも、
補正係数の一定な範囲が狭くなり、補正の効果が
より現れる。

補正係数は、(3)式から、基準出力レベル、基準
白レベルの原稿を設置した場合のデイジタル値画
信号レベルのいずれも８ビツトで表わした場合に
は、Ｎと256の間の値をとり、小数点以下を切り
捨てることにより８ビツトの整数値で表わされ
る。

(4)式において、補正後のデイジタル値画信号レ
ベルは、補正係数、原稿を設置して得たデイジタ
ル値画信号レベルをそれぞれ８ビツトとすると、
その乗算結果（16ビツト）をＮで除算することに
より得られる。Ｎの値として、２のベキ乗とする
と、シフト演算のみより簡単に除算ができるた
め、効果的である。

第３図は第１図に示す補正係数テーブル７の補
正係数図を示す。ここでは一例としてAD変換し
たデイジタル値画信号を８ビツト（256レベル）
とし、また、補正係数を８ビツト（256レベル）
で出力する場合について示す。この図で、横軸は
基準白レベルの原稿を設置した場合のデイジタル
値画信号レベル、縦軸は補正係数を示す。曲線
Ａ，Ｂ、及びＣは、イメージセンサ１の感度のば
らつきによる特性例を示す。曲線Ａ，Ｂ、及びＣ
は、基準白レベルのデイジタル値画信号レベル
が、１から256レベル、８から256レベル、32から
256レベルのばらつきをもつイメージセンサ１の
場合であり、それぞれ、(3)式においてＮ＝１，Ｎ
＝８，Ｎ＝32にした場合である。

第４図ａ，ｂ，ｃはシエーデイング補正による
効果を示しており、横軸は基準白レベルの原稿を
設置した場合のデイジタル値画信号レベル、縦軸
はデイジタル値画信号と補正係数を乗算し、シエ
ーデイング補正したデイジタル値画信号レベルで
ある。そして、Ｌはシエーデイング補正範囲、
M₁，M₂，M₃は残存シエーデイングを示す。

第４図ａは、第３図中の曲線Ａを補正係数とし
た場合の補正後のデイジタル値画信号レベルを示
す。(3)式において、Ｎ＝１とした場合であり、基
準白レベルの原稿を設置した場合のデイジタル値
画信号レベルが256と128の間では補正係数は１，
128と85の間では補正係数は２，85と64の間では
補正係数は３，……となるため、補正後のデイジ
タル値画信号レベルは、第４図ａに示すようなの
こぎり状となる。

補正の効果は、シエーデイング値として次式に
より定量的に表わすことができる。

シエーデイング値＝±｛（Vmax−Vmin）／
２｝／｛Vmin＋（Vmax−Vmin）／２｝×100
（％） ……(5) ここに、Vmax、及びVminは、基準白レベル
のデイジタル値画信号レベルの最大値、及び最小
値を示す。

同図ａの場合、補正前のシエーデイング値は、
Vmax＝256、Vmin＝０であり、±100％となる。
これを第３図の曲線Ａに基づいて補正すると、
Vmax＝256、Vmin＝128となるから、補正後の
残存シエーデイング値は、±33％となる。この残
存シエーデイング値が小さい程、よく補正できる
ことを表わす。即ち、曲線Ａを用いた補正によつ
て、残存シエーデイング値を±100％から±33％
に改善出来たことがわかる。

第４図ｂは、第３図中の曲線Ｂを補正係数とし
た場合の補正後のデイジタル値画信号レベルを示
す。(3)式において、Ｎ＝８とした場合であり、基
準白レベルの原稿を設置した場合のデイジタル値
画信号レベルが256と227の間では補正係数は８、
227と204の間では補正係数は９、204と186の間で
は補正係数は10、……となるため、補正後のデイ
ジタル値画信号レベルは、第４図ｂに示すような
のこぎり状となる。

第４図ｂの場合の補正の効果を(5)式により定量
的にもとめると次のようになる。

補正前のシエーデイング値は、Vmax＝256、
Vmin＝８から、±94％である。これを曲線Ｂの
補正曲線により補正すると、Vmax＝256、Vmin
＝227であるから、補正後の残存シエーデイング
値は、±６％となる。

第４図ｃは、第３図中の曲線Ｃを補正係数とし
た場合の補正後のデイジタル値画信号レベルを示
す。(3)式において、Ｎ＝32とした場合であり、基
準白レベルの原稿を設置した場合のデイジタル値
画信号レベルが256と248の間では補正係数は32，
248と240の間では補正係数は33，240と234の間で
は補正係数は34，……となるため、補正後のデイ
ジタル値画信号レベルは、第４図ｃに示すような
のこぎり状となる。

第４図ｃの場合の補正の効果を(5)式により定量
的にもとめると次のようになる。

補正前のシエーデイング値は、Vmax＝256，
Vmin＝32から、±78％となる。これを曲線Ｃの
補正曲線により補正すると、Vmax＝256，Vmin
＝248であるから、補正後の残存シエーデイング
値は、±1.5％となる。

以上のように、定量的にも、Ｎが大きくなる
程、残存シエーデイング値が小さくなり、よく補
正できることが分かる。

次に、基準白レベルの原稿を対象として得たイ
メージセンサ１の感度がばらついている場合、本
発明を適用する方法について述べる。

イメージセンサ１の感度が第３図のＡ，Ｂ，Ｃ
の曲線のようにばらついている場合、これらの補
正係数を予め求め、これを補正係数テーブルとし
てEPROM等のメモリに格納しておく。次に、対
象とする基準白レベルの原稿について、基準白レ
ベルのデイジタル値画信号レベルの最小出力値
Vminを検出し、最小出力値Vminが８未満の場
合は曲線Ａを、８以上32未満の場合は曲線Ｂを、
32以上の場合は曲線Ｃを選択する。このようにし
て、イメージセンサ１の最小出力値Vminの感度
から、予め登録してある補正係数曲線を適宜選択
することにより、適正なシエーデイング補正が可
能となる。

なお、イメージセンサ１の最小出力値Vminの
感度が８未満の場合に、第３図の補正曲線Ａを採
用すれば前述のように残存シエーデイング値が±
33％に改善される。しかし、補正曲線Ａの代わり
に曲線Ｃを適用すると、基準白レベルのデイジタ
ル画信号レベルが32から256の範囲については、
残存シエーデイング値が±1.5％と高精度に補正
できるが、１から32の範囲については補正されな
いため、全体では残存シエーデイング値が±100
％となり十分なシエーデイングが出来ない。ま
た、第１図に示すシエーデイング補正回路のブロ
ツク図において、サンプルホールド回路４、AD
変換回路５、デイジタル乗算回路１０は１チツプ
LSIで構成できるため簡易に回路が実現できる。

（発明の効果）以上詳細に説明したようにこの発明は、各画面
あるいは複数画面毎にあらかじめ基準白レベル原
稿の画信号をAD変換し、各画素の画信号レベル
に対応して補正係数テーブルより読み出し、ライ
ンメモリに格納しておいた補正係数と、画信号を
AD変換したデイジタル値画信号とをデイジタル
乗算回路により乗算して感度ばらつきを補正する
方式であるため、回路構成が簡単で、かつ、感度
ばらつき特性に合わせた高精度な感度ばらつき補
正ができる。また、この発明では、AD変換部が
１箇所で、かつ、感度ばらつき補正をした画信号
をデイジタル値で出力するため、デイジタル値画
信号を処理するブロツク符号化等の帯域圧縮、色
信号分離等の画信号処理に利用できる利点があ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すシエーデイ
ング補正回路のブロツク図、第２図は第１図のブ
ロツク図の駆動タイミングチヤート、第３図は補
正係数図、第４図ａ，ｂ，ｃはシエーデイング補
正による効果を示す図である。図中、１はイメージセンサ、２はイメージセン
サ駆動回路、３は増幅器、４はサンプルホールド
回路、５はAD変換回路、６はゲート回路、７は
補正係数テーブル、８はラインメモリ、９はアド
レス発生カウンタ、１０はデイジタル乗算回路、
１１はDA変換回路である。

Claims

【特許請求の範囲】１固定走査素子で光電変換系を構成するフアク
シミリ装置において、少なくとも前記固体走査素
子で走査して得られるアナログ値画信号をデイジ
タル値画信号に変換するAD変換回路と、前記デ
イジタル値画信号を複数の補正曲線に対応した補
正係数に変換する補正係数テーブルと、前記補正
係数を格納するラインメモリと、前記AD変換回
路で変換したデイジタル値画信号に前記ラインメ
モリから前記デイジタル値画信号に同期して読み
出した補正係数をデイジタル的に乗算する乗算回
路よりなり、あらかじめ基準白レベルの原稿を前記固体走査
素子で走査して得たアナログ値基準画信号を前記
AD変換回路でデイジタル値基準信号に変換し、
該デイジタル値基準信号の最小値をもとに、前記
補正係数テーブル内の該当する補正係数曲線を選
択し、前記補正係数テーブルから補正係数を得て前記
ラインメモリに格納しておき、次に前記固体走査
素子で読み取り対象の原稿を走査して得たアナロ
グ値画信号を前記AD変換回路で変換したデイジ
タル値画信号に前記ラインメモリからこのデイジ
タル値画信号に同期して読み出した補正係数をデ
イジタル的に乗算して補正することを特徴とする
固体走査素子の感度ばらつき補正方式。