JPH0566705U - プログラマブルコントロール装置のカウント装置 - Google Patents

プログラマブルコントロール装置のカウント装置

Info

Publication number
JPH0566705U
JPH0566705U JP685392U JP685392U JPH0566705U JP H0566705 U JPH0566705 U JP H0566705U JP 685392 U JP685392 U JP 685392U JP 685392 U JP685392 U JP 685392U JP H0566705 U JPH0566705 U JP H0566705U
Authority
JP
Japan
Prior art keywords
input
output
pulse
counting
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP685392U
Other languages
English (en)
Inventor
泰治 九鬼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keyence Corp
Original Assignee
Keyence Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keyence Corp filed Critical Keyence Corp
Priority to JP685392U priority Critical patent/JPH0566705U/ja
Publication of JPH0566705U publication Critical patent/JPH0566705U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

(57)【要約】 【目的】 独立したハードウェアを設けることなく、外
部に出力されるクロックパルスを計数する。 【構成】 カウント装置は、外部から第1パルス信号を
取り込むための入力回路15と、外部へ制御信号として
の第2パルス信号を出力するための出力回路16とを備
えたプログラマブルコントロール装置に用いられるもの
であって、セレクタ32とカウンタ47とを備えてい
る。セレクタ32は、第1パルス信号及び第2パルス信
号の一方を選択するものである。カウンタ47は、セレ
クタ32で選択されたパルス信号を計数するものであ
る。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、プログラマブルコントロール装置のカウント装置、特に、外部から 第1パルス信号を取り込むための入力手段と、外部へ制御信号としての第2パル ス信号を出力するための出力手段とを備えたプログラマブルコントロール装置の カウント装置に関する。
【0002】
【従来の技術】
一般にプログラマブルコントロール装置は、使用者によって作成された制御手 順プログラムを記憶し、外部からの入力信号をもとに記憶された制御手順プログ ラムに従って制御信号を生成し出力するものである。 この種のプログラマブルコントロール装置では、たとえばパルスモータを制御 する場合、所定数のクロックパルスを出力することによりパルスモータの回転位 置を制御することが可能である。発生されるクロックパルスは、プログラマブル コントロール装置内のカウント装置によって計数される。カウント装置は、ソフ トウェアのカウンタまたは制御部内のマイクロコンピュータに内蔵されたハード ウェアのカウンタで構成される。
【0003】
【考案が解決しようとする課題】
従来のプログラマブルコントロール装置において、ソフトウェアのカウンタを 用いてクロックパルスを計数する場合には、カウント速度が遅く、プログラムの スキャンタイムによる応答時間の遅れも考慮しなければならず、計数できるクロ ックパルスの周波数が制限される。このため、高速なクロックパルスを発生させ ることができない。
【0004】 また、マイクロコンピュータに内蔵したハードウェアのカウンタを用いる場合 には、システム用のカウンタとユーザーに開放された高速カウンタとを利用でき る。システム用のカウンタが余っている場合には、このカウンタを用いて高速の クロックパルスを計数できるが、カウンタが余っていない場合には、外付けのカ ウンタ回路が必要になる。一方、ユーザー用の高速カウンタを用いる場合には、 このカウンタは外部入力クロックパルスの計数用として用いられるものであるた めに、計数すべきクロックパルスを一旦外部に出力し、これを外部結線を介して 入力端子に入力して計数する必要がある。このように出力端子と入力端子とを介 してクロックパルスを計数すると、絶縁のためのフォトカプラと入力フィルタと の応答遅れ等の入出力回路の応答時間の遅れを考慮する必要がある。このため、 ユーザー用の高速カウンタを用いた場合にも、計数可能なクロックパルスの周波 数が制限されてしまう。
【0005】 本考案の目的は、独立した外付けのカウンタ回路を設けることなく、高速クロ ックパルスを計数できるようにすることにある。
【0006】
【課題を解決するための手段】
本考案に係るカウント装置は、外部から第1パルス信号を取り込むための入力 手段と、外部へ制御信号としての第2パルス信号を出力するための出力手段とを 備えたプログラマブルコントロール装置に用いられるものであって、選択手段と カウント手段とを備えている。選択手段は、第1パルス信号及び第2パルス信号 の一方を選択する手段である。カウント手段は、選択手段で選択されたパルス信 号を計数する手段である。
【0007】
【作用】
本考案においては、出力手段から出力された第2パルス信号は選択手段に与え られる。また選択手段には入力手段を介して外部から第1パルス信号も与えられ る。これらが与えられると選択手段はそのうちの一方を選択する。選択されたパ ルス信号はカウント手段で計数され、この計数結果に基づいてたとえば外部機器 が制御される。
【0008】 このように、出力手段からの第2パルス信号は選択手段を介してカウント手段 に入力されるため、カウント手段としてたとえばユーザー用高速カウンタを設定 すれば、出力端子及び入力端子を介することなく第2パルス信号をカウント手段 によって計数することができる。このため、入出力回路の応答時間の遅れを考慮 することなく高速クロックパルスを計数することができる。
【0009】
【実施例】
図1は本考案の一実施例を採用したプログラマブルコントロール装置の外観図 である。 図において、この装置は、ほぼ直方体状のケース1を有している。ケース1の 前面の上部には複数の入力端子2が横方向に並べて配置されている。また下部に は複数の出力端子3が同様に横方向に並べて配置されている。ケース1の前面に は、入力状態を表示するための複数の入力状態表示用LED4と、出力状態を表 示するための複数の出力状態表示用LED5が配置されている。これらのLED 4,5は、それぞれ入力端子2及び出力端子3に対応して端子数と同数だけ設け られている。さらにケース1の前面には、プログラム作成装置としてのプログラ ミングコンソールを接続するためのコネクタ部6が設けられている。ケース1の 背面側には、この装置をたとえば工作機械等の機器に取り付けるための取付フラ ンジ7が設けられている。
【0010】 ケース1内部には、図2に示すように、主に状態表示用のLEDドライバー等 が搭載された表示用基板10と、マイクロコンピュータやメモリ等が搭載された 制御基板11と、入出力部が搭載された入出力基板12とが収納されている。各 基板10,11,12は、4ビットの直列伝送線路13によって接続されている 。
【0011】 図3は、本装置のブロック構成図である。図2に示す入出力基板12には、入 力回路15と、出力回路16と、入力回路15及び出力回路16のそれぞれに接 続されたゲートアレイ17とが搭載されている。また制御基板11には、CPU 、ROM、RAM、タイマー及びカウンタ等を含むマイクロコンピュータ18と 、SRAM19と、ROM20及びEEPROM21からなる記憶部22と、リ セット回路23と基準クロック信号を発生するための発振回路24と、アナログ タイマー回路25とが搭載されている。
【0012】 表示用基板10には、入力状態表示用のLED回路26と、出力状態表示用の LED回路27と、これらの各LED回路26,27のそれぞれに接続されたゲ ートアレイ28とが搭載されている。 入力回路15は例えば24個の入力端子を有しており、そのそれぞれはゲート アレイ17を構成する各ゲートに接続されている。また、出力回路16は例えば 16個の出力端子を有しており、そのうちの14個の端子はゲートアレイ17を 構成するゲートに接続されている。なお、入力端子15の複数の入力端子のうち の6個はマイクロコンピュータ18のダイレクト入力端子にも接続されている。 また出力回路16のうちの2個の出力端子は、マイクロコンピュータ18のダイ レクト出力端子に直接接続されている。
【0013】 ゲートアレイ17は、入力回路15からの並列情報を直列情報に変換して直列 伝送線路13に出力するとともに、マイクロコンピュータ18から直列伝送線路 13を介して送られてきた直列情報を並列情報に変換して出力回路16に与える ためのものである。 制御基板11において、記憶部22、リセット回路23、発振回路24及びア ナログタイマー回路25は、マイクロコンピュータ18に接続されている。また 、マイクロコンピュータ18には、プログラミングコンソール30や、その他の 拡張機器のためのI/O回路を接続することが可能である。マイクロコンピュー タ18は、プログラミングコンソール30からのシーケンスプログラムをEEP ROM21に格納する機能、ゲートアレイ17との間で直列通信を行う機能、ゲ ートアレイ17から送られてきた入力情報をSRAM19に格納する機能、及び 入力情報をもとにEEPROM21に格納されたシーケンスプログラムの処理手 順によって演算を行う機能を主に有している。ROM20には、本プログラマブ ルコントロール装置自体を制御するためのシステムプログラムが格納されている 。なおアナログタイマー回路25は、外部からタイマー時間を調整できるように するための回路であり、トリマー抵抗とローパスフィルタとを有している。
【0014】 入力状態表示用LED回路26は、入力回路15の入力端子数と同数のLED を有している。各LEDは、ゲートアレイ28を構成する各ゲートにそれぞれ接 続されている。また、出力状態表示用LED回路27は、出力回路16の端子数 と同数のLEDを有している。各LEDはそれぞれゲートアレイ28を構成する 各ゲートに接続されている。直列伝送線路13は、ゲートアレイ17とマイクロ コンピュータ18のシリアルポートとゲートアレイ28とに接続されており、入 出力状態の表示を行うための配線、同期用クロック信号のための配線及びデータ の入出力のための配線を含んでいる。
【0015】 また、マイクロコンピュータ18の制御信号出力端子及びパルス出力端子は、 セレクタ32に接続されている。またマイクロコンピュータのクロック入力端子 にはセレクタ32の出力が接続されている。さらにセレクタ32には、入力回路 15のパルス入力端子が接続されている。セレクタ32は、入力回路15から与 えられた外部クロックパルスと、マイクロコンピュータ18から出力された内部 クロックパルスとを選択してマイクロコンピュータ18に与えるためのものであ る。
【0016】 図4はマイクロコンピュータ18の詳細構成を示している。マイクロコンピュ ータ18は、CPU40,RAM,ROM等の記憶素子の他にタイマー42とカ ウンタ47とを備えている。タイマー42は、設定された周期のクロック信号を 出力する。カウンタ47は、レジスタ43と比較器44とカウンタ部45とロジ ック制御部46とを備えている。レジスタ43にはカウント終了値が設定される 。カウンタ部45には、セレクタ32で選択されたクロックパルスが与えられる 。カウンタ部45はクロックパルスが与えられるごとにインクリメントする。カ ウンタ部45の出力及びレジスタ43の出力は比較器44に与えられる。比較器 44ではそれらの出力を比較し、一致するとコンペアマッチ信号をロジック制御 部46に出力する。ロジック制御部46は、コンペアマッチ信号が入力されると CPU40に割り込み要求を出力する。
【0017】 セレクタ32は、並列接続された2つのアンドゲート33,34と、2つのア ンドゲート33,34の出力が与えられるオアゲート35とから主に構成されて いる。アンドゲート34の一入力端は反転入力端子となっている。アンドゲート 33,34の一入力端には、CPU40から選択信号O/バーI(バーは負論理 を示す)が与えられている。またアンドゲート33の他入力端には入力回路15 からのクロックパルスが与えられる。つまり外部の機器からのクロックパルスが 与えられる。アンドゲート34の他入力端にはタイマー42から出力された内部 のクロックパルスが与えられる。この内部のクロックパルスは出力回路16にも 与えられ、出力回路16に接続された例えばパルスモータ等の外部機器の制御に 用いられる。
【0018】 次に、プログラマブルコントロール装置の使用方法について説明する。 このプログラマブルコントロール装置は、工作機械等においてシーケンス制御 を行う場合に用いられる。まず、シーケンス制御を行うためのプログラムを本装 置に格納する。この場合には、本装置のコネクタ部6にプログラミングコンソー ル30を接続する。そして、プログラミングコンソール30によりシーケンス制 御プログラムを作成し、このシーケンスプログラムを本装置のEEPROM21 に格納する。また、本装置の入力端子2には、各種の入力機器を接続する。そし て、出力端子3に制御対象としてのパルスモータ、ソレノイド等を接続する。
【0019】 次に、図5に示すフローチャートを用いて制御動作について説明する。 本装置が搭載された工作機械等の起動スイッチがオンされると、本装置も起動 されROM20内のシステムプログラムがロードされる。そしてステップS1で は初期設定が行われる。次にステップS2では、本装置にプログラミングコンソ ール30が接続されているか否かを判断する。プログラミングコンソールが30 接続されていない場合にはステップS3に移行する。ステップS3では、装置が 起動されてから所定時間経過したか否かを判断する。所定時間経過するまでステ ップS2及びステップS3を繰り返し実行する。所定時間内にプログラミングコ ンソール30が接続された場合には、ステップS2からステップS4に移行する 。ステップS4では、プログラミングコンソール30からプログラムモード信号 が送出されたきているか否かを判断する。またステップS5では、プログラミン グコンソール30からラン(RUN)モード信号が送出されてきているか否かを 判断する。プログラミングコンソール30によってシーケンスプログラムを作成 し、このシーケンスプログラムを本装置に格納する場合には、プログラミングコ ンソール30からプログラムモード信号が送出される。本装置はこの信号を受け てステップS4からステップS6に移行する。ステップS6ではプログラミング コンソール30から送られてきたシーケンスプログラムのデータをEEPROM 21に格納する。
【0020】 また、装置が起動されてから所定時間経過してもプログラミングコンソール3 0が接続されなかった場合にはステップS3からステップS7に移行する。また 、プログラミングコンソール30からランモード信号が送出された場合には、プ ログラミングコンソール30が接続されている場合にもステップS5からステッ プS7に移行する。
【0021】 ステップS7では、図6に示すランモード処理が行われる。ランモード処理で はまずステップS11で、EEPROM21に格納されたプログラムの1ステッ プを読み込む。次のステップS12〜S17では、読み込んだ1ステップのプロ グラムの命令の内容を判断する。すなわちステップS12では読み込んだ命令が 内部パルス設定命令か否かを判断する。ステップS13では入力命令か否かを判 断する。ステップS14ではパルス出力命令であるか否かを判断する。
【0022】 ステップS16では他の指令がなされたか否かを判断する。ステップS17で は終了(END)命令か否かを判断する。ステップS17での判断がNOの場合 にはステップS11に戻り、YESの場合はメインルーチンに戻る。 内部パルス設定命令と判断した場合はステップS12からステップS18に移 行する。ステップS18では、選択信号O/バーIを「L」にセットする。これ によりセレクタ32は入力回路15からのクロックパルスではなくタイマー42 からの内部クロックパルスを選択する。ステップS19では、タイマー42から 所定周波数のクロックパルスが出力されるように、マイクロコンピュータ18内 の内部レジスタフラグ(図示せず)をセットする。これにより周波数の設定がな される。ここで出力回路16からたとえば2kHzの周波数で3000パルスの クロックを出力するプログラムを実行する場合には、ステップS19で2kHz のパルスが設定される。ステップS20では、レジスタ43にカウント値(たと えば3000)をセットする。これにより、カウンタ部45がタイマー42から 出力されたクロックパルスを3000パルス計数すると、比較器44がコンペア マッチ信号をロジック制御部46に出力し、ロジック制御部46はCPU40に 対して割り込み信号を出力する。
【0023】 ステップS13で入力命令と判断された場合にはステップS21に移行する。 ステップS21では指定された入力端子のデータをSRAM19内に一旦記憶す る。ステップS14でパルス出力命令と判断された場合にはステップS22に移 行する。ステップS22では、タイマー42から所定周波数のクロックパルスを 出力回路16を介して外部に出力する。RUNモード中にハードウェア割り込み があった場合は、図7の割り込み処理ルーチンに移り、ステップS15でタイマ ー42からのパルス出力を停止させる。ステップS16で他の指令と判断された 場合にはステップS24に移行する。ステップS24ではその指令に応じた他の 処理を行う。
【0024】 ここでは、外部へ出力されるクロックパルスと外部から入力されるクロックパ ルスとをセレクタ32にて切り換え、ハードウエアで構成された1つのカウンタ で各クロックパルスを計数できるので、別のカウンタを用いることなく、高速な 計数が可能となる。 ステップS7のRUNモード処理が終了するとステップS8に移行する。ステ ップS8ではプログラミングコンソール30が接続されたか否かを判断する。プ ログラミングコンソール30が接続されている場合は、ステップS4に戻り、上 述の動作を繰り返し、接続されていない場合は、ステップS7に戻り、次のスキ ャンを行う。
【0025】 〔他の実施例〕 (a) 前記実施例ではセレクタを論理ゲートで構成したが、切り換えスイッチ 等で構成してもよい。 (b) 前記実施例では、パラレル入出力されるクロックパルスを選択するよう に構成したが、シリアル入出力されるクロックパルスを計数するような構成とし てもよい。
【0026】
【考案の効果】
本考案に係るプログラマブルコントロール装置のカウント装置では、外部へ制 御信号として出力される第2パルス信号と外部から入力される第1パルス信号と を選択手段で選択し、選択されたパルス信号をカウント手段に入力している。こ のため、カウント手段として内部のハードウエアで構成されユーザーに開放され た高速カウンタを用いることができ、入出力回路の応答遅れがなくなるので、外 部へ出力する第2パルス信号を、別にカウント手段を設けることなく高速に計数 することができる。
【図面の簡単な説明】
【図1】本考案の一実施例を採用したプログラマブルコ
ントロール装置の外観斜視図。
【図2】前記装置の基板配置を示す斜視図。
【図3】前記装置のブロック構成図。
【図4】前記装置のマイクロコンピュータの構成を示す
ブロック図。
【図5】前記装置の制御フローチャート。
【図6】RUNモードの制御フローチャート。
【図7】割り込み処理のフローチャート。
【符号の説明】
15 入力回路 16 出力回路 18 マイクロコンピュータ 32 セレクタ 45 カウンタ部 47 カウンタ

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】外部から第1パルス信号を取り込むための
    入力手段と、外部へ制御信号としての第2パルス信号を
    出力するための出力手段とを備えたプログラマブルコン
    トロール装置のカウント装置であって、 前記第1パルス信号及び前記第2パルス信号の一方を選
    択する選択手段と、 前記選択手段で選択されたパルス信号を計数するカウン
    ト手段と、 を備えたプログラマブルコントロール装置のカウント装
    置。
JP685392U 1992-02-19 1992-02-19 プログラマブルコントロール装置のカウント装置 Pending JPH0566705U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP685392U JPH0566705U (ja) 1992-02-19 1992-02-19 プログラマブルコントロール装置のカウント装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP685392U JPH0566705U (ja) 1992-02-19 1992-02-19 プログラマブルコントロール装置のカウント装置

Publications (1)

Publication Number Publication Date
JPH0566705U true JPH0566705U (ja) 1993-09-03

Family

ID=11649794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP685392U Pending JPH0566705U (ja) 1992-02-19 1992-02-19 プログラマブルコントロール装置のカウント装置

Country Status (1)

Country Link
JP (1) JPH0566705U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6346509A (ja) * 1986-08-13 1988-02-27 Nec Corp シ−ケンス制御装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6346509A (ja) * 1986-08-13 1988-02-27 Nec Corp シ−ケンス制御装置

Similar Documents

Publication Publication Date Title
EP0094763B1 (en) Pulse motor control device
JPH0566705U (ja) プログラマブルコントロール装置のカウント装置
JP3699540B2 (ja) 車両用マイクロコンピュータのクロック異常検出装置
JP2773546B2 (ja) パルス発生回路
JP3386081B2 (ja) プログラマブルコントロール装置
JPH0566706U (ja) プログラマブルコントロール装置
JPH08202372A (ja) 圧電ブザーの音量制御方式
KR100597736B1 (ko) 펄스 발생방법 및 펄스 발생장치와, 이를 이용하는모터제어시스템
JPH07168740A (ja) ウォッチドッグ方法
JP3224554B2 (ja) スケジュール制御装置
JPS58182924A (ja) 信号発生回路
JPH03214205A (ja) シーケンス制御装置
JPH0566708U (ja) プログラマブルコントロール装置の入力パルス測定装置
JP3584342B2 (ja) 複数icの同期動作スタート/ストップ制御システム
JP4547821B2 (ja) 異周期シーケンサの排他制御回路
JP2912390B2 (ja) Icカード
KR950013602B1 (ko) 주파수 측정장치
JPH01320094A (ja) 洗濯機の制御装置
JP2767794B2 (ja) マイクロコンピュータ
EP0273539A2 (en) Logic controller
JPH03139707A (ja) 位置指令装置
JP2696811B2 (ja) 電子式プリセツトカウンタ
JPH0138692Y2 (ja)
JP2980782B2 (ja) タイミングパルス発生回路及びそれを備えた電子機器
JPS60100248A (ja) 入出力装置