JPH0566791B2 - - Google Patents

Description

【発明の詳細な説明】

（発明の技術分野） この発明は、少なくとも１つのビデオ信号を発
生するテレビジヨン撮像装置を組み込んだ信号源
と；当該信号源に連結した信号処理回路と；当該
信号処理回路に連結し、基準値とテレビジヨン画
像の個別の副領域にわたつて取られて供給された
信号の平均値との間のエラー値をマイクロコンピ
ユータと共同して決定するデイジタル・エラー測
定回路と；最小エラー値に対応しそれら副領域と
関連するデイジタル補正値を記憶する個別の複数
の記憶位置を有する少なくとも１つの記憶器と；
デイジタル補正値が印加される間、各副領域に対
し補正されたビデオ信号となる信号補正を発生す
るよう前記デイジタル記憶器に連結された信号補
正回路とを具えたテレビジヨン・カメラ用セツテ
イング・アツプ装置に関するものである。 （従来の技術） 斯様なセツテイング・アツプ装置は米国特許第
4285004号に開示されている。この米国特許によ
れば、カラーテレビジヨンに好適で撮像装置を具
えて３つの色信号を生ずるカメラの場合には、表
示の際これら３つの色画像の良好なレジストレー
シヨンを得るためや黒レベル及び白ピーク値でシ
エーデイング・エラーを補正するために補正処理
を行なつている。さらに、ガンマ補正や集束補正
を行なうことが出来る。信号補正回路からは補正
のタイプに応じて撮像装置（走査及び集束補正
用）又はビデオ信号処理回路（シエーデイング及
びガンマ補正用）に対し補正信号を供給してい
る。別のタイプの補正信号を得るためエラー測定
回路に補正信号のタイプの種類と同数のエラー測
定チヤネルと、基準チヤネルとを設け、３つの色
信号のうちの１つの色信号を切換スイツチを介し
てこれらエラー測定チヤネルに選択供給するよう
にしている。 （発明の概要） 本発明の目的は最少限の数の回路構成成分によ
つて異なるタイプの補正を行ない得るようにした
テレビジヨン・カメラ用セツテイング・アツプ装
置を提供することにある。 本発明によれば、このセツテイング・アツプ装
置は前記信号処理回路が夫々異なつたアナログ信
号伝達特性を有する複数の並列チヤネルを含み、
これら並列チヤネルが切換えスイツチを介してこ
れら並列チヤネルに共通のデイジタル・エラー測
定チヤネルを含む前記デイジタル・エラー測定回
路に選択接続されることを特徴とする。 本発明は、前記副領域で動作する取り得る最も
簡単な構成のセツテイング・アツプ装置を得るた
めの最も有利な方法が、デイジタル・エラー測定
回路に単一の共通のデイジタル・エラー測定チヤ
ネルを具えること、及び測定されるべき信号を測
定されたエラー値が実施されるべき補正のタイプ
の特徴を示すような関連並列チヤネルのアナログ
方法で処理されることであるという認識に基づい
ている。 本発明によるセツテイング・アツプ装置の好適
実施例によれば、カラーテレビジヨン・カメラに
好適であつて、前記並列チヤネルの１つが基準信
号に対応する基準ラスタとカメラ・ビデオ信号に
対応するテレビジヨン・ラインラスタ間のラス
タ・レジストレーシヨン補正を生じさせ、そのた
めに前記基準信号とビデオ間の差を表わす差信号
が最小に調整されるセツテイング・アツプ装置に
おいて、ライン走査周期の間備えられたスイツチ
によりスイツチ・オンされ、ライン帰線周期の間
スイツチ・オフされる信号微分回路により、さら
に当該信号微分回路に連結された整流回路により
決定される伝達特性を前記１つの並列チヤネルが
有することを特徴とする。 さらに、本発明の好適な実施例は、前記信号微
分回路の時定数が前記ビデオ信号の少なくとも２
ライン周期に相当することを特徴とする。 さらに別の補正を行なうための本発明によるセ
ツテイング・アツプ装置の好適実施例によれば、
集束補正を行なうため前記並列チヤネルの１つが
備えられ、それが高域通過フイルタと当該フイル
タに連結した整流回路とにより決まる伝達特性を
有することを特徴とする。 さらに、本発明の好適な実施例はオクターブ当
り12dBのフイルタ特性を有する高域通過フイル
タを使用することを特徴とする。 さらに別の補正を行なうための本発明によるカ
ラーテレビジヨン・カメラに好適なセツテイン
グ・アツプ装置の好適実施例によれば、輝度信号
中に存在する色副搬送波を最小にするため、前記
並列チヤンネルの１つが備えられ、それが色副搬
送波周波数に同調する帯域通過フイルタと当該フ
イルタに連結した整流回路により決まる伝達特性
を有することを特徴とする。 測定情報量を増大させるため、本発明によるセ
ツテイング・アツプ装置によれば、前記整流回路
を全波整流回路とすることを特徴とする。 さらに別の補正を行なうための本発明によるセ
ツテイング・アツプ装置の好適実施例によれば、
選択されるべきビデオ信号レベルでの測定を行な
うため、前記並列チヤネルの１つが備えられ、そ
れが限界値制限回路によつて決まる伝達特性を有
することを特徴とする。 さらに本発明の他の実施例によれば、前記限界
値制限回路が測定されるべきビデオ信号が供給さ
れる入力端子と、瞬時ビデオ信号値が選択された
ビデオ信号レベルからあるオフセツトを有してい
る時パルスを生ずる出力端子とを有するパルス発
生器を具え、該パルス発生器の出力端子を加算回
路の入力端子に接続し、該加算回路はビデオ信号
が供給される別の入力端子と、半波整流回路の入
力端子に接続された出力端子とを有し、該半波整
流回路は前記パルスの期間中抑圧されたビデオ信
号を伝えるため前記デイジタル・エラー測定チャ
ンネルに接続される出力端子を有することを特徴
とする。 さらに本発明の実施に当つて、前記パルス発生
器は２個の電圧比較回路を具え、これら電圧比較
回路の各々は第１及び第２出力端子と、比較され
るべき夫々の電圧が供給される第１及び第２入力
端子と、該第１及び第２入力端子や第１及び第２
出力端子それぞれ間で前記電圧比較回路をブロツ
キングするような電圧が供給され得る第３及び第
４入力端子とを有し、前記電圧比較回路の各々の
第１又は第２入力端子を前記パルス発生器の前記
入力端子に結合し、残りの他の入力端子を前記マ
イクロコンピユータに結合し、一方前記電圧比較
回路の出力端子を、これら各電圧比較回路に対し
設けられ個別的にバイアスされたダイオードを介
して互いに結合すると共に、前記加算回路に含ま
れた別のダイオードを介して前記半波整流回路の
入力端子に結合したことを特徴とする。 （実施例の説明） 以下、添付図面を参照して本発明によるテレビ
ジヨン・カメラ用セツテイング・アツプ装置の実
施例で本発明をさらに詳細に説明する。 先ず図中ビデオ信号源をVSSで示す。このビ
デオ信号源には図には示していないが白黒又はカ
ラーテレビジヨンに好適なテレビジヨン撮像装置
を含んでいる。このビデオ信号源VSSの入力端
子ITには複合同期信号SS１を供給し、この信号
源VSSからは画像表示用として１個以上のビデ
オ信号を生ずる。その１つのビデオ信号をVS１
で示す。画像表示用のビデオ信号VS１をアナロ
グ信号処理回路APCに供給する。その出力を出
力端子OTに供給する。信号補正回路CCから補正
信号CS１及びCS２をビデオ信号源VSS及びアナ
ログ信号処理回路APCにそれぞれ供給する。こ
の補正信号CS１は、例えばカラーテレビジヨン
撮像装置内で、ラスタ・レジストレーシヨン補正
を行なうものである。白黒又はカラーテレビジヨ
ンの場合には、この補正信号CS１によつて信号
源VSSに組込まれている撮像装置内で光学的又
は電子的集束（フオーカシング）補正を行なつて
もよい。補正信号CS２を用いて、例えば、白黒
又はカラーテレビジヨンの場合にはシエーデイン
グ補正やガンマ補正を行なつたり、或いは又カラ
ーテレビジヨンの場合には輝度信号中の色副搬送
波の抑圧を行なつたりし得る。最初は、ビデオ信
号源VSS及びアナログ・ビデオ信号処理回路
APCの双方又はいずれか一方においてどのタイ
プの補正を行なうかは規定されていない。従つて
カメラを最適なセツテイング・アツプ（Set−
ting up）状態とした後に、信号処理回路APCが
出力端子OTから最適画像表示用のビデオ信号を
供給するものとする。 補正信号CS１及びCS２を供給するため、補正
回路CCを例えば16のラインを有するデータ・バ
スDBに接続する。図中このデータ・バスにはマ
イクロコンピユータμC，レジスタREG及びデイ
ジタル信号処理回路DPCを接続してあり、この
データ・バスDBに接続したその他の構成成分に
ついては示していない。図中のこのマイクロコン
ピユータμCはタイミング信号発生器TG１及び個
別の記憶位置ｍを有する記憶装置であるメモリＭ
を組込んだ状態で示してある。デイジタル信号処
理回路DPCは、その信号入力端子をアナログ・
デイジタル変換器Ａ／Ｄの出力端子に接続し、そ
の制御入力端子をタイミング信号発生器TG2の
出力端子に接続し、及びそのイネーブル入力端子
をレジスタREGの出力端子に接続した状態で示
してある。変換器Ａ／Ｄのクロツク・パルス入力
端子をタイミング信号発生器TG2の出力端子に
接続し、この変換器Ａ／Ｄの信号入力端子を本発
明による信号処理回路PCの出力端子OPTに接続
する。この信号処理回路PCは以下に詳述される
が、信号源VSSの信号VS２が現われる出力端子
に接続させた入力端子IPTを有している。同期を
とるため、同期信号SS２をビデオ信号源VSSか
らタイミング信号発生器TG２に供給し、この信
号発生器からはさらに水平帰線消去信号すなわち
ライン・ブランキング信号HBSを生ずると共に、
カラーテレビジヨンの場合には垂直帰線消去期間
すなわちフイールド・ブランキング期間外に色副
搬送波バースト・ゲート信号BGSを生ずる。ア
ナログ・デイジタル変換器Ａ／Ｄ及びデイジタル
信号処理回路DPCはデイジタル・エラー測定チ
ヤネルEMCを形成し、マイクロコンピユータμc
と関連して、正しい補正情報がエラー測定回路
（Ａ／Ｄ，DPC，TG２，REG）を経て信号補正
回路CCに確実に供給されるようになす。メモリ
Ｍをセツテイング・アツプした後、あるテレビジ
ヨン画像の各副領域にそれぞれ関連する補正値を
デイジタル・メモリＭの個別の記憶位置ｍに記憶
する。上述した構成によれば各補正のタイプ毎に
マイクロコンピユータμCにメモリＭを具えても
よい。デイジタル信号処理回路DPCの取り得る
構成及びマイクロコンピユータと関連したその回
路の動作についての詳細は特願昭57−222240号に
述べられており、最適な直線動作をするアナロ
グ・デイジタル変換器Ａ／Ｄの取り得る構成につ
いては特願昭57−203505号に詳細に述べられてい
る。 特願昭57−222240号に記載されているデイジタ
ル信号処理回路DPCの好適な実施例によれば、
アナログ・デイジタル変換器Ａ／Ｄの出力は、こ
のデイジタル信号処理回路にある行当り分割され
た副領域の数に等しい複数個の計数器のそれぞれ
の計数入力に接続される。これら計数器は順次に
周期的に動作する。各計数器のあとにはバツフア
レジタスが続き、それが各副領域の行の最終信号
周期端での計数情報をラインブランキング周期に
引き継ぎ、その後計数器はリセツトされる。この
バツフアレジタスの後には個別の記憶位置（ｍ）
を持つた記憶器Ｍが続き、その記憶位置には次の
計数動作中前の計数情報が記憶されている。 また、特願昭57−203505号に記載されているア
ナログ・デイジタル変換器の好適な実施例によれ
ば、このアナログ・デイジタル変換器Ａ／Ｄは積
分回路、比較回路、フリツプ・フロツプおよびゲ
ートの直列配列を具え、クロツクパルス信号がフ
リツプ・フロツプとゲートに印加される。フリツ
プ・フロツプの出力は積分回路の入力に饋還さ
れ、積分回路にはまた変換されるべき信号が切換
え可能な電流源回路を介して印加される。積分回
路は切換え可能な電流源に連結する第１の入力
と、基準電圧端子に連結する第２の入力と、第１
のコンデンサおよび第１の抵抗の第１の直列配列
を介して前記第１の入力に連結する出力とを有す
る差動増幅器を具えている。第２の抵抗と第２の
コンデンサとの接合点がその積分回路の出力を形
成し、結果的に線形変換となるよう適切な（理想
的な）積分が実行されるよう、前記第１のコンデ
ンサの値と前記第１の抵抗の値との積が前記第２
のコンデンサの値と前記第２の抵抗の値との積に
ほぼ等しいことが必要条件である。例えばコンデ
ンサ同志の値が等しく、抵抗同志の値が等しくし
もよい。 本発明ではエラー測定チヤネルEMCの詳細な
構成及びマイクロコンピユータμCとの協同動作
の詳細はそれほど重要なことではない。本質的な
ことは、本発明による信号処理回路PCの出力端
子OPTに接続された１個の単一デイジタル・エ
ラー測定チヤネルEMCが存在している点である。 信号VS２を信号処理回路PCの入力端子IPTに
供給する。この信号VS２を白黒又はカラーテレ
ビジヨン・ビデオ信号とし得る。カラーテレビジ
ヨンの場合には、この信号VS２を単一色信号又
は輝度信号、或いは２つの色信号間の差信号とし
得る。どのタイプの信号VS２を選択するかはセ
ツテイング・アツプ期間に行なわれるべき補正の
タイプによつて決まる。本発明の要旨によれば、
信号処理回路PCはPC１，PC２，PC３，PC４及
びPC５で示した多数の並列選択チヤネルを具え
ていて、どのチヤネルを選択するかは特定のアナ
ログ伝達特性及び信号VS２の選択された信号タ
イプに関連する。個別のチヤネルPC３，PC４及
びPC５の後に続けて共通チヤネルPC３４５を設
ける。選択されるべきPC１〜PC５までの各並列
チヤネルはそれぞれ特定のアナログ伝達特性を有
しており、これら並列選択チヤネルの詳細な説明
について説明する前に説明すると、チヤネルPC
１，PC２，PC３又はPC５を選択した場合には、
信号VS２を、例えば、黒レベルと白ピーク値と
の間で変化するビデオ信号とする。チヤネルPC
５を選択すると、カラーテレビジヨンの場合には
このチヤネルを経て色副搬送波の測定が行われる
ので、ビデオ信号VS２を輝度信号とする。白黒
又はカラーテレビジヨンに対する集束補正をチヤ
ネルPC３を経て行なうことができ、チヤネルPC
２を経て可調整限界値以上、それ以下及びその間
のビデオ信号を選択的に測定してガンマ補正又は
シエーデイング補正を行なうことが可能であり、
及びチヤネルPC１を経て平均ビデオ信号値を測
定して例えば、シエーデイング補正を行なうこと
が可能であることがわかる。チヤネルPC４を選
択する場合には、２つの色信号間又は１つの色信
号と基準信号との間の差信号を測定してラスタ・
レジストレーシヨン補正を行なう。 信号処理回路PCにおいて、差動増幅器Ａ１，
Ａ２及びＡ３を具える共通部分は並列チヤネル
PC１〜PC５より前段にある。信号処理回路の入
力端子IPTを抵抗Ｒ１を経て増幅器Ａ１の（＋）
入力端子に接続する。この増幅器の出力端子を抵
抗Ｒ２を経てその（−）入力端子に接続すると共
に、抵抗Ｒ３を経て増幅器Ａ２の（−）入力端子
に接続し、この後者の増幅器の（＋）入力端子を
抵抗Ｒ４を経て接地する。増幅器Ａ２の出力端子
を抵抗Ｒ５を経てその（−）入力端子に接続する
と共に、抵抗Ｒ６を経てスイツチSC１に接続す
る。このスイツチSC１はもとより他のスイツチ
を図示の簡略化のため機械的なスイツチとして示
したが、これらスイツチは電子スイツチである。
スイツチが周期的に切換えられるため、カラーテ
レビジヨンの場合垂直帰線消去期間外に発生する
例えば色副搬送波バースト・ゲート信号BGSの
ようなスイツチング信号がスイツチSC１に供給
される。バースト・ゲート信号BGSを使用する
代わりに、水平帰線消去期間のテレビジヨン後部
ポーチにスイツチング・パルスを有している異な
るライン周期（Line periodic）のパルス状スイ
ツチング信号を使用してもよい。水平帰線消去期
間内の後部ポーチ（の一部分）の間、抵抗Ｒ６を
他端が接地されたコンデンサＣ１の一端に、スイ
ツチSC１を介してライン周期で接続する。コン
デンサＣ１の電圧を保持する端子を増幅器Ａ３の
（＋）入力端子に接続し、この増幅器の（−）入
力端子をコンデンサＣ２を介してその出力端子に
接続する。増幅器Ａ３の出力端子を抵抗Ｒ７を介
して増幅器Ａ２の（−）入力端子に接続する。こ
のように、並列チヤネルPC１〜PC５に先行する
信号処理回路PCの共通部分は、高入力インピー
ダンス電圧ホロワＡ１，Ｒ２及びライン周期で作
動しかつキーングされ帰還された信号をクランピ
ングする回路を具え、このクランピング回路には
なかんずく増幅器Ａ２及びＡ３、コンデンサＣ１
及びＣ２及びスイツチSC１が組込まれている。
増幅器Ａ２は信号VS３を生じ、この信号の取り
得る変化を図に時間の関数として示す。この信号
VS３を水平走査期間の時刻t1〜t4の期間中負方
向に直線的に変化するビデオ信号として示す。尚
先行及び後続する水平帰線消去期間にはOVの接
地電位にある黒レベルが存在している。時刻t4に
は、例えば、白ピーク値が現われ、t4に先立つ時
刻t2及びt3の信号値はより小さな大きさの負の信
号値−DC１及び−DC２にある。 増幅器Ａ２の出力端子を並列のチヤネルPC１
〜PC５にそれぞれ接続する。これらチヤネルの
１つを、スイツチＳ１，Ｓ２又はＳ３４５及び他
のスイツチＳ３，Ｓ４及びＳ５のうちの１つのス
イツチを介して、デイジタル・エラー測定チヤネ
ルEMCに常に接続できる。これらスイツチＳ１，
Ｓ２及びＳ３４５とスイツチＳ３，Ｓ４及びＳ５
とが相俟つて切換スイツチＳ１，Ｓ２，Ｓ３４
５，Ｓ３，Ｓ４，Ｓ５を形成し、これらスイツチ
をマイクロコンピユータμCで制御しながらレジ
スタREGからの信号で作動させる。加えて、こ
のレジスタREGは図中チヤネルPC２の一部分を
形成しているように示した電源UVの入力端子に
接続させた出力端子を有している。 これらスイツチＳ１，Ｓ２及びＳ３４５のそれ
ぞれの一方の端子を相互接続してこれを抵抗Ｒ８
を介して差動増幅器Ａ４の（＋）入力端子に接続
する。抵抗Ｒ９及びＲ１０を介して、増幅器Ａ４
の出力端子をその（−）入力端子及び信号処理回
路PCの出力端子OPTにそれぞれ接続する。この
ように、この信号処理回路は出力部に共通高イン
ピーダンス電圧ホロワＡ４，Ｒ９を有している。 一例として並列選択チヤネルPC１の場合には、
このチヤネルの差動増幅器Ａ５の（−）入力端子
を抵抗Ｒ１１を介して増幅器Ａ２の出力端子に接
続する。この増幅器Ａ５の（＋）入力端子を抵抗
Ｒ１２を経て接地し、その出力端子を抵抗Ｒ１３
を経て（−）入力端子に帰還する。増幅器Ａ５の
出力端子を閉成したスイツチＳ１及び抵抗Ｒ８を
経て電圧ホロワＡ４，Ｒ９の（＋）入力端子に接
続する。並列チヤネルPC１を上述の如く構成し
た結果、このチヤネルは信号反転直線伝達特性を
有するので、これに供給された信号VS３はその
出力端子OPTに反転され、かつ、おそらくは増
幅されてはいるが、他の点に関しては全く処理さ
れていない状態で得られるようになる。 デイジタル信号処理回路DPCが前述した特願
昭57−222240号に記載されるような構成となつて
いる場合には、（反転された）ビデオ信号VS３の
平均値を多数の水平走査期間中、特にこれら水平
走査期間の７個のライン部分にわたり、常に測定
する。その結果、テレビジヨン画像は７個の副領
域の複数個の行に分割され、この場合局部ビデオ
信号の平均値をこれら副領域の各々において測定
する。次に信号補正回路CCにおいて基準値との
比較を行ない補正値によつてその差を除去する
（信号CS２）。供給されたビデオ信号VS３が信号
源VSS中の一様に照明されたテレビジヨン撮像
装置からの信号である場合には、並列チヤネル
PC１を介してのセツテイング・アツプによつて
シエーデイング補正が得られる。メモリＭの記憶
位置ｍ又は信号補正回路CC内の対応するメモリ
に、補正値が記憶され、その結果均一照明の場合
には水平走査期間中一定値を有する信号VS３が
得られる。 次に並列チヤネルPC２について説明すると、
例えば、図示のような信号VS３をこのチヤネル
PC２に供給した時、このチヤネルはこの信号VS
３から導出した信号VS４をスイツチＳ２に供給
できる。図中に示した信号VS４から、このチヤ
ネルPC２に限界値制限回路（スレツシヨール
ド・リミツタ）が含まれていることかわかる。信
号VS３及びVS４の比較から明らかなように、こ
のチヤネルPC２は供給された信号のうち２つの
限界値−DC１と−DC２との間の部分を通過せし
め、しかも、このチヤネルは時刻t1及びt4間の水
平走査期間中時刻t2より前の負の小さな値及び時
刻t3より後の負の大きな値においては閉鎖され
る。その結果、ビデオ信号がエラー測定チヤネル
EMCにおける平均値測定に対し寄与するのは−
DC１と−DC２との間にあるビデオ信号値におい
てのみである。前述した基準値をビデオ信号VS
３の予定の所望のガンマ値と一致させる場合に
は、基準値とこの信号との差を除去すると（補正
信号CS２）、この調整期間に所望のガンマ値を得
ることができる。限界値−DC１及びDC２をシフ
トさせて変えたり、これら限界値間の差の値を変
えることにより、所望の信号振幅の範囲で、それ
ぞれのビデオ信号レベルのあたりで補正を行なう
ことができる。 図は限界値制御回路によつて定まる伝達特性を
有する並列チヤネルPC２の取り得る構成を示す。
図示の構成においては、値−DC１及び−DC２間
で作動する所望の限界値制限回路に加えて、OV
と値−DC１及び−DC２との間でそれぞれ作動す
る２個の限界値制限回路及び値−DC２よりも低
い値で作動する限界値制限回路が設けられてい
て、この場合制限された白ピーク値（時刻t4）が
適用されるとする。 並列チヤネルPC２の場合には、増幅器Ａ２に
よつて供給されるビデオ信号VS３を電圧比較器
VC１の入力端子Ｔ６及び電圧比較器VC２の入力
端子Ｔ３に抵抗Ｒ１４を経て供給する。電圧比較
器VC１の他方の入力端子Ｔ７を調整可能な直流
電圧−DC１（前に信号VS３で述べた限界値）を
生ずる電源UVの出力端子に接続する。同様に、
電圧比較器VC２の他方の入力端子Ｔ２を電源
UVの出力端子に接続する。この出力端子は調整
可能な直流電圧−DC２を生ずる。これら電圧比
較器VC１及びVC２の各々は２つの反転関係にあ
る出力を生ずる出力端子Ｔ９，Ｔ１０及びＴ１
１，Ｔ１２をそれぞれ有している。入力端子Ｔ３
には入力端子Ｔ２の電圧よりもより小さい負の電
圧すなわち入力端子Ｔ２の電圧よりも正方向の電
圧を供給し、出力端子Ｔ９からは論理値１に対応
する正の高い電圧が生じ、出力端子Ｔ１０からは
論理値０に対応する正の低い電圧が生ずるとす
る。電圧比較器VC１の入力端子Ｔ６及びＴ７は
電圧比較器VC２のそれぞれの入力端子Ｔ２及び
Ｔ３に対応しており、出力端子Ｔ１１及びＴ１２
は出力端子Ｔ９及びＴ１０にそれぞれ対応してい
る。又、入力端子Ｔ２，Ｔ３間及びＴ６，Ｔ７間
で変化する電圧は出力端子Ｔ９，Ｔ１０間及びＴ
１１，Ｔ１２間でそれぞれ定電圧として反転して
生ずる。 出力端子Ｔ９，Ｔ１０，Ｔ１１及びＴ１２をナ
ンド・ゲートＧ１，Ｇ２，Ｇ３及びＧ４の入力端
子にそれぞれ接続する。各ゲートＧ１，Ｇ２，Ｇ
３及びＧ４の他方の入力端子を電源UVの他方の
出力端子に接続する。電圧比較器VC１及びゲー
トＧ３及びＧ４は電圧比較回路VC１，Ｇ３，Ｇ
４を形成し、これらゲートＧ３及びＧ４の電源
UVに接続されている入力端子がこの電圧比較回
路の入力端子Ｔ５及びＴ８を形成する。同様に電
圧比較回路VC２，Ｇ１，Ｇ２が形成されており、
その入力端子Ｔ１及びＴ４をゲートＧ１及びＧ２
にそれぞれ接続する。これら電圧比較回路VC２，
Ｇ１，Ｇ２及びVC１，Ｇ３，Ｇ４の各々はこれ
ら回路に組込まれているゲートにそれぞれ接続さ
れている２つの出力端子Ｔ１３，Ｔ１４及びＴ１
５，Ｔ１６を有しており、これら電圧比較回路は
シグネテイツク（Signetics）社製のタイプ
NE592Nを集積回路として利用できる。 この電源UVはレジスタREGから受け取つたデ
ータ従つてマイクロコンピユータμCからのデー
タによつて制御されて入力端子Ｔ１，Ｔ４，Ｔ５
及びＴ８に論理値１に対応する正の高電圧と論理
値０に対応する正の低電圧との組合わせ信号を供
給する。後述する説明から明らかなように、この
所定の組合わせ信号は、入力端子Ｔ７における電
圧限界値−DC１及び入力端子Ｔ２における電圧
限界値−DC２と協同して、チヤネルPC２内の限
界値制限回路において入力端子Ｔ３及びＴ６に供
給されるビデオ信号VS３のどの部分を選択或い
は抑圧するかを決める。ゲートＧ１，Ｇ２，Ｇ３
及びＧ４に対しそれぞれの入力端子Ｔ１，Ｔ４，
Ｔ５又はＴ８を経て論理値０を供給すると、電圧
比較器の入力端子からそれぞれの出力端子Ｔ１
３，Ｔ１４，Ｔ１５又はＴ１６への通路はブロツ
ク状態となる。 電圧比較回路VC２，Ｇ１，Ｇ２の出力端子Ｔ
１３及びＴ１４をそれぞれダイオードＤ１及びＤ
２のカソードに接続し、これらカソードのアノー
ドを接続点Ｔ１７で相互接続すると共に抵抗Ｒ１
５を経て電圧＋Ｕの端子に接続する。この端子は
図示されていない電源の一部であつて、この電源
の他端子を接地する。電圧比較回路VC１，Ｇ３，
Ｇ４の出力端子Ｔ１５及びＴ１６をダイオードＤ
３及びＤ４のカソードにそれぞれ接続し、これら
ダイオードのアノードを接続点Ｔ１８で相互接続
すると共に抵抗Ｒ１６を経て電圧＋Ｕの端子に接
続する。これらダイオードＤ１，Ｄ２及びＤ３，
Ｄ４のアノードをダイオードＤ５及びＤ６のアノ
ードにそれぞれ接続し、後者のダイオードのカソ
ードを接続点Ｔ１９で示すように相互接続する。
このようにしてダイオードＤ１，Ｄ２及びＤ５は
抵抗Ｒ１５を経てバイアスされ、ダイオードＤ
３，Ｄ４及びＤ６は抵抗Ｒ１６を経てバイアスさ
れる。ダイオードＤ５及びＤ６の接続点Ｔ１９に
現われる信号PSを前に説明した信号VS４と関連
させて時間の関数として図に示す。この信号PS
はパルス状信号であり、この信号PSをパルス発
生器UV；VC２，Ｇ１，Ｇ２，Ｄ１，Ｄ２，Ｒ
１５，Ｄ５；VC１，Ｇ３，Ｇ４，Ｄ３，Ｄ４，
Ｒ１６，Ｄ６によつて簡潔にはパルス発生器PG
によつて次段に供給する。 このパルス発生器PGの出力端子を形成してい
るダイオードＤ５及びＤ６の接続点Ｔ１９をダイ
オードＤ７のアノードに接続する。このダイオー
ドＤ７のカソードを抵抗Ｒ１７の一端及び差動増
幅器Ａ６の（−）入力端子に接続する。抵抗Ｒ１
７の他端をコイルＬ１の一端に接続し、このコイ
ルの他端を抵抗１８を経て増幅器Ａ２の出力端子
に接続する。コイルＬ１の中間口出しタツプをコ
ンデンサＣ３を経て接地する。ダイオードＤ７及
び抵抗Ｒ１７は加算回路Ｄ７，Ｒ１７を形成し、
この加算回路には遅延回路Ｌ１，Ｃ３，Ｒ１８を
経てビデオ信号VS３を供給する。この遅延回路
Ｌ１，Ｃ３，Ｒ１８はパルス状信号PSがビデオ
信号VS３に対し遅延するのでこの遅延を補償す
るように作用する。図示の瞬時t1，t2，t3及びt4
では簡単にするためこの遅延を無視する。 加算回路Ｄ７，Ｒ１７の出力端子を増幅器Ａ６
の（−）入力端子に接続する。増幅器Ａ６の
（＋）入力端子を抵抗Ｒ１９を経て接地し、その
出力端子をダイオードＤ８を経て抵抗Ｒ２０とＲ
２１との接続中点に接続し、この抵抗Ｒ２０の他
端を接地し抵抗Ｒ２１の他端をこの増幅器Ａ６
（−）入力端子に接続する。前述の両抵抗の接続
中点をスイツチＳ２の端子に接続する。 増幅器Ａ６、ダイオードＤ８及び抵抗Ｒ１９，
Ｒ２０及びＲ２１は半波整流回路Ａ６，Ｄ８，Ｒ
１９，Ｒ２０，Ｒ２１を形成し、増幅器の（−）
入力端子に負の電圧が供給された時にのみダイオ
ードＤ８のカソードに正の電圧が生ずる。この増
幅器Ａ６の（−）入力端子に正の電圧が加わる
と、その出力電圧は負となり、ダイオードＤ８が
非導通となりそのカソードはOVの接地電位とな
る。従つて整流回路Ａ６，Ｄ８，Ｒ１９，Ｒ２
０，Ｒ２１が不作動状態となる。信号VS３，PS
及びVS４の比較により、信号VS３に加えられる
べき信号PS中に存在する正方向パルスが半波整
流回路Ａ６，Ｄ８，Ｒ１９，Ｒ２０，Ｒ２１を動
作しないようにすることがわかる。このようにチ
ヤネルPC２は限界値制限回路PG，Ａ６，Ｄ８を
具えている。 次に、特に、限界値−DC１及び−DC２を有す
る電源UVによつて信号VS３での信号選択をど
のように行なうかについて説明する前に、このチ
ヤネルPC２にある別の構成成分につき説明する。 互いに接続点１９で接続されたダイオードＤ５
及びＤ６のカソードをダイオードＤ９のカソード
に接続する。このダイオードＤ９のアノードをダ
イオードＤ１０のカソードに接続し、そのアノー
ドを抵抗Ｒ２２を経て入力端子TRTに接続し、
この端子TRTにテスト・パターン信号を供給す
る。このダイオードＤ１０のアノードをダイオー
ドＤ１１のアノードに接続し、そのカソードを電
源UVの出力端子Ｔ０に接続する。この電源UV
から接地電位又は負の電圧を出力端子Ｔ０に供給
し、及び、例えば、正の電圧を入力端子TRTに
供給すると、ダイオードＤ１１が導通してダイオ
ードＤ９及びＤ１０がカツト・オフ状態となる。
この場合、信号PSは何ら乱されることなくダイ
オードＤ５及びＤ６を経て接続点Ｔ１９に供給さ
れる。しかしながら、パルス発生器PGをスイツ
チ・オフにし信号選択のため入力端子TRTに外
部から供給されるべき信号を使用するのが望まし
い場合には、限界値−DC１及び−DC２を負の最
大値に調整し及び出力端子Ｔ０から適当な正の電
圧を供給するようにしてそれを達成することがで
きる。この場合には、ダイオードＤ１１は非導通
状態となり端子TRTに供給された信号は導通状
態にあるダイオードＤ１０及びＤ９を経て接続点
Ｔ１９において信号PSのパルスとなり得る。尚、
この場合ダイオードＤ５及びＤ６は非導通状態に
ある。この選択方法は光学的に発生させたテス
ト・パターンの代わりに、電子的に発生させたテ
スト・パターンを使用する時に利用できる。 パルス発生器PGによつて信号選択を行なう例
につき説明するに当たり、次の表を適用する。

【表】 ここにおいて、Ｈは限界値に対してより小さい
負の電圧を示し、及びＬは限界値に対しより大き
い負の減圧を示す。

【表】 バイアスされた状態にあるダイオードＤ１，Ｄ
２及びＤ３，Ｄ４は論理和機能にそれぞれ対応し
ており、ダイオードＤ５及びＤ６も論理和機能に
対応する。選択コードとそれらの結果を示す表
から、コード１では接続点Ｔ１９における信号
PSには瞬時t2からt4の期間に正のパルスが生ず
ることがわかる。その結果、整流回路Ａ６，Ｄ
８，Ｒ１９，Ｒ２０，Ｒ２１は限界値−DC１よ
りも小さい負の信号値でのみビデオ信号VS３を
通過させることとなる。 コード２の場合には、特に瞬時t1及びt2間と、
瞬時t3及びt4間とにおいて、２つの正のパルスが
得られる。図示の信号PSはこれに対応する。こ
の場合には、限界値−DC１及びDC２間にあるビ
デオ信号値のみが通過する。 コード３の場合には、接続点Ｔ１９の信号PS
には瞬時t1及びt3間に正のパルスが得られる。こ
の場合には限界値−DC２よりも大きい負のビデ
オ信号値のみが通過する。 コード４の場合には、接続点Ｔ１９の信号PS
には瞬時t3から先は正のパルスが得られる。この
場合には限界値−DC２よりも小さい負のビデオ
信号値の全てが通過する。 セツテイング・アツプ期間に行なわれる前述し
たガンマ補正に追加して、特に黒レベル及び白ピ
ーク値におけるシエーデイング・エラーを調整す
るためにこの並列チヤネルPC２が説明してきた
信号選択により利用されてもよい。この目的のた
め、例えばチエス盤パターンの形の黒及び白の区
画を有する光学テスト・パターンを使用する。こ
のテスト・パターンを一様に照明し信号源VSS
内の撮像装置によつてこれを記録することによつ
て、表示の際この白黒パターンを表示するビデオ
信号VS２を得る。これに対応する信号VS３は図
に示されていないが、この信号は黒−白情報を交
互に有している。この信号から表のコード１に
従つて選択を行なう場合には、黒レベルの情報の
みを測定することが可能となる。表のコード３
に従つて選択を行なう場合には、白ピーク値にあ
る情報のみが測定される。信号源VSS内の撮像
装置の光学通路において黒レベルでのシエーデイ
ング測定を適用する必要はなく、これらの調整を
行なうためにはマイクロコンピユータμCを用い
たコード切換えで十分である。 黒区画及び白区画を有する上述したテスト・パ
ターンをグレイ区画によつて更に詳細なテスト・
パターンにすると、これらグレイ区画に基づく信
号選択によつてガンマ補正を所望の状態に調整す
ることが可能である。これらグレイ区画を例えば
チエス盤パターンの中心付近に設け得る。 並列チヤネルPC３は光学的及び電子的集束を
調整するために好適であり、この場合には、ビデ
オ信号VS３中の高周波成分を測定することによ
つて、表示の際最高高周波デイテールが得られる
までその調整を行なう。ビデオ信号VS３を生ず
る増幅器Ａ２の出力端子を抵抗Ｒ２３の一端に接
続する。この抵抗Ｒ２３の他端をコンデンサＣ４
及びこれと直列の抵抗Ｒ２４を経て接地する。こ
のコンデンサＣ４と抵抗Ｒ２４との接続中点をコ
ンデンサＣ５及びこのコンデンサと直列の抵抗Ｒ
２５を経て接地し、このコンデンサＣ５と抵抗Ｒ
２５との接続中点をスイツチＳ３の一端に接続す
る。このスイツチＳ３の他端と、このチヤネル
PC３にそれぞれ接続されたチヤネルPC４及び
PC５に組込まれているスイツチＳ４及びＳ５の
それぞれの端子を整流回路RECTの入力端子に接
続し、この整流回路の出力端子をスイツチＳ３４
５の一端に接続する。この整流回路RECTは並列
チヤネルPC３４５の一部分を形成し、このチヤ
ネルは並列チヤネルPC３，PC４及びPC５に共
通なチヤネルである。この整流回路RECTは全波
整流回路として形成してあり、そのため都合よく
常にチヤネルPC３４５と関連して３個全ての並
列チヤネルPC３，PC４及びPC５において測定
データ増大が得られる。 並列チヤネルPC３の伝達特性は主として高域
フイルタＣ４，Ｒ２４，Ｃ５，Ｒ２５で決まる。
実際に、集束状態測定にはオクターブ当り12dB
のフイルタ特性12dBパーオクターブ・フイルタ
特性：12dB−par−octave filter
characteristic）が非常に満足するものであるこ
とがわかつてきた。このようなフイルタに対して
は構成成分の値を次のような値に選定し得る。す
なわちコンデンサＣ４及びＣ５を1.5nFとし及び
抵抗Ｒ２４及びＲ２５を1000Ωとする。また整合
抵抗や分離抵抗があるので、それ以上説明しない
が抵抗Ｒ２３を75Ωの整合抵抗とする。集束状態
調整用の並列チヤネルPC３，PC３４５のアナロ
グ伝達特性は主として高域フイルタＣ４，Ｒ２
４，Ｃ５，Ｒ２５及びその後段（全波整流回路
RECT）によつて決まる。 並列チヤネルPC４，PC３４５はラスタ・レジ
ストレーシヨン補正を目的とし、この目的のため
このチヤネルに供給されるべき信号VS３を２つ
の色信号間又は１つの色信号と（他の）基準信号
間の差信号とする。この場合、スイツチＳ４及び
Ｓ３４５は閉成状態にする。増幅器Ａ２の出力信
号VS３を抵抗Ｒ２６を介してコンデンサＣ６、
抵抗Ｒ２７及びスイツチSC２の直列回路に供給
する。コンデンサＣ６及び抵抗Ｒ２７の接合点を
スイツチＳ４の一端に接続する。スイツチSC２
は水平帰線消去信号HBSで制御されながらライ
ン周期で切換わり、ライン走査期間中はスイツ
チ・オン状態にありライン帰線期間中はスイツ
チ・オフ状態にある。その結果（ビデオ）ライン
帰線消去期間中に発生し得る信号端縁はラスタ・
レジストレーシヨン測定に影響を及ぼさない。ラ
スタ・レジストレーシヨン調整の期間中最小測定
値が基準値として得られるまで調整を行なう。そ
の場合には並列チヤネルPC４は主として微分回
路Ｃ６，Ｒ２７，SC２によつて決まる伝達特性
を有する。実際に、構成成分の値すなわちコンデ
ンサＣ６を0.22μFとし抵抗Ｒ２７を1000Ωとする
と、微分回路が著しく満足のゆくものとなること
がわかつてきた。この微分回路の時定数は220μs
に等しく、この値は数個の全水平期間（ライン期
間：line period）（例えば１つの全水平期間は
64μsである）の大きさ程度であり、このような時
定数は実際上著しく満足のゆくものであることが
わかつてきた。このスイツチSC２としてオラン
ダのフイリツプス社製のタイプHEF4066Bのスイ
ツチを選定してもよい。 並列チヤネルPC５，PC３４５を設けてこれに
供給された輝度信号VS３中の色副搬送波の存在
の程度を測定することが可能となる。この目的を
達成するため、増幅器Ａ２の出力端子を色副搬送
波周波数に同調させた帯域通過フイルタＦ１の入
力端子に接続する。このフイルタＦ１の構成にい
てはこれ以上の説明を省略するが、これを２個の
並列に接続したフイルタ、すなわちNTSC方式の
色副搬送波周波数に同調するフイルタ及びPAL
方式の色副搬送波周波数に同調するフイルタを以
つて構成してもよい。このフイルタＦ１の後段に
例えは20dB増幅器Ａ７を設け、その出力端子を
スイツチＳ５に接続する。並列チヤネルPC５の
伝達特性は主としてフイルタＦ１のフイルタ特性
によつて決り、整流回路RECTはチヤネルPC５，
PC３４５における伝達特性に寄与する。調整は
最小測定値が基準値として得られるまで行なう。 上述した所から明らかなように、並列チヤネル
PC１，PC２及びPC３４５と関連するPC３，PC
４，PC５の各々は実行されるべき補正のタイプ
を表わす測定されるべきエラー値となる特定のア
ナログ伝達特性を有している。要約すると、これ
らチヤネルはシエーデイング補正用の非処理信号
を伝え（チヤネルPC１）、黒レベル及び白ピーク
値でのシエーデイング補正及びガンマ補正用の信
号レベルの選択を行い（チヤネルPC２）、集束を
行なわせるための高周波フイルタ特性を与え（チ
ヤネルPC３）、ラスタ・レジストレーシヨンのた
めの信号微分を行ない（チヤネルPC４）、及び色
副搬送波を最小にするための色副搬送波のフイル
タリングを行なう（チヤネルPC５）ものである。 前述の指定個所に切換スイツチＳ１，Ｓ２，Ｓ
３４５，Ｓ３，Ｓ４，Ｓ５を配置する代わりに、
増幅器Ａ２に続けてそれぞれの並列チヤネルPC
１，PC２，PC３，PC４およびPC５に対する５
個の切換接点を有する切換スイツチを設けてもよ
い。 本発明は上述した実施例に限定されるものでは
なく多くの変更又は変形をなし得ること明らかで
ある。

【図面の簡単な説明】

添付図面は本発明によるセツテイング・アツプ
装置の一例を示す回路線図である。 VSS……ビデオ信号源、IT……入力端子（ビ
デオ信号源の）、APC……アナログ信号処理回
路、OT……（APCの）出力端子、CC……信号
補正回路、DB……データ・バス、μC……マイク
ロコンピユータ、REG……レジスタ、DPC……
デイジタル信号処置回路、ｍ……記憶位置、TG
１，TG２……タイミング信号発生器、Ｍ……メ
モリ、Ａ／Ｄ……アナログ・デイジタル変換器、
OPT……（PCの）出力端子、PC……信号処理回
路、IPT……入力端子、EMC（Ａ／Ｄ，DPC）…
…デイジタル・エラー測定チヤネル、Ａ／Ｄ，
DPC，TG２，REG……エラー測定回路、PC１
〜PC５……並列チヤネル（又は並列選択チヤネ
ル）、PC３４５……共通チャネル、Ａ１，Ａ２，
Ａ３，Ａ４，Ａ５，Ａ６……差動増幅器、SC１，
SC２……スイツチ、Ｓ１，Ｓ２，Ｓ３４５，Ｓ
３，Ｓ４，Ｓ５……切換スイツチ、UV……電
源、Ａ１，Ｒ２……高入力インピーダンス電圧ホ
ロワ、Ａ４，Ｒ９……共通高インピーダンス電圧
ホロワ、Ｇ１〜Ｇ４……ナンド・ゲート、VC１，
Ｇ３，Ｇ４，VC２，Ｇ１，Ｇ２……電圧比較回
路、Ｄ１〜Ｄ１０……ダイオード、PG……パル
ス発生器、Ｌ１……コイル、Ｄ７，Ｒ１７……加
算回路、Ｌ１，Ｃ３，Ｒ１８……遅延回路、
TRT……入力端子、TO……（UVの）出力端
子、RECT……整流回路、Ｃ４，Ｒ２４，Ｃ５，
Ｒ２５……高域通過フイルタ、Ｃ６，Ｒ２７，
SC２……微分回路、Ｆ１……帯域通過フイルタ、
Ａ７……20dB増幅器。

Claims (1)

1. 【特許請求の範囲】 １ 少なくとも１つのビデオ信号を発生するテレ
   ビジヨン撮像装置を組み込んだ信号源と；当該信
   号源に連結した信号処理回路と；当該信号処理回
   路に連結し、基準値とテレビジヨン画像の個別の
   副領域にわたつて取られて供給された信号の平均
   値との間のエラー値をマイクロコンピユータと共
   同して決定するデイジタル・エラー測定回路と；
   最小エラー値に対応しそれら副領域と関連するデ
   イジタル補正値を記憶する個別の複数の記憶位置
   を有する少なくとも１つの記憶器と；デイジタル
   補正値が印加される間、各副領域に対し補正され
   たビデオ信号となる信号補正を発生するよう前記
   デイジタル記憶器に連結された信号補正回路とを
   具えたテレビジヨン・カメラ用セツテイング・ア
   ツプ装置において、 前記信号処理回路が夫々異なつたアナログ信号
   伝達特性を有する複数の並列チヤネルを含み、こ
   れら並列チヤネルが切換えスイツチを介してこれ
   ら並列チヤネルに共通のデイジタル・エラー測定
   チヤネルを含む前記デイジタル・エラー測定回路
   に選択接続されることを特徴とするテレビジヨ
   ン・カメラ用セツテイング・アツプ装置。 ２ カラーテレビジヨン・カメラに好適であつ
   て、前記並列チヤネルの１つが基準信号に対応す
   る基準ラスタとカメラ・ビデオ信号に対応するテ
   レビジヨン・ラインラスタ間のラスタ・レジスト
   レーシヨン補正を生じさせ、そのために前記基準
   信号とビデオ信号間の差を表わす差信号が最小に
   調整される特許請求の範囲第１項に記載の装置に
   おいて、ライン走査周期の間備えられたスイツチ
   によりスイツチ・オンされ、ライン帰線周期の間
   スイツチ・オフされる信号微分回路により、さら
   に当該信号微分回路に連結された整流回路により
   決定される伝達特性を前記１つの並列チヤネルが
   有することを特徴とするテレビジヨン・カメラ用
   セツテイング・アツプ装置。 ３ 前記信号微分回路の時定数が前記ビデオ信号
   の少なくとも２ライン周期に相当することを特徴
   とする特許請求の範囲第２項に記載のテレビジヨ
   ン・カメラ用セツテイング・アツプ装置。 ４ 集束補正を行なうため前記並列チヤネルの１
   つが備えられ、それが高域通過フイルタと当該フ
   イルタに連結した整流回路とにより決まる伝達特
   性を有することを特徴とする特許請求の範囲第１
   項に記載のテレビジヨン・カメラ用セツテイン
   グ・アツプ装置。 ５ 前記高域通過フイルタがオクターブ当り
   12dBのフイルタ特性を有することを特徴とする
   特許請求の範囲第４項記載のテレビジヨン・カメ
   ラ用セツテイング・アツプ装置。 ６ カラーテレビジヨン・カメラに好適な特許請
   求の範囲第１項に記載の装置において、輝度信号
   中に存在する色副搬送波を最小にするため、前記
   並列チヤネルの１つが備えられ、それが色副搬送
   波周波数に同調する帯域通過フイルタと当該フイ
   ルタに連結した整流回路により決まる伝達特性を
   有することを特徴とするテレビジヨン・カメラ用
   セツテイング・アツプ装置。 ７ 前記整流回路が全波整流回路であることを特
   徴とする特許請求の範囲第２項、第４項または第
   ６項のいずれかに記載のテレビジヨン・カメラ用
   セツテイング・アツプ装置。 ８ 選択されるべきビデオ信号レベルでの測定を
   行なうため、前記並列チヤネルの１つが備えら
   れ、それが限界値制限回路により決まる伝達特性
   を有することを特徴とする特許請求の範囲第１項
   に記載のテレビジヨン・カメラ用セツテイング・
   アツプ装置。 ９ 前記限界値制限回路が測定されるべきビデオ
   信号が供給される入力端子と、瞬時ビデオ信号値
   が選択されたビデオ信号レベルからあるオフセツ
   トを有している時パルスを生ずる出力端子とを有
   するパルス発生器を具え、該パルス発生器の出力
   端子を加算回路の入力端子に接続し、該加算回路
   はビデオ信号が供給される別の入力端子と、半波
   整流回路の入力端子に接続された出力端子とを有
   し、該半波整流回路は前記パルスの期間中抑圧さ
   れたビデオ信号を伝えるため前記デイジタル・エ
   ラー測定チヤネルに接続される出力端子を有する
   ことを特徴とする特許請求の範囲第８項に記載の
   テレビジヨン・カメラ用セツテイング・アツプ装
   置。 １０ 前記パルス発生器は２個の電圧比較回路を
   具え、これら電圧比較回路の各々は第１及び第２
   出力端子と、比較されるべき夫々の電圧が供給さ
   れる第１及び第２入力端子と、該第１及び第２入
   力端子や第１及び第２出力端子それぞれ間で前記
   電圧比較回路をブロツキングするような電圧が供
   給され得る第３及び第４入力端子とを有し、前記
   電圧比較回路の各々の第１又は第２入力端子を前
   記パルス発生器の前記入力端子に結合し、残りの
   他の入力端子を前記マイクロコンピユータに結合
   し、一方前記電圧比較回路の出力端子を、これら
   各電圧比較回路に対し設けられ個別的にバイアス
   されたダイオードを介して互いに結合すると共
   に、前記加算回路に含まれた別のダイオードを介
   して前記半波整流回路の入力端子に結合したこと
   を特徴とする特許請求の範囲第９項に記載のテレ
   ビジヨン・カメラ用セツテイング・アツプ装置。