JPH0566973U - Bump formation structure - Google Patents
Bump formation structureInfo
- Publication number
- JPH0566973U JPH0566973U JP003664U JP366492U JPH0566973U JP H0566973 U JPH0566973 U JP H0566973U JP 003664 U JP003664 U JP 003664U JP 366492 U JP366492 U JP 366492U JP H0566973 U JPH0566973 U JP H0566973U
- Authority
- JP
- Japan
- Prior art keywords
- stud bump
- wire
- bump
- solder layer
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体素子などのベアチップのパッド上に形
成したスタッドバンプの高さを均一にするために、先端
部分に半田層部分を形成する。
【構成】 半導体素子などのベアチップ1のパッド上
に、ワイヤーボンダーによりワイヤーをボールボンディ
ングした後、ワイヤーを切ってスタッドバンプ2を形成
し、続いて半田ディプ処理により前記スタッドバンプ2
の先端部分に均一な半田層部分3を形成し、該半田層部
分を有するスタッドバンプを形成した面を裏返し、前記
半田層を有するスタッドバンプをセラミック基板の半田
印刷処理された導体ランド部の所定の箇所に載置し、リ
フロー処理によりベアチップのスタンドバンプとセラミ
ック基板の導体ランド部を接続する。
(57) [Abstract] [Purpose] A solder layer portion is formed at the tip end portion in order to make the height of the stud bump formed on the pad of the bare chip such as a semiconductor element uniform. [Structure] A wire is ball-bonded on a pad of a bare chip 1 such as a semiconductor element by a wire bonder, then the wire is cut to form a stud bump 2, and then the stud bump 2 is formed by a solder dip process.
A uniform solder layer portion 3 is formed on the tip of the stud bump, the surface on which the stud bump having the solder layer portion is formed is turned upside down, and the stud bump having the solder layer is subjected to a predetermined solder land printing on the ceramic substrate. Then, the stand bump of the bare chip and the conductor land portion of the ceramic substrate are connected by reflow treatment.
Description
【0001】[0001]
本考案は半導体のフリップチップ実装に係り、バンプ形成構造に関する。 The present invention relates to flip chip mounting of a semiconductor, and relates to a bump forming structure.
【0002】[0002]
ハイブリッドIC等の高密度の表面実装において、半導体素子などのベアチッ プのパッド上にスタッドバンプを形成し、該スタッドバンプを形成した面を裏返 し、該スタッドバンプとセラミック基板の導体ランド部を半田または接着剤で接 続するフリップチップ法が利用されている。ベアチップのパッド上へのスタッド バンプの形成方法としては、金によるメッキ法、金又は半田によるワイヤーボン ディグ法、半田ディップ法等があるが、従来の設備が使用でき、しかも下地処理 が要らない金によるワイヤーボンディング法が一般的である。 ワイヤボンディングによるスタッドバンプ形成方法は、ベアチップのパッド上 にワイヤーをボールボンディグした後、ワイヤーを切ってスタッドバンプを形成 する。ここでワイヤーの切断は、ボールのネック部分で切れ易くなっているワイ ヤーを引っ張ることにより行っているが、ボールのネックの残り部分のバラツキ が大きく、高さが不均一となり30ミクロンから50ミクロン程度のバラツキが 生じる。このため、セラミック基板との接続において、スタッドバンプの残り部 分の小さい箇所はオープンとなったり、ヒゲの部分が長いと隣のスタッドバンプ とショートしたりという不具合が発生し易い。 In high-density surface mounting such as hybrid ICs, stud bumps are formed on bare pads such as semiconductor elements, the surface on which the stud bumps are formed is turned over, and the stud bumps and the conductor land of the ceramic substrate are soldered. Alternatively, a flip chip method of connecting with an adhesive is used. Methods for forming stud bumps on bare chip pads include gold plating, wire bonding using gold or solder, solder dipping, etc., but conventional equipment can be used, and no ground treatment is required. The wire bonding method is generally used. In the stud bump forming method by wire bonding, the wire is ball bonded onto the pad of the bare chip, and then the wire is cut to form the stud bump. Here, the wire is cut by pulling the wire that is easily cut at the neck of the ball, but the variation in the remaining part of the ball neck is large, and the height becomes uneven, and the height is 30 to 50 microns. There are some variations. Therefore, in connection with the ceramic substrate, a small portion of the remaining portion of the stud bump is open, and if the beard portion is long, short-circuiting with the adjacent stud bump is likely to occur.
【0003】[0003]
本考案はこのような点に鑑みなされたもので、ワイヤーを切った後のボールネ ックの残り部分のバラッキを小さくすることによって、セラミック基板との接続 による不具合を防止するようなバンプ形成構造を提供するものである。 The present invention has been made in view of such a point, and a bump forming structure that prevents a defect due to connection with a ceramic substrate by reducing the unevenness of the remaining portion of the ball neck after cutting the wire is provided. Is provided.
【0004】[0004]
本考案は上述の問題を解決するために、半導体素子などのベアチップのパッド 上にワイヤーをボールボンディングした後、ワイヤーを切って形成したスタッド バンプに、続いて行われる半田ディップ処理にて、前記スタッドバンプの先端部 分に均一な半田層部分を形成したことを特徴とするバンプ形成構造を提供するも のである。 In order to solve the above-mentioned problems, the present invention ball-bonds a wire on a pad of a bare chip such as a semiconductor device, cuts the wire, and then forms a stud bump by a solder dipping process. The bump forming structure is characterized in that a uniform solder layer portion is formed on the tip portion of the bump.
【0005】[0005]
以上のように構成したので、本考案によるバンプ形成構造にあっては、スタッ ドバンプの先端部分に均一な半田層部分を形成することにより、高さのバラツキ やヒゲの部分を吸収し、セラミック基板との接続において、オープやショートの 不具合を防止することが出来る。 With the above structure, in the bump forming structure according to the present invention, the uniform solder layer portion is formed on the tip portion of the stud bump to absorb the variation in height and the beard portion, and the ceramic substrate When connecting with, it is possible to prevent problems such as open and short circuit.
【0006】[0006]
以下図面に基いて本考案によるバンプ形成構造の実施例を詳細に説明する。図 1は本考案によるバンプ形成構造の一実施例の要部断面図である。図1(A)は スタッドバンプ形成時の要部断面図、図1(B)はスタッドバンプの先端部分に 半田層部分形成時の要部断面図である。図において、半導体素子などのベアチッ プ1のパッド上に、ワイヤーボンダーによりワイヤーをボールボンディングした 後、ワイヤーを切ってスタッドバンプ2を形成し、続いて半田ディップ処理によ り前記スタッドバンプ2の先端部分に均一な半田層部分3を形成し、該半田層部 分を有するスタッドバンプを形成した面を裏返し、前記半田層を有するスタッド バンプをセラミック基板の半田印刷処理された導体ランド部の所定の箇所に載置 し、リフロー処理によりベアチップのスタンドバンプとセラミック基板の導体ラ ンド部を接続する。 Hereinafter, an embodiment of a bump forming structure according to the present invention will be described in detail with reference to the drawings. FIG. 1 is a sectional view of an essential part of an embodiment of a bump forming structure according to the present invention. FIG. 1 (A) is a cross-sectional view of an essential part at the time of forming a stud bump, and FIG. 1 (B) is a cross-sectional view of an essential part at the time of forming a solder layer part at the tip of the stud bump. In the figure, after the wire is ball-bonded to the pad of the bare chip 1 such as a semiconductor element by the wire bonder, the wire is cut to form the stud bump 2, and then the tip of the stud bump 2 is formed by the solder dipping process. A uniform solder layer portion 3 is formed on the portion, the surface on which the stud bump having the solder layer portion is formed is turned upside down, and the stud bump having the solder layer is subjected to solder printing processing on the ceramic substrate in a predetermined area. Place it on the place and connect the stand bump of the bare chip and the conductor land of the ceramic substrate by reflow treatment.
【0007】[0007]
以上説明したように、本考案によるバンプ形成構造にあっては、スタッドバン プの先端部分に均一な半田層部分を形成することにより、高さのバラツキやヒゲ の部分を吸収し、セラミック基板との接続において、オープンやショートの不具 合を防止することが出来る。しかも、従来の設備をそのまま使用することが可能 である。 As described above, in the bump forming structure according to the present invention, the uniform solder layer portion is formed on the tip portion of the stud bump to absorb the height variation and the beard portion, and to form a ceramic substrate. It is possible to prevent open or short circuit in connection. Moreover, it is possible to use conventional equipment as it is.
【図1】本考案によるバンプ形成構造の一実施例の要部
断面図である。FIG. 1 is a sectional view of an essential part of an embodiment of a bump forming structure according to the present invention.
1 ベアチップ 2 スタッドバンプ 3 半田層部分 1 Bare chip 2 Stud bump 3 Solder layer part
Claims (1)
にワイヤーをボールボンディングした後、ワイヤーを切
って形成したスタッドバンプに、続いて行われる半田デ
ィップ処理にて、前記スタッドバンプの先端部分に均一
な半田層部分を形成したことを特徴とするバンプ形成構
造。1. A stud bump formed by ball-bonding a wire on a pad of a bare chip such as a semiconductor element, and then cutting the wire, and then performing a solder dipping process to form a uniform wire on the tip portion of the stud bump. A bump forming structure characterized in that a solder layer portion is formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP003664U JPH0566973U (en) | 1992-02-04 | 1992-02-04 | Bump formation structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP003664U JPH0566973U (en) | 1992-02-04 | 1992-02-04 | Bump formation structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0566973U true JPH0566973U (en) | 1993-09-03 |
Family
ID=11563714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP003664U Pending JPH0566973U (en) | 1992-02-04 | 1992-02-04 | Bump formation structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0566973U (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261246A (en) * | 2005-03-15 | 2006-09-28 | Shinko Electric Ind Co Ltd | Wiring board and method for manufacturing wiring board |
-
1992
- 1992-02-04 JP JP003664U patent/JPH0566973U/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261246A (en) * | 2005-03-15 | 2006-09-28 | Shinko Electric Ind Co Ltd | Wiring board and method for manufacturing wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8046911B2 (en) | Method for mounting electronic component on substrate and method for forming solder surface | |
| JP2980495B2 (en) | Method for manufacturing semiconductor device | |
| JP2002222824A (en) | Semiconductor device and manufacturing method thereof | |
| JPH01293626A (en) | Wire bonding method in flexible wiring board | |
| JPH0799202A (en) | Capillary for wire bonding apparatus and method for forming electrical connection bump using the capillary | |
| JP3743216B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0617239U (en) | Assembly board for hybrid IC | |
| JP3887993B2 (en) | Connection method between IC chip and circuit board | |
| JP4318893B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JPH0645402A (en) | Wiring board and method of connection thereof | |
| JPH02312240A (en) | Formation of bump | |
| JPH05166811A (en) | Solder bump formation method | |
| JPH07273146A (en) | Semiconductor device mounting method | |
| JPH0566982U (en) | Solder bump formation method | |
| JP3055285B2 (en) | Intermediate substrate bonding method | |
| JP2000012621A (en) | Semiconductor device and method of manufacturing the same | |
| JPH11317424A (en) | Semiconductor device mounting method and mounting structure | |
| JP2003297874A (en) | Connection structure and connection method for electronic components | |
| JPH09167771A (en) | Bump structure | |
| JPH11224888A (en) | Semiconductor device and manufacturing method thereof | |
| JPH05144816A (en) | Face-down bonding method | |
| JPH11251351A (en) | Method for manufacturing bump structure | |
| JP3675374B2 (en) | Semiconductor device | |
| JPH0254946A (en) | Mounting of semiconductor chip | |
| JPH1074803A (en) | Electronic component and its mounting method |