JPH0566973U - バンプ形成構造 - Google Patents

バンプ形成構造

Info

Publication number
JPH0566973U
JPH0566973U JP003664U JP366492U JPH0566973U JP H0566973 U JPH0566973 U JP H0566973U JP 003664 U JP003664 U JP 003664U JP 366492 U JP366492 U JP 366492U JP H0566973 U JPH0566973 U JP H0566973U
Authority
JP
Japan
Prior art keywords
stud bump
wire
bump
solder layer
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP003664U
Other languages
English (en)
Inventor
章江 十時
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP003664U priority Critical patent/JPH0566973U/ja
Publication of JPH0566973U publication Critical patent/JPH0566973U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体素子などのベアチップのパッド上に形
成したスタッドバンプの高さを均一にするために、先端
部分に半田層部分を形成する。 【構成】 半導体素子などのベアチップ１のパッド上
に、ワイヤーボンダーによりワイヤーをボールボンディ
ングした後、ワイヤーを切ってスタッドバンプ２を形成
し、続いて半田ディプ処理により前記スタッドバンプ２
の先端部分に均一な半田層部分３を形成し、該半田層部
分を有するスタッドバンプを形成した面を裏返し、前記
半田層を有するスタッドバンプをセラミック基板の半田
印刷処理された導体ランド部の所定の箇所に載置し、リ
フロー処理によりベアチップのスタンドバンプとセラミ
ック基板の導体ランド部を接続する。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は半導体のフリップチップ実装に係り、バンプ形成構造に関する。
【０００２】
【従来の技術】
ハイブリッドＩＣ等の高密度の表面実装において、半導体素子などのベアチッ プのパッド上にスタッドバンプを形成し、該スタッドバンプを形成した面を裏返 し、該スタッドバンプとセラミック基板の導体ランド部を半田または接着剤で接 続するフリップチップ法が利用されている。ベアチップのパッド上へのスタッド バンプの形成方法としては、金によるメッキ法、金又は半田によるワイヤーボン ディグ法、半田ディップ法等があるが、従来の設備が使用でき、しかも下地処理 が要らない金によるワイヤーボンディング法が一般的である。 ワイヤボンディングによるスタッドバンプ形成方法は、ベアチップのパッド上 にワイヤーをボールボンディグした後、ワイヤーを切ってスタッドバンプを形成 する。ここでワイヤーの切断は、ボールのネック部分で切れ易くなっているワイ ヤーを引っ張ることにより行っているが、ボールのネックの残り部分のバラツキ が大きく、高さが不均一となり３０ミクロンから５０ミクロン程度のバラツキが 生じる。このため、セラミック基板との接続において、スタッドバンプの残り部 分の小さい箇所はオープンとなったり、ヒゲの部分が長いと隣のスタッドバンプ とショートしたりという不具合が発生し易い。
【０００３】
【考案が解決しようとする課題】
本考案はこのような点に鑑みなされたもので、ワイヤーを切った後のボールネ ックの残り部分のバラッキを小さくすることによって、セラミック基板との接続 による不具合を防止するようなバンプ形成構造を提供するものである。
【０００４】
【課題を解決するための手段】
本考案は上述の問題を解決するために、半導体素子などのベアチップのパッド 上にワイヤーをボールボンディングした後、ワイヤーを切って形成したスタッド バンプに、続いて行われる半田ディップ処理にて、前記スタッドバンプの先端部 分に均一な半田層部分を形成したことを特徴とするバンプ形成構造を提供するも のである。
【０００５】
【作用】
以上のように構成したので、本考案によるバンプ形成構造にあっては、スタッ ドバンプの先端部分に均一な半田層部分を形成することにより、高さのバラツキ やヒゲの部分を吸収し、セラミック基板との接続において、オープやショートの 不具合を防止することが出来る。
【０００６】
【実施例】
以下図面に基いて本考案によるバンプ形成構造の実施例を詳細に説明する。図 １は本考案によるバンプ形成構造の一実施例の要部断面図である。図１（Ａ）は スタッドバンプ形成時の要部断面図、図１（Ｂ）はスタッドバンプの先端部分に 半田層部分形成時の要部断面図である。図において、半導体素子などのベアチッ プ１のパッド上に、ワイヤーボンダーによりワイヤーをボールボンディングした 後、ワイヤーを切ってスタッドバンプ２を形成し、続いて半田ディップ処理によ り前記スタッドバンプ２の先端部分に均一な半田層部分３を形成し、該半田層部 分を有するスタッドバンプを形成した面を裏返し、前記半田層を有するスタッド バンプをセラミック基板の半田印刷処理された導体ランド部の所定の箇所に載置 し、リフロー処理によりベアチップのスタンドバンプとセラミック基板の導体ラ ンド部を接続する。
【０００７】
【考案の効果】
以上説明したように、本考案によるバンプ形成構造にあっては、スタッドバン プの先端部分に均一な半田層部分を形成することにより、高さのバラツキやヒゲ の部分を吸収し、セラミック基板との接続において、オープンやショートの不具 合を防止することが出来る。しかも、従来の設備をそのまま使用することが可能 である。
【図面の簡単な説明】
【図１】本考案によるバンプ形成構造の一実施例の要部
断面図である。
【符号の説明】
１ ベアチップ ２ スタッドバンプ ３ 半田層部分

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 半導体素子などのベアチップのパッド上
    にワイヤーをボールボンディングした後、ワイヤーを切
    って形成したスタッドバンプに、続いて行われる半田デ
    ィップ処理にて、前記スタッドバンプの先端部分に均一
    な半田層部分を形成したことを特徴とするバンプ形成構
    造。
JP003664U 1992-02-04 1992-02-04 バンプ形成構造 Pending JPH0566973U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP003664U JPH0566973U (ja) 1992-02-04 1992-02-04 バンプ形成構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP003664U JPH0566973U (ja) 1992-02-04 1992-02-04 バンプ形成構造

Publications (1)

Publication Number Publication Date
JPH0566973U true JPH0566973U (ja) 1993-09-03

Family

ID=11563714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP003664U Pending JPH0566973U (ja) 1992-02-04 1992-02-04 バンプ形成構造

Country Status (1)

Country Link
JP (1) JPH0566973U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261246A (ja) * 2005-03-15 2006-09-28 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261246A (ja) * 2005-03-15 2006-09-28 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法

Similar Documents

Publication Publication Date Title
US8046911B2 (en) Method for mounting electronic component on substrate and method for forming solder surface
JP2980495B2 (ja) 半導体装置の製造方法
JP2002222824A (ja) 半導体装置及びその製造方法
JPH01293626A (ja) フレキシブル配線板におけるワイヤボンディング法
JPS62281435A (ja) 半導体装置
JPH09162230A (ja) 電子回路装置及びその製造方法
JPH0566973U (ja) バンプ形成構造
JPH0799202A (ja) ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法
JP3743216B2 (ja) 半導体装置及びその製造方法
JPH0617239U (ja) ハイブリッドｉｃ用集合基板
JP3887993B2 (ja) Ｉｃチップと回路基板との接続方法
JP4318893B2 (ja) 半導体装置及び半導体装置の製造方法
JPH0645402A (ja) 配線基板の接続方法及び配線基板
JPH02312240A (ja) バンプ形成方法およびバンプ形成装置およびバンプ
JPH05166811A (ja) 半田バンプの形成方法
JPH07273146A (ja) 半導体装置の実装方法
JPH0566982U (ja) 半田バンプの形成方法
JP3055285B2 (ja) 中間基材のボンディング方法
JP2000012621A (ja) 半導体装置およびその製造方法
JPH11317424A (ja) 半導体装置の実装方法および実装構造
JPH09167771A (ja) バンプ構造
JPH11224888A (ja) 半導体装置およびその製造方法
JPH05144816A (ja) フエイスダウンボンデイング方法
JP3675374B2 (ja) 半導体装置
JPH0254946A (ja) 半導体チップの実装方法