JPH056704B2 - - Google Patents

Info

Publication number
JPH056704B2
JPH056704B2 JP59077544A JP7754484A JPH056704B2 JP H056704 B2 JPH056704 B2 JP H056704B2 JP 59077544 A JP59077544 A JP 59077544A JP 7754484 A JP7754484 A JP 7754484A JP H056704 B2 JPH056704 B2 JP H056704B2
Authority
JP
Japan
Prior art keywords
signal
circuit
control
switching
backup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP59077544A
Other languages
Japanese (ja)
Other versions
JPS60221836A (en
Inventor
Katsunori Oshiage
Toshimi Anho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP59077544A priority Critical patent/JPS60221836A/en
Priority to DE3514079A priority patent/DE3514079C2/en
Priority to GB08509918A priority patent/GB2158613B/en
Priority to US06/724,596 priority patent/US4739469A/en
Publication of JPS60221836A publication Critical patent/JPS60221836A/en
Publication of JPH056704B2 publication Critical patent/JPH056704B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Hardware Redundancy (AREA)

Description

【発明の詳細な説明】 [技術分野] 本発明は制御回路のフエイルセーフ装置に関
し、特に、中央処理装置を有する制御回路の故障
時に、その制御動作をバツクアツプするフエイル
セーフ装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a fail-safe device for a control circuit, and more particularly to a fail-safe device that backs up the control operation of a control circuit having a central processing unit when the control circuit fails.

[従来技術] 従来のこの種制御回路のフエイルセーフ装置と
しては、例えば特開昭48−3351および特開昭53−
54441に開示されたものがある。
[Prior Art] Conventional fail-safe devices for this type of control circuit include, for example, Japanese Patent Application Laid-Open No. 48-3351 and Japanese Patent Application Laid-Open No. 53-1999.
There is something disclosed in 54441.

第1図は従来のこの種制御回路のフエイルセー
フ装置の一例を示す。ここで、1は、例えば処理
装置としてマイクロコンピユータを有する主制御
回路であり、制御信号b′を出力する。またバツク
アツプ回路10に対し、主制御回路の状態判定用
信号a′を出力する。この主制御回路の状態判定用
信号a′は、例えば、主制御回路1がプログラムに
よつて、定期的に出力ポートを反転することによ
り得られる所定の周波数の信号である。従つて、
主制御回路1が故障した場合、状態判定用信号
a′の出力が停止するか、または周波数が異常に低
下したり、あるいは高くなることになる。
FIG. 1 shows an example of a conventional fail-safe device for this type of control circuit. Here, 1 is a main control circuit having, for example, a microcomputer as a processing device, and outputs a control signal b'. It also outputs a signal a' for determining the state of the main control circuit to the backup circuit 10. The main control circuit state determination signal a' is, for example, a signal with a predetermined frequency obtained by the main control circuit 1 periodically inverting the output port according to a program. Therefore,
If the main control circuit 1 fails, a signal for determining the status
The output of a′ will stop, or the frequency will become abnormally low or high.

10はシステムのフエイルセーフ装置として補
助制御回路を構成するバツクアツプ回路であり、
状態判定用信号a′によつて主制御回路1の故障を
検知し、故障時には制御信号b′をバツクアツプす
るための信号c′と、切換信号e′とを発生する。2
0は切換回路であり、切換信号e′の状態に応じて
制御信号b′またはバツクアツプ信号c′を制御対象
機器に対する制御出力d′として出力する。30
は、リセツト回路であり、主制御回路1の状態判
定信号aによつて主制御回路1の故障等の異常を
判別し、主制御回路1の故障時には所定の周期で
主制御回路1をリセツトする信号fを発生するも
のである。
10 is a backup circuit constituting an auxiliary control circuit as a fail-safe device for the system;
A failure of the main control circuit 1 is detected using the state determination signal a', and in the event of a failure, a signal c' for backing up the control signal b' and a switching signal e' are generated. 2
0 is a switching circuit which outputs a control signal b' or a backup signal c' as a control output d' to the device to be controlled, depending on the state of the switching signal e'. 30
is a reset circuit, which determines an abnormality such as a failure of the main control circuit 1 based on the state determination signal a of the main control circuit 1, and resets the main control circuit 1 at a predetermined cycle when the main control circuit 1 fails. It generates a signal f.

しかしながら、このような従来の制御回路のフ
エイルセーフ装置にあつては、バツクアツプ回路
10からの1本の切換信号e′により主制御回路1
からの制御信号b′とバツクアツプ回路10からの
バツクアツプ信号c′とを切換えて制御出力を選択
する構成となつていたので、バツクアツプ回路1
0に故障が生じた場合、主制御回路1が正常動作
しているにもかかわらずバツクアツプ回路10が
切換え信号e′を発生し、その結果、切換回路20
が切換えられて、故障して異常になつたバツクア
ツプ信号c′が制御出力として選択されてしまう危
険性が非常に高いという問題があつた。
However, in such a conventional control circuit fail-safe device, the main control circuit 1 is switched by one switching signal e' from the backup circuit 10.
The configuration is such that the control output is selected by switching between the control signal b' from the backup circuit 10 and the backup signal c' from the backup circuit 10.
0, the backup circuit 10 generates the switching signal e' even though the main control circuit 1 is operating normally, and as a result, the switching circuit 20
There was a problem in that there was a very high risk that the backup signal c', which had failed and became abnormal, would be selected as the control output.

従つて、主制御回路のフエイルセーフ装置とし
て機能すべきバツクアツプ回路が、自らの故障に
より制御出力を混乱させることになり、ひいては
システム全体の信頼性を著しく低下させてしまう
という重大な問題点が生ずる。
Therefore, a serious problem arises in that the backup circuit, which is supposed to function as a fail-safe device for the main control circuit, disrupts the control output due to its own failure, which in turn significantly reduces the reliability of the entire system.

[目的] 本発明は、このような従来の問題点に着目して
なされたもので、切換回路を切換えるための信号
ラインに所定の周期あるいは所定の周期近傍の信
号が発生した場合に切換回路が切り換えられ、バ
ツクアツプ信号が制御出力として選択されるよう
にすることにより、誤動作が生じる危険性の極め
て少ない制御回路のフエイルセーフ装置を提供す
ることを目的としている。
[Objective] The present invention has been made by focusing on such conventional problems, and the present invention has been made in order to prevent the switching circuit from switching when a signal with a predetermined period or near a predetermined period is generated on the signal line for switching the switching circuit. It is an object of the present invention to provide a fail-safe device for a control circuit in which the risk of malfunction is extremely reduced by switching the backup signal to be selected as the control output.

[構成] かかる目的を達成するために、本発明は、制御
対象に対して第1制御信号を送出する第1制御手
段としての主制御回路と、制御対象に対して第2
制御信号を送出する手段、第1制御手段の故障を
判定する故障判定手段、および判定に応じて所定
の周期を有する信号を出力する出力手段を有する
第2制御手段としてのバツクアツプ回路と、第1
制御信号と第2制御信号とを切換えて制御対象に
出力する切換手段としての切換回路と、出力手段
により出力された信号が、ほぼ所定の周期である
場合に切換手段が第2制御信号を出力するように
制御する切換制御手段としての周期判定回路とを
具えたことを特徴とする。
[Configuration] In order to achieve such an object, the present invention includes a main control circuit as a first control means for sending a first control signal to a controlled object, and a second control circuit for sending a first control signal to a controlled object.
a backup circuit as a second control means having means for transmitting a control signal, a failure determination means for determining a failure of the first control means, and an output means for outputting a signal having a predetermined period according to the determination;
a switching circuit as a switching means for switching between a control signal and a second control signal and outputting the same to a controlled object; and a switching circuit outputting the second control signal when the signal outputted by the output means has approximately a predetermined period. The present invention is characterized in that it includes a period determination circuit as a switching control means for controlling the switching control so as to perform control.

[実施例] 以下、図面を参照して本発明を詳細に説明す
る。
[Example] Hereinafter, the present invention will be described in detail with reference to the drawings.

第2図は本発明の一実施例を示す。ここで、1
00は、例えば処理装置としてマイクロコンピユ
ータを有する主制御回路であり、制御信号bを出
力する。また、バツクアツプ回路110に対し、
主制御回路の状態判定用信号aを出力する。この
状態判定用信号aは、例えば、主制御回路100
がプログラムによつて定期的に出力ポートを反転
することにより得られる所定の周波数の信号とす
ることができる。すなわち、主制御回路100に
故障等の異常が生じた場合、状態判定用信号aの
出力が停止するか、または、周波数が異常低下し
たり、あるいは高くなることになる。
FIG. 2 shows an embodiment of the invention. Here, 1
00 is a main control circuit having, for example, a microcomputer as a processing device, and outputs a control signal b. Furthermore, for the backup circuit 110,
A signal a for determining the state of the main control circuit is output. This state determination signal a is, for example, the main control circuit 100.
can be a signal of a predetermined frequency obtained by periodically inverting the output port according to a program. That is, if an abnormality such as a failure occurs in the main control circuit 100, the output of the state determination signal a will stop, or the frequency will abnormally decrease or increase.

バツクアツプ回路110は、システムのフエイ
ルセーフ装置として補助制御回路を構成するもの
であり、状態判定用信号aによつて主制御回路1
00の故障を判別し、故障と判定したときにはバ
ツクアツプ信号cと例えば所定の周期の矩形波g
とを発生する。
The backup circuit 110 constitutes an auxiliary control circuit as a fail-safe device of the system, and controls the main control circuit 1 by the state determination signal a.
00 failure, and when it is determined that it is a failure, the backup signal c and, for example, a rectangular wave g with a predetermined period are output.
and occurs.

120は切換回路であり、切換信号eの状態に
応じて制御信号bとバツクアツプ信号cとを切換
え、制御対象機器に制御出力dとして出力する。
130はリセツト回路であり、状態判定用信号a
によつて、主制御回路100の異常を判別し、そ
の判別に応じて主制御回路100をリセツトする
信号を発生する。
Reference numeral 120 denotes a switching circuit, which switches between the control signal b and the backup signal c according to the state of the switching signal e, and outputs it as a control output d to the device to be controlled.
130 is a reset circuit, and the state determination signal a
This determines whether there is an abnormality in the main control circuit 100, and generates a signal to reset the main control circuit 100 in accordance with the determination.

150は周期判定回路であり、矩形波gの入力
に応じ、その周期が予め設定した周期と等しいと
き、あるいはその近傍にあるときにのみ切換信号
eを発生して切換回路120に供給する。
Reference numeral 150 denotes a period determination circuit, which generates a switching signal e and supplies it to the switching circuit 120 only when the period of the rectangular wave g is equal to or in the vicinity of a preset period, in response to the input of the rectangular wave g.

次に、本発明に係る各部分について述べる。 Next, each part related to the present invention will be described.

第3図Aは状態判定用信号aの発生を説明する
ために、主制御回路100の概略構成の一例を示
す。ここで、102は制御部であり、各部を制御
する中央処理装置CPU、制御対象の制御手順お
よび第4図示の処理手順等を格納したROM、デ
ータメモリ等としてのRAM、各種信号の入出力
部等を有する。104はレジスタであり、このレ
ジスタ104に対し、一連の制御手順実行に際し
て、制御部102が所定の値を設定する。106
はタイマであり、定時間クロツク信号CLKの計
数を行う。108は比較器であり、第3図Bに示
すようにタイマ106の計数値がレジスタ104
に設定された値と等しくなつたときに割込み信号
INTを発生し、制御部に供給する。また、この
信号INTをタイマに対するリセツト信号として
用いる。
FIG. 3A shows an example of a schematic configuration of the main control circuit 100 in order to explain the generation of the state determination signal a. Here, 102 is a control unit, which includes a central processing unit CPU that controls each unit, a ROM that stores the control procedure of the controlled object and the processing procedure shown in Figure 4, a RAM as a data memory, etc., and an input/output unit for various signals. etc. 104 is a register, and the control unit 102 sets a predetermined value to this register 104 when executing a series of control procedures. 106
is a timer that counts the clock signal CLK for a fixed period of time. 108 is a comparator, and as shown in FIG.
Interrupt signal when equal to the value set in
Generates INT and supplies it to the control unit. Also, this signal INT is used as a reset signal for the timer.

第4図は制御部100による状態判定用信号a
の発生処理手順を示し、この手順を割込み信号
INTの入力に応じて起動するようにする。信号
INTの入力に応じ、まずステツプS1にて信号a
が付勢された状態にあるか否かを判定する。而し
てステツプS2およびS3にて信号aの反転処理を
行い、処理を終了する。すなわち、この処理手順
により、制御回路100が正常に動作している場
合には信号aは一定の周波数を有するので、この
信号を用いて制御回路100の状態を判定するこ
とができる。
FIG. 4 shows a state determination signal a by the control unit 100.
This section describes the procedure for generating an interrupt signal.
Make it start according to INT input. signal
In response to the INT input, signal a is first output in step S1.
Determine whether or not the power is in the energized state. Then, in steps S2 and S3, the signal a is inverted, and the process ends. That is, according to this processing procedure, when the control circuit 100 is operating normally, the signal a has a constant frequency, so this signal can be used to determine the state of the control circuit 100.

第5図Aは状態判定用信号aの周期判定を説明
するために、バツクアツプ回路の概略構成の一例
を示す。ここで、112は制御部であり、例えば
制御部102と同様な構成とすることができる。
116はタイマであり、定時間クロツク信号
CLKの入力に応じ、その計数を行う。118は
キヤプチヤレジスタであり、例えば、信号aの立
上り時点においてその時点でのタイマ116の計
数値を格納する。制御部112は、第5図Bに示
すように、信号aの立ち上り時点で、タイマ11
6により計数された値と、現在のその値とから信
号aの周期を測定することができる。すなわち、
図に示すようにA,B,C,Dなる値が順次得ら
れたとすると、B−A,C−B,D−C,……を
算出することにより、信号aの周期を求めること
ができる。
FIG. 5A shows an example of a schematic configuration of a backup circuit in order to explain the period determination of the state determination signal a. Here, 112 is a control unit, which can have the same configuration as the control unit 102, for example.
116 is a timer, which provides a fixed time clock signal.
The count is performed according to the CLK input. A capture register 118 stores, for example, the count value of the timer 116 at the rising edge of the signal a. As shown in FIG. 5B, the control unit 112 starts the timer 11 at the rising edge of the signal a.
The period of the signal a can be measured from the value counted by 6 and the current value. That is,
As shown in the figure, if values A, B, C, and D are obtained in sequence, the period of signal a can be found by calculating B-A, C-B, D-C, etc. .

第6図は制御部112が行う切換回路120の
切換制御手順の一例を示し、この手順を信号aの
立ち上り時点で起動するようにする。まず、ステ
ツプS11にて、信号aの周期を求めた後、ステツ
プS12にて、その周期が正常動作時のものと等し
いかあるいは近傍にあるかを判定する。ここで、
肯定判定であれば処理を終了し、否定判定であれ
ばステツプS13に進む。
FIG. 6 shows an example of a switching control procedure of the switching circuit 120 performed by the control section 112, and this procedure is started at the rising edge of the signal a. First, in step S11, the period of signal a is determined, and then in step S12, it is determined whether the period is equal to or close to that during normal operation. here,
If the determination is affirmative, the process ends, and if the determination is negative, the process proceeds to step S13.

ステツプS13においては、ステツプS12におけ
る否定判定が何回なされたかを示すカウンタの歩
進処理を行う。このカウンタとしては、例えばメ
モリの一部を用いてソフトウエアで実現すること
もできる。而して、ステツプS14にて、そのカウ
タンの値が予め設定した値を越えたか否かを判定
する。ここで、否定判定であれば処理を終了し、
肯定判定であればステツプS15にて、主制御回路
100に故障が生じたと判定し、例えば、制御部
112のメモリ領域に設けたフラグをオンとし、
この処理手順を終了する。
In step S13, a counter is incremented to indicate how many times the negative determination in step S12 has been made. This counter can also be realized by software using, for example, a part of memory. Then, in step S14, it is determined whether the value of the counter exceeds a preset value. Here, if the judgment is negative, end the process,
If the determination is affirmative, it is determined in step S15 that a failure has occurred in the main control circuit 100, and, for example, a flag provided in the memory area of the control unit 112 is turned on.
This processing procedure ends.

バツクアツプ回路110による所定周期の矩形
波gの発生は、例えば、第3図Aに示すような割
込み信号発生回路をバツクアツプ回路にも設け、
主制御回路100の故障が判定されたときに、第
4図示の処理手順と同様な手順により行うことが
できる。
The generation of the rectangular wave g with a predetermined period by the backup circuit 110 can be achieved by, for example, providing an interrupt signal generation circuit as shown in FIG. 3A in the backup circuit.
When a failure of the main control circuit 100 is determined, the same procedure as that shown in FIG. 4 can be performed.

第7図は信号dについての周期判定回路の一構
成例を示し、ここで、151および152は、そ
れぞれ、バンドパスフイルタおよびリトリガブル
単安定マルチバイブレータである。すなわち、切
換用信号gをバンドパスフイルタ151を介して
リトリガブル単安定マルチバイブレータ152に
入力し、リトリガブル単安定マルチバイブレータ
152の出力を切換信号eとしたものである。リ
トリガブル単安定マルチバイブレータ152は、
パルスが入力されるたびにリトリガされ、所定の
周期より短い周期でパルスが入力されると出力が
出続けるものであり、例えば、TTL IC 74122,
74LS122(テキサスインスツルメンツ社)等を用
いることができる。従つて、この周期判定回路に
所定の周期あるいは、所定の周期近傍の信号が入
力された時にのみ切換信号eが出力されたことに
なる。
FIG. 7 shows a configuration example of a period determination circuit for signal d, where 151 and 152 are a bandpass filter and a retriggerable monostable multivibrator, respectively. That is, the switching signal g is input to the retriggerable monostable multivibrator 152 via the bandpass filter 151, and the output of the retriggerable monostable multivibrator 152 is used as the switching signal e. The retriggerable monostable multivibrator 152 is
It is retriggered every time a pulse is input, and continues to output if a pulse is input at a cycle shorter than a predetermined cycle.For example, TTL IC 74122,
74LS122 (Texas Instruments), etc. can be used. Therefore, the switching signal e is output only when a signal having a predetermined period or a signal near a predetermined period is input to the period determining circuit.

以上のようにフエイルセーフ装置を構成する
と、主制御回路100が正常にもかかわらず、バ
ツクアツプ回路110が故障した場合、故障して
異常になつているバツクアツプ信号cが制御出力
として選択されるようなモードに切換回路120
を切換えるような切換信号eが発生する確率は非
常に小さくなる。
By configuring the fail-safe device as described above, even if the main control circuit 100 is normal, if the backup circuit 110 fails, a mode is established in which the backup signal c, which has become abnormal due to the failure, is selected as the control output. switching circuit 120
The probability that a switching signal e will be generated that switches between the two is extremely small.

すなわち、バツクアツプ回路110が所定の周
期あるいは所定の周期近傍の信号を切換用信号と
して出力するようなモードで故障しない限り、切
換回路がバツクアツプ信号を制御出力として通過
させることはなく、また、このような故障を起こ
す可能性はほとんどないので、主制御回路が正常
の時に、バツクアツプ回路が故障して主制御回路
の邪魔をしてしまう確率を非常に小さくすること
ができる。
In other words, unless the backup circuit 110 fails in a mode in which it outputs a signal with a predetermined period or a signal near a predetermined period as a switching signal, the switching circuit will not pass the backup signal as a control output, and such a switching circuit will not pass the backup signal as a control output. Since there is almost no possibility that a major failure will occur, the probability that the backup circuit will fail and interfere with the main control circuit when the main control circuit is normal can be extremely reduced.

第8図は本発明装置の他の実施例を示す。本例
は、信号eの信号線が断線するという故障等に対
処するものである。なお、切換信号eが消勢され
ているとき主制御回路100からの制御信号bを
制御出力dとして選択するように切換回路120
を構成したときには、プルダウン抵抗160を切
換信号線eに設ける。また、切換信号eが付勢さ
れているとき主制御回路100からの制御信号b
を制御出力dとして選択するように切換回路12
0を構成したときには、プルアツプ抵抗170を
切換信号ラインeに設ける。いずれの場合にも、
抵抗はできるだけ切換回路120の近傍に配設す
るのが好適である。
FIG. 8 shows another embodiment of the device according to the invention. This example deals with a failure such as a disconnection of the signal line of the signal e. Note that the switching circuit 120 is configured to select the control signal b from the main control circuit 100 as the control output d when the switching signal e is de-energized.
When configured, a pull-down resistor 160 is provided on the switching signal line e. Further, when the switching signal e is energized, the control signal b from the main control circuit 100
The switching circuit 12 selects the control output d as the control output d.
0, a pull-up resistor 170 is provided on the switching signal line e. In either case,
It is preferable to arrange the resistor as close to the switching circuit 120 as possible.

これにより周期判定回路140の断線や切換信
号ラインeの断線のような故障が生じたときに
も、制御信号bを制御出力dとして通過させるの
で、フエイルセーフ装置の故障により主制御回路
100の正常な制御動作が阻害されることはなく
なる。
As a result, even if a failure occurs such as a disconnection in the cycle determination circuit 140 or a disconnection in the switching signal line e, the control signal b is passed as the control output d, so that the main control circuit 100 can be operated normally due to a failure of the fail-safe device. Control operations will no longer be inhibited.

なお、本発明は、種々の制御系に適用できるこ
と勿論であり、その適用において、主制御回路と
バツクアツプ回路とが同等の機能を有する場合に
対しても、またバツクアツプ回路が単に制御対象
の必要最小限の基本的な動作を保証するものであ
る場合に対しても等しく適用できること勿論であ
る。例えば、本発明を自動車用の制御システムに
適用する場合においては、主制御回路を、運転条
件に応じた柔軟性のある点火制御、燃料噴射制御
等を行うものとなし、一方バツクアツプ回路を、
主制御回路の故障時に、固定の噴射時間、点火時
期等のデータを発生するものとすることができ
る。
It should be noted that the present invention can of course be applied to various control systems, and in its application, the main control circuit and the backup circuit may have the same functions, or the backup circuit may simply be the minimum necessary control system for the control target. Of course, it is equally applicable to cases where the basic operation of the device is guaranteed. For example, when the present invention is applied to a control system for an automobile, the main control circuit is configured to perform flexible ignition control, fuel injection control, etc. according to driving conditions, while the backup circuit is configured to perform flexible ignition control, fuel injection control, etc. according to driving conditions.
When the main control circuit fails, fixed data such as injection time and ignition timing can be generated.

また、バツクアツプ回路を含むフエイルセーフ
装置の個数も、上述の各実施例においては単に一
段としたが、必要に応じて所望の段数を備えるよ
うにすることも極めて容易である。
Furthermore, although the number of fail-safe devices including backup circuits is simply one stage in each of the above-described embodiments, it is extremely easy to provide a desired number of stages as required.

さらに、周期判定回路を複数個設け、その出力
の組合せで切換回路の切換えを行うようにするこ
とも容易であり、この場合は装置の信頼性を一層
高めることができる。
Furthermore, it is also easy to provide a plurality of period determination circuits and switch the switching circuits based on a combination of their outputs, and in this case, the reliability of the device can be further improved.

さらに加えて、周期判定回路にバンドパスフイ
ルタを設けたが、バツクアツプ回路の故障モード
が、切換信号の周期が大となる故障、あるいは停
止するような故障である確立が極めて高い場合に
は、バンドパスフイルタのかわりに、例えばハイ
パスフイルタを設けることもできる。
In addition, a bandpass filter is provided in the period determination circuit, but if there is a high probability that the failure mode of the backup circuit is a failure in which the switching signal period becomes large or a failure in which the switching signal stops, For example, a high pass filter can be provided instead of the pass filter.

[効果] 以上説明してきたように、本発明によれば、そ
の構成を切換用信号ラインに所定の周期あるいは
所定の周期近傍の信号が発生した時にのみ切換回
路を切り換えてバツクアツプ信号を制御出力とし
て出力するようにしたので、主制御回路が正常に
もかかわらず、バツクアツプ回路が故障したとき
に、故障して異常になつたバツクアツプ信号を制
御出力に通過させるようなモードに切換回路を切
り換えるような切換信号が発生して異常な制御出
力が出力してしまう可能性を非常に低下させるこ
とができ、以て制御システムの信頼性の飛躍的に
高めることができるという効果が得られる。
[Effects] As explained above, according to the present invention, the configuration is such that the switching circuit is switched only when a signal with a predetermined period or a signal near a predetermined period is generated on the switching signal line, and the backup signal is used as the control output. Therefore, even if the main control circuit is normal, if the backup circuit fails, the switching circuit can be switched to a mode that allows the backup signal that has become abnormal due to the failure to pass through to the control output. The possibility that a switching signal is generated and an abnormal control output is output can be greatly reduced, and the reliability of the control system can thereby be dramatically improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の制御回路のフエイルセーフ装置
の構成例を示すブロツク図、第2図は本発明装置
の第1実施例を示すブロツク図、第3図Aおよび
Bは、それぞれ、その主制御回路の主要部の一構
成例を示すブロツク図およびその各部のタイミン
グチヤート、第4図はその主制御回路における状
態判定用信号の発生手順の一例を示すフローチヤ
ート、第5図AおよびBは、それぞれ、そのバツ
クアツプ回路の主要部の一構成例を示すブロツク
図およびその各部のタイミングチヤート、第6図
はそのバツクアツプ回路における主制御回路の故
障判定手順の一例を示すフローチヤート、第7図
はそのバツクアツプ回路が発生した切換信号につ
いての周期判定回路の一構成例を示すブロツク
図、第8図は本発明装置の第2実施例を示すブロ
ツク図である。 1,100……主制御回路、10,110……
バツクアツプ回路、20,120……切換回路、
30,130……リセツト回路、102……制御
部、104……レジスタ、106……タイマ、1
08……比較器、112……制御部、116……
タイマ、118……キヤプチヤレジスタ、150
……周期判定回路、a,a′……状態判定用信号、
b,b′……制御信号、c,c′……バツクアツプ信
号、d,d′……制御出力、e,e′……切換信号、
f……リセツト信号、g……切換用信号。
FIG. 1 is a block diagram showing a configuration example of a fail-safe device of a conventional control circuit, FIG. 2 is a block diagram showing a first embodiment of the device of the present invention, and FIGS. 3 A and B are respective main control circuits thereof. 4 is a block diagram showing a configuration example of the main part of the main part and a timing chart of each part thereof, FIG. 4 is a flowchart showing an example of the procedure for generating a state determination signal in the main control circuit, and FIGS. 5A and B are respectively , a block diagram showing an example of the configuration of the main parts of the backup circuit and a timing chart of each part thereof, FIG. 6 is a flowchart showing an example of a failure determination procedure for the main control circuit in the backup circuit, and FIG. 7 is a diagram showing the backup circuit. FIG. 8 is a block diagram showing an example of the structure of a period determination circuit for a switching signal generated by the circuit. FIG. 8 is a block diagram showing a second embodiment of the device of the present invention. 1,100... Main control circuit, 10,110...
Backup circuit, 20, 120... switching circuit,
30, 130...Reset circuit, 102...Control unit, 104...Register, 106...Timer, 1
08...Comparator, 112...Control unit, 116...
Timer, 118...Capture register, 150
...Period determination circuit, a, a'...Status determination signal,
b, b'...control signal, c, c'...backup signal, d, d'...control output, e, e'...switching signal,
f...Reset signal, g...Switching signal.

Claims (1)

【特許請求の範囲】 1 制御対象に対して第1制御信号を送出する第
1制御手段と、 前記制御対象に対して第2制御信号を送出する
手段、前記第1制御手段の故障を判定する故障判
定手段、および当該判定に応じて所定の周期を有
する信号を出力する出力手段を有する第2制御手
段と、 前記第1制御信号と第2制御信号とを切換えて
前記制御対象に出力する切換手段と、 前記出力手段により出力された信号が、ほぼ前
記所定の周期である場合に前記切換手段が前記第
2制御信号を出力するように制御する切換制御手
段とを具えたことを特徴とする制御回路のフエイ
ルセーフ装置。 2 前記切換制御手段による切換制御に係る情報
が途絶した場合には、前記切換手段は前記第1制
御信号を出力するようにしたことを特徴とする特
許請求の範囲第1項記載の制御回路のフエイルセ
ーフ装置。
[Scope of Claims] 1. A first control means for sending a first control signal to a controlled object, a means for sending a second control signal to the controlled object, and determining a failure of the first control means. a second control means having a failure determination means and an output means for outputting a signal having a predetermined period according to the determination; and switching for switching between the first control signal and the second control signal and outputting the same to the controlled object. and switching control means for controlling the switching means to output the second control signal when the signal output by the output means has approximately the predetermined period. Fail-safe device for control circuits. 2. The control circuit according to claim 1, characterized in that when information related to switching control by the switching control means is interrupted, the switching means outputs the first control signal. Fail safe device.
JP59077544A 1984-04-19 1984-04-19 Fail-safe device of controlling circuit Granted JPS60221836A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP59077544A JPS60221836A (en) 1984-04-19 1984-04-19 Fail-safe device of controlling circuit
DE3514079A DE3514079C2 (en) 1984-04-19 1985-04-18 Fail-safe circuit
GB08509918A GB2158613B (en) 1984-04-19 1985-04-18 Fail-safe circuit for a control system
US06/724,596 US4739469A (en) 1984-04-19 1985-04-18 Fail-safe circuit for a control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59077544A JPS60221836A (en) 1984-04-19 1984-04-19 Fail-safe device of controlling circuit

Publications (2)

Publication Number Publication Date
JPS60221836A JPS60221836A (en) 1985-11-06
JPH056704B2 true JPH056704B2 (en) 1993-01-27

Family

ID=13636941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59077544A Granted JPS60221836A (en) 1984-04-19 1984-04-19 Fail-safe device of controlling circuit

Country Status (1)

Country Link
JP (1) JPS60221836A (en)

Also Published As

Publication number Publication date
JPS60221836A (en) 1985-11-06

Similar Documents

Publication Publication Date Title
US5491787A (en) Fault tolerant digital computer system having two processors which periodically alternate as master and slave
JP3280684B2 (en) Device with microcomputer and watchdog circuit
US5638510A (en) Multiplexed system with watch dog timers
KR100296984B1 (en) Monitoring System For Electronic Control System
JPH0351002B2 (en)
JPS6346508A (en) Sequence controller
JPS62243482A (en) Synchronous changer
JPS60221836A (en) Fail-safe device of controlling circuit
JP3724034B2 (en) Control circuit for production equipment
JPS60221834A (en) Fail-safe device of controlling circuit
JP2834306B2 (en) Switching control circuit
JPS60221835A (en) Fail-safe device of controlling circuit
JPH0750467B2 (en) One-chip microcomputer
JP3052595B2 (en) Computer redundancy control method
JP2860817B2 (en) PWM controller
JPH02281343A (en) Cpu operation monitor system
JP2569892B2 (en) Switching control monitoring circuit
JPH0675826A (en) A monitoring method for two computers working as redundancy in parallel
JP2819686B2 (en) Selection control circuit
KR0125945B1 (en) Operation state monitoring device of central processing unit and method
JP2000010825A (en) Microcomputer failure monitoring system
JP2614926B2 (en) Power control system
JPH07253802A (en) Control device duplication system
JPH0683489A (en) Reset control system
JPH0315773B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees