JPH056704B2 - - Google Patents

Description

【発明の詳細な説明】 ［技術分野］ 本発明は制御回路のフエイルセーフ装置に関
し、特に、中央処理装置を有する制御回路の故障
時に、その制御動作をバツクアツプするフエイル
セーフ装置に関するものである。

［従来技術］ 従来のこの種制御回路のフエイルセーフ装置と
しては、例えば特開昭48−3351および特開昭53−
54441に開示されたものがある。

第１図は従来のこの種制御回路のフエイルセー
フ装置の一例を示す。ここで、１は、例えば処理
装置としてマイクロコンピユータを有する主制御
回路であり、制御信号b′を出力する。またバツク
アツプ回路１０に対し、主制御回路の状態判定用
信号a′を出力する。この主制御回路の状態判定用
信号a′は、例えば、主制御回路１がプログラムに
よつて、定期的に出力ポートを反転することによ
り得られる所定の周波数の信号である。従つて、
主制御回路１が故障した場合、状態判定用信号
a′の出力が停止するか、または周波数が異常に低
下したり、あるいは高くなることになる。

１０はシステムのフエイルセーフ装置として補
助制御回路を構成するバツクアツプ回路であり、
状態判定用信号a′によつて主制御回路１の故障を
検知し、故障時には制御信号b′をバツクアツプす
るための信号c′と、切換信号e′とを発生する。２
０は切換回路であり、切換信号e′の状態に応じて
制御信号b′またはバツクアツプ信号c′を制御対象
機器に対する制御出力d′として出力する。３０
は、リセツト回路であり、主制御回路１の状態判
定信号ａによつて主制御回路１の故障等の異常を
判別し、主制御回路１の故障時には所定の周期で
主制御回路１をリセツトする信号ｆを発生するも
のである。

しかしながら、このような従来の制御回路のフ
エイルセーフ装置にあつては、バツクアツプ回路
１０からの１本の切換信号e′により主制御回路１
からの制御信号b′とバツクアツプ回路１０からの
バツクアツプ信号c′とを切換えて制御出力を選択
する構成となつていたので、バツクアツプ回路１
０に故障が生じた場合、主制御回路１が正常動作
しているにもかかわらずバツクアツプ回路１０が
切換え信号e′を発生し、その結果、切換回路２０
が切換えられて、故障して異常になつたバツクア
ツプ信号c′が制御出力として選択されてしまう危
険性が非常に高いという問題があつた。

従つて、主制御回路のフエイルセーフ装置とし
て機能すべきバツクアツプ回路が、自らの故障に
より制御出力を混乱させることになり、ひいては
システム全体の信頼性を著しく低下させてしまう
という重大な問題点が生ずる。

［目的］ 本発明は、このような従来の問題点に着目して
なされたもので、切換回路を切換えるための信号
ラインに所定の周期あるいは所定の周期近傍の信
号が発生した場合に切換回路が切り換えられ、バ
ツクアツプ信号が制御出力として選択されるよう
にすることにより、誤動作が生じる危険性の極め
て少ない制御回路のフエイルセーフ装置を提供す
ることを目的としている。

［構成］ かかる目的を達成するために、本発明は、制御
対象に対して第１制御信号を送出する第１制御手
段としての主制御回路と、制御対象に対して第２
制御信号を送出する手段、第１制御手段の故障を
判定する故障判定手段、および判定に応じて所定
の周期を有する信号を出力する出力手段を有する
第２制御手段としてのバツクアツプ回路と、第１
制御信号と第２制御信号とを切換えて制御対象に
出力する切換手段としての切換回路と、出力手段
により出力された信号が、ほぼ所定の周期である
場合に切換手段が第２制御信号を出力するように
制御する切換制御手段としての周期判定回路とを
具えたことを特徴とする。

［実施例］ 以下、図面を参照して本発明を詳細に説明す
る。

第２図は本発明の一実施例を示す。ここで、１
００は、例えば処理装置としてマイクロコンピユ
ータを有する主制御回路であり、制御信号ｂを出
力する。また、バツクアツプ回路１１０に対し、
主制御回路の状態判定用信号ａを出力する。この
状態判定用信号ａは、例えば、主制御回路１００
がプログラムによつて定期的に出力ポートを反転
することにより得られる所定の周波数の信号とす
ることができる。すなわち、主制御回路１００に
故障等の異常が生じた場合、状態判定用信号ａの
出力が停止するか、または、周波数が異常低下し
たり、あるいは高くなることになる。

バツクアツプ回路１１０は、システムのフエイ
ルセーフ装置として補助制御回路を構成するもの
であり、状態判定用信号ａによつて主制御回路１
００の故障を判別し、故障と判定したときにはバ
ツクアツプ信号ｃと例えば所定の周期の矩形波ｇ
とを発生する。

１２０は切換回路であり、切換信号ｅの状態に
応じて制御信号ｂとバツクアツプ信号ｃとを切換
え、制御対象機器に制御出力ｄとして出力する。
１３０はリセツト回路であり、状態判定用信号ａ
によつて、主制御回路１００の異常を判別し、そ
の判別に応じて主制御回路１００をリセツトする
信号を発生する。

１５０は周期判定回路であり、矩形波ｇの入力
に応じ、その周期が予め設定した周期と等しいと
き、あるいはその近傍にあるときにのみ切換信号
ｅを発生して切換回路１２０に供給する。

次に、本発明に係る各部分について述べる。

第３図Ａは状態判定用信号ａの発生を説明する
ために、主制御回路１００の概略構成の一例を示
す。ここで、１０２は制御部であり、各部を制御
する中央処理装置CPU、制御対象の制御手順お
よび第４図示の処理手順等を格納したROM、デ
ータメモリ等としてのRAM、各種信号の入出力
部等を有する。１０４はレジスタであり、このレ
ジスタ１０４に対し、一連の制御手順実行に際し
て、制御部１０２が所定の値を設定する。１０６
はタイマであり、定時間クロツク信号CLKの計
数を行う。１０８は比較器であり、第３図Ｂに示
すようにタイマ１０６の計数値がレジスタ１０４
に設定された値と等しくなつたときに割込み信号
INTを発生し、制御部に供給する。また、この
信号INTをタイマに対するリセツト信号として
用いる。

第４図は制御部１００による状態判定用信号ａ
の発生処理手順を示し、この手順を割込み信号
INTの入力に応じて起動するようにする。信号
INTの入力に応じ、まずステツプS1にて信号ａ
が付勢された状態にあるか否かを判定する。而し
てステツプS2およびS3にて信号ａの反転処理を
行い、処理を終了する。すなわち、この処理手順
により、制御回路１００が正常に動作している場
合には信号ａは一定の周波数を有するので、この
信号を用いて制御回路１００の状態を判定するこ
とができる。

第５図Ａは状態判定用信号ａの周期判定を説明
するために、バツクアツプ回路の概略構成の一例
を示す。ここで、１１２は制御部であり、例えば
制御部１０２と同様な構成とすることができる。
１１６はタイマであり、定時間クロツク信号
CLKの入力に応じ、その計数を行う。１１８は
キヤプチヤレジスタであり、例えば、信号ａの立
上り時点においてその時点でのタイマ１１６の計
数値を格納する。制御部１１２は、第５図Ｂに示
すように、信号ａの立ち上り時点で、タイマ１１
６により計数された値と、現在のその値とから信
号ａの周期を測定することができる。すなわち、
図に示すようにＡ，Ｂ，Ｃ，Ｄなる値が順次得ら
れたとすると、Ｂ−Ａ，Ｃ−Ｂ，Ｄ−Ｃ，……を
算出することにより、信号ａの周期を求めること
ができる。

第６図は制御部１１２が行う切換回路１２０の
切換制御手順の一例を示し、この手順を信号ａの
立ち上り時点で起動するようにする。まず、ステ
ツプS11にて、信号ａの周期を求めた後、ステツ
プS12にて、その周期が正常動作時のものと等し
いかあるいは近傍にあるかを判定する。ここで、
肯定判定であれば処理を終了し、否定判定であれ
ばステツプS13に進む。

ステツプS13においては、ステツプS12におけ
る否定判定が何回なされたかを示すカウンタの歩
進処理を行う。このカウンタとしては、例えばメ
モリの一部を用いてソフトウエアで実現すること
もできる。而して、ステツプS14にて、そのカウ
タンの値が予め設定した値を越えたか否かを判定
する。ここで、否定判定であれば処理を終了し、
肯定判定であればステツプS15にて、主制御回路
１００に故障が生じたと判定し、例えば、制御部
１１２のメモリ領域に設けたフラグをオンとし、
この処理手順を終了する。

バツクアツプ回路１１０による所定周期の矩形
波ｇの発生は、例えば、第３図Ａに示すような割
込み信号発生回路をバツクアツプ回路にも設け、
主制御回路１００の故障が判定されたときに、第
４図示の処理手順と同様な手順により行うことが
できる。

第７図は信号ｄについての周期判定回路の一構
成例を示し、ここで、１５１および１５２は、そ
れぞれ、バンドパスフイルタおよびリトリガブル
単安定マルチバイブレータである。すなわち、切
換用信号ｇをバンドパスフイルタ１５１を介して
リトリガブル単安定マルチバイブレータ１５２に
入力し、リトリガブル単安定マルチバイブレータ
１５２の出力を切換信号ｅとしたものである。リ
トリガブル単安定マルチバイブレータ１５２は、
パルスが入力されるたびにリトリガされ、所定の
周期より短い周期でパルスが入力されると出力が
出続けるものであり、例えば、TTL IC 74122，
74LS122（テキサスインスツルメンツ社）等を用
いることができる。従つて、この周期判定回路に
所定の周期あるいは、所定の周期近傍の信号が入
力された時にのみ切換信号ｅが出力されたことに
なる。

以上のようにフエイルセーフ装置を構成する
と、主制御回路１００が正常にもかかわらず、バ
ツクアツプ回路１１０が故障した場合、故障して
異常になつているバツクアツプ信号ｃが制御出力
として選択されるようなモードに切換回路１２０
を切換えるような切換信号ｅが発生する確率は非
常に小さくなる。

すなわち、バツクアツプ回路１１０が所定の周
期あるいは所定の周期近傍の信号を切換用信号と
して出力するようなモードで故障しない限り、切
換回路がバツクアツプ信号を制御出力として通過
させることはなく、また、このような故障を起こ
す可能性はほとんどないので、主制御回路が正常
の時に、バツクアツプ回路が故障して主制御回路
の邪魔をしてしまう確率を非常に小さくすること
ができる。

第８図は本発明装置の他の実施例を示す。本例
は、信号ｅの信号線が断線するという故障等に対
処するものである。なお、切換信号ｅが消勢され
ているとき主制御回路１００からの制御信号ｂを
制御出力ｄとして選択するように切換回路１２０
を構成したときには、プルダウン抵抗１６０を切
換信号線ｅに設ける。また、切換信号ｅが付勢さ
れているとき主制御回路１００からの制御信号ｂ
を制御出力ｄとして選択するように切換回路１２
０を構成したときには、プルアツプ抵抗１７０を
切換信号ラインｅに設ける。いずれの場合にも、
抵抗はできるだけ切換回路１２０の近傍に配設す
るのが好適である。

これにより周期判定回路１４０の断線や切換信
号ラインｅの断線のような故障が生じたときに
も、制御信号ｂを制御出力ｄとして通過させるの
で、フエイルセーフ装置の故障により主制御回路
１００の正常な制御動作が阻害されることはなく
なる。

なお、本発明は、種々の制御系に適用できるこ
と勿論であり、その適用において、主制御回路と
バツクアツプ回路とが同等の機能を有する場合に
対しても、またバツクアツプ回路が単に制御対象
の必要最小限の基本的な動作を保証するものであ
る場合に対しても等しく適用できること勿論であ
る。例えば、本発明を自動車用の制御システムに
適用する場合においては、主制御回路を、運転条
件に応じた柔軟性のある点火制御、燃料噴射制御
等を行うものとなし、一方バツクアツプ回路を、
主制御回路の故障時に、固定の噴射時間、点火時
期等のデータを発生するものとすることができ
る。

また、バツクアツプ回路を含むフエイルセーフ
装置の個数も、上述の各実施例においては単に一
段としたが、必要に応じて所望の段数を備えるよ
うにすることも極めて容易である。

さらに、周期判定回路を複数個設け、その出力
の組合せで切換回路の切換えを行うようにするこ
とも容易であり、この場合は装置の信頼性を一層
高めることができる。

さらに加えて、周期判定回路にバンドパスフイ
ルタを設けたが、バツクアツプ回路の故障モード
が、切換信号の周期が大となる故障、あるいは停
止するような故障である確立が極めて高い場合に
は、バンドパスフイルタのかわりに、例えばハイ
パスフイルタを設けることもできる。

［効果］ 以上説明してきたように、本発明によれば、そ
の構成を切換用信号ラインに所定の周期あるいは
所定の周期近傍の信号が発生した時にのみ切換回
路を切り換えてバツクアツプ信号を制御出力とし
て出力するようにしたので、主制御回路が正常に
もかかわらず、バツクアツプ回路が故障したとき
に、故障して異常になつたバツクアツプ信号を制
御出力に通過させるようなモードに切換回路を切
り換えるような切換信号が発生して異常な制御出
力が出力してしまう可能性を非常に低下させるこ
とができ、以て制御システムの信頼性の飛躍的に
高めることができるという効果が得られる。

【図面の簡単な説明】

第１図は従来の制御回路のフエイルセーフ装置
の構成例を示すブロツク図、第２図は本発明装置
の第１実施例を示すブロツク図、第３図Ａおよび
Ｂは、それぞれ、その主制御回路の主要部の一構
成例を示すブロツク図およびその各部のタイミン
グチヤート、第４図はその主制御回路における状
態判定用信号の発生手順の一例を示すフローチヤ
ート、第５図ＡおよびＢは、それぞれ、そのバツ
クアツプ回路の主要部の一構成例を示すブロツク
図およびその各部のタイミングチヤート、第６図
はそのバツクアツプ回路における主制御回路の故
障判定手順の一例を示すフローチヤート、第７図
はそのバツクアツプ回路が発生した切換信号につ
いての周期判定回路の一構成例を示すブロツク
図、第８図は本発明装置の第２実施例を示すブロ
ツク図である。 １，１００……主制御回路、１０，１１０……
バツクアツプ回路、２０，１２０……切換回路、
３０，１３０……リセツト回路、１０２……制御
部、１０４……レジスタ、１０６……タイマ、１
０８……比較器、１１２……制御部、１１６……
タイマ、１１８……キヤプチヤレジスタ、１５０
……周期判定回路、ａ，a′……状態判定用信号、
ｂ，b′……制御信号、ｃ，c′……バツクアツプ信
号、ｄ，d′……制御出力、ｅ，e′……切換信号、
ｆ……リセツト信号、ｇ……切換用信号。

Claims (1)

1. 【特許請求の範囲】 １ 制御対象に対して第１制御信号を送出する第
   １制御手段と、 前記制御対象に対して第２制御信号を送出する
   手段、前記第１制御手段の故障を判定する故障判
   定手段、および当該判定に応じて所定の周期を有
   する信号を出力する出力手段を有する第２制御手
   段と、 前記第１制御信号と第２制御信号とを切換えて
   前記制御対象に出力する切換手段と、 前記出力手段により出力された信号が、ほぼ前
   記所定の周期である場合に前記切換手段が前記第
   ２制御信号を出力するように制御する切換制御手
   段とを具えたことを特徴とする制御回路のフエイ
   ルセーフ装置。 ２ 前記切換制御手段による切換制御に係る情報
   が途絶した場合には、前記切換手段は前記第１制
   御信号を出力するようにしたことを特徴とする特
   許請求の範囲第１項記載の制御回路のフエイルセ
   ーフ装置。