JPH0567168A - 論理回路の故障シミユレーシヨン方法 - Google Patents
論理回路の故障シミユレーシヨン方法Info
- Publication number
- JPH0567168A JPH0567168A JP3230160A JP23016091A JPH0567168A JP H0567168 A JPH0567168 A JP H0567168A JP 3230160 A JP3230160 A JP 3230160A JP 23016091 A JP23016091 A JP 23016091A JP H0567168 A JPH0567168 A JP H0567168A
- Authority
- JP
- Japan
- Prior art keywords
- module
- fault
- failure
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 本発明は論理回路の故障シミュレーション方
法に関するもので対象とする回路モデルの記述レベルに
依存することなくテストパタンを検証し、また任意の種
類の故障を設定、検証することを目的とする。 【構成】 回路中の各モジュールに対して、入力と検出
可能な故障との関係を示したテーブルをもたせ、モジュ
ールに入力ベクトルが加えられると、その入力ベクトル
をキーとしてテーブルを検索し、各モジュールの故障状
態リストを作成る。 【効果】 対象とする回路モデルの記述レベルに依存す
ることなくテストパタンを検証することができ、また任
意の種類の故障を設定、検証することができる。
法に関するもので対象とする回路モデルの記述レベルに
依存することなくテストパタンを検証し、また任意の種
類の故障を設定、検証することを目的とする。 【構成】 回路中の各モジュールに対して、入力と検出
可能な故障との関係を示したテーブルをもたせ、モジュ
ールに入力ベクトルが加えられると、その入力ベクトル
をキーとしてテーブルを検索し、各モジュールの故障状
態リストを作成る。 【効果】 対象とする回路モデルの記述レベルに依存す
ることなくテストパタンを検証することができ、また任
意の種類の故障を設定、検証することができる。
Description
【０００１】
【産業上の利用分野】本発明は論理回路のテスト設計お
よびテスト検証に用いる論理回路の故障シミュレーショ
ン方法に関するものである。
よびテスト検証に用いる論理回路の故障シミュレーショ
ン方法に関するものである。
【０００２】
【従来の技術】近年、論理回路の故障シミュレーション
方法はゲート・モデルもしくはトランジスタ・モデルに
展開された回路モデルに対して各ピンもしくは各ノード
に縮退故障を設定し、入力ベクトルに対する故障の影響
を観測ピンもしくは観測可能なノードで検出できるか否
かを調べることにより検出故障を調べている。従来手法
による故障シミュレーションのアルゴリズムは並列故障
シミュレーション手法、演繹故障シミュレーション手
法、同時故障シミュレーション手法などがある。（例え
ばFault tolerant computing: theory and techniques
Volume I、Dhiraj K. Pradhan、１９８６、Prentice-Ha
ll、２１７〜２４１ページ）
方法はゲート・モデルもしくはトランジスタ・モデルに
展開された回路モデルに対して各ピンもしくは各ノード
に縮退故障を設定し、入力ベクトルに対する故障の影響
を観測ピンもしくは観測可能なノードで検出できるか否
かを調べることにより検出故障を調べている。従来手法
による故障シミュレーションのアルゴリズムは並列故障
シミュレーション手法、演繹故障シミュレーション手
法、同時故障シミュレーション手法などがある。（例え
ばFault tolerant computing: theory and techniques
Volume I、Dhiraj K. Pradhan、１９８６、Prentice-Ha
ll、２１７〜２４１ページ）
【０００３】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、シミュレーションの対象となる故障は縮
退故障のみであるので、連続する入力ベクトルの組で検
出可能なトランジスタのオープン故障を検出するテスト
パタンを調べることはできないという問題点を有してい
た。またシミュレーションの対象とする回路はゲート・
レベルもしくはトランジスタ・レベルで記述されていな
ければならないので、機能レベルで記述された回路に対
して機能故障を設定し故障シミュレーションすることは
できないという問題点を有していた。
うな構成では、シミュレーションの対象となる故障は縮
退故障のみであるので、連続する入力ベクトルの組で検
出可能なトランジスタのオープン故障を検出するテスト
パタンを調べることはできないという問題点を有してい
た。またシミュレーションの対象とする回路はゲート・
レベルもしくはトランジスタ・レベルで記述されていな
ければならないので、機能レベルで記述された回路に対
して機能故障を設定し故障シミュレーションすることは
できないという問題点を有していた。
【０００４】本発明は上記課題点に鑑み、対象とする回
路モデルの記述レベルに依存することなくテストパタン
を検証することができ、また任意の種類の故障を設定、
検証することができる論理回路の故障シミュレーション
方法を提供するものである。
路モデルの記述レベルに依存することなくテストパタン
を検証することができ、また任意の種類の故障を設定、
検証することができる論理回路の故障シミュレーション
方法を提供するものである。
【０００５】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の論理回路の故障シミュレーション方法は、
本発明の第１の手段として、１時刻の入力ベクトルによ
って出力値と故障状態値が一意に決まるモジュールにお
いて、入力と検出可能な故障を対応させたテーブルを用
意する。ここで、該テーブルには入力ベクトルに対して
検出可能な故障と該故障の影響による出力値が、また正
常値および故障値の出力のタイミングがあらわされてい
る。したがって、各シミュレーション時刻における入力
ベクトルをキーとして該テーブルを検索することによ
り、入力ベクトルに対して出力ピンで検出可能な故障が
ある場合は、出力ピンに故障状態リストを作成する。こ
うして、出力ピンに作成された故障状態リストを外部か
ら観測可能なノードまたはピンまで伝搬させることによ
り検出故障を検証し、これにより対象とする回路モデル
の記述レベルに依存することなくテストパタンを検証す
ることができ、また任意の故障を設定、検証することが
できる、という構成を備えたものである。ここで故障状
態の伝搬は従来の同時故障シミュレーション方法の故障
伝搬手法を用いることにより実現することができる。つ
まり、伝搬元の故障の影響による入力と正常な入力によ
ってそのモジュールの出力値が異なれば、該故障はその
モジュールを伝搬することができる。
めに本発明の論理回路の故障シミュレーション方法は、
本発明の第１の手段として、１時刻の入力ベクトルによ
って出力値と故障状態値が一意に決まるモジュールにお
いて、入力と検出可能な故障を対応させたテーブルを用
意する。ここで、該テーブルには入力ベクトルに対して
検出可能な故障と該故障の影響による出力値が、また正
常値および故障値の出力のタイミングがあらわされてい
る。したがって、各シミュレーション時刻における入力
ベクトルをキーとして該テーブルを検索することによ
り、入力ベクトルに対して出力ピンで検出可能な故障が
ある場合は、出力ピンに故障状態リストを作成する。こ
うして、出力ピンに作成された故障状態リストを外部か
ら観測可能なノードまたはピンまで伝搬させることによ
り検出故障を検証し、これにより対象とする回路モデル
の記述レベルに依存することなくテストパタンを検証す
ることができ、また任意の故障を設定、検証することが
できる、という構成を備えたものである。ここで故障状
態の伝搬は従来の同時故障シミュレーション方法の故障
伝搬手法を用いることにより実現することができる。つ
まり、伝搬元の故障の影響による入力と正常な入力によ
ってそのモジュールの出力値が異なれば、該故障はその
モジュールを伝搬することができる。
【０００６】上記問題点を解決するために本発明の論理
回路の故障シミュレーション方法は、本発明の第２の手
段として、連続するシミュレーション時刻における入力
ベクトルの組によって出力値と故障状態値が一意に決ま
るモジュールにおいて、連続する入力の組と検出可能な
故障を対応させたテーブルを用意する。ここで、該テー
ブルには入力ベクトルの組に対して検出可能な故障と該
故障の影響による出力値が、また正常値および故障値の
出力のタイミングがあらわされている。また、請求項２
の第１のステップとして示した入力ベクトルの記憶装置
を用いて、各シミュレーション時刻とその有限時刻前ま
での入力ベクトルの組をキーとして該テーブルを検索す
ることにより、入力ベクトルの組に対して出力ピンで検
出可能な故障がある場合は、出力ピンに故障状態リスト
を作成する。こうして、出力ピンに作成された故障状態
リストを外部から観測可能なノードまたはピンまで伝搬
させることにより検出故障を検証し、これにより対象と
する回路モデルの記述レベルに依存することなくテスト
パタンを検証することができ、また任意の故障を設定、
検証することができる、という構成を備えたものであ
る。
回路の故障シミュレーション方法は、本発明の第２の手
段として、連続するシミュレーション時刻における入力
ベクトルの組によって出力値と故障状態値が一意に決ま
るモジュールにおいて、連続する入力の組と検出可能な
故障を対応させたテーブルを用意する。ここで、該テー
ブルには入力ベクトルの組に対して検出可能な故障と該
故障の影響による出力値が、また正常値および故障値の
出力のタイミングがあらわされている。また、請求項２
の第１のステップとして示した入力ベクトルの記憶装置
を用いて、各シミュレーション時刻とその有限時刻前ま
での入力ベクトルの組をキーとして該テーブルを検索す
ることにより、入力ベクトルの組に対して出力ピンで検
出可能な故障がある場合は、出力ピンに故障状態リスト
を作成する。こうして、出力ピンに作成された故障状態
リストを外部から観測可能なノードまたはピンまで伝搬
させることにより検出故障を検証し、これにより対象と
する回路モデルの記述レベルに依存することなくテスト
パタンを検証することができ、また任意の故障を設定、
検証することができる、という構成を備えたものであ
る。
【０００７】
【作用】本発明は上記した構成によって回路中のモジュ
ールごとに作成した入力と故障の関係を示したテーブル
を用いることにより、回路をゲート・モデルやトランジ
スタ・モデルで記述していなくても回路の故障シミュレ
ーションを実施することができることとなる。また入力
と故障の関係を示すテーブルは故障の種類に依存しない
ため、ピンやネットの縮退故障のみならず、連続する入
力ベクトルの組で検出可能なトランジスタのオープン故
障や機能故障を扱えることとなる。
ールごとに作成した入力と故障の関係を示したテーブル
を用いることにより、回路をゲート・モデルやトランジ
スタ・モデルで記述していなくても回路の故障シミュレ
ーションを実施することができることとなる。また入力
と故障の関係を示すテーブルは故障の種類に依存しない
ため、ピンやネットの縮退故障のみならず、連続する入
力ベクトルの組で検出可能なトランジスタのオープン故
障や機能故障を扱えることとなる。
【０００８】
【実施例】以下本発明の一実施例の論理回路の故障シミ
ュレーション方法について、図面を参照しながら説明す
る。（図１）は本発明の第１の実施例における論理回路
の故障シミュレーション方法の、あるモジュールにおけ
る入力と検出可能な故障の種類を対応させたテーブルの
例を示すものである。（図１）は（図２）に示すような
内部に機能記述されたブロックを含む回路で構成された
２入力２出力のモジュールの入力と故障の関係を示した
もので、（図１）において、１カラム目はモジュール内
の故障の識別子、２カラム目と３カラム目は入力信号、
４カラム目と５カラム目が正常な出力値とその出力時
刻、６カラム目と７カラム目は故障を仮定した時の出力
値とその出力タイミング、８カラム目はコメント欄であ
りここでは故障の種類を示している。出力タイミングは
入力ピンに入力信号が加わってから出力ピンに出力信号
を発生させるまでのシミュレーション時間を示してい
る。このモジュールに任意の入力ベクトルが加わった
時、該入力ベクトルをキーとして（図１）に示されたテ
ーブルを検索することにより、その正常出力値と故障出
力値を知ることができ、出力ピンに故障状態リストを作
成することができる。また、同時故障シミュレーション
方法の故障伝搬手法により、正常入力ベクトルに対する
正常出力値と故障元の故障の影響による入力ベクトルに
対する出力値が異なれば、その故障は伝搬される。
ュレーション方法について、図面を参照しながら説明す
る。（図１）は本発明の第１の実施例における論理回路
の故障シミュレーション方法の、あるモジュールにおけ
る入力と検出可能な故障の種類を対応させたテーブルの
例を示すものである。（図１）は（図２）に示すような
内部に機能記述されたブロックを含む回路で構成された
２入力２出力のモジュールの入力と故障の関係を示した
もので、（図１）において、１カラム目はモジュール内
の故障の識別子、２カラム目と３カラム目は入力信号、
４カラム目と５カラム目が正常な出力値とその出力時
刻、６カラム目と７カラム目は故障を仮定した時の出力
値とその出力タイミング、８カラム目はコメント欄であ
りここでは故障の種類を示している。出力タイミングは
入力ピンに入力信号が加わってから出力ピンに出力信号
を発生させるまでのシミュレーション時間を示してい
る。このモジュールに任意の入力ベクトルが加わった
時、該入力ベクトルをキーとして（図１）に示されたテ
ーブルを検索することにより、その正常出力値と故障出
力値を知ることができ、出力ピンに故障状態リストを作
成することができる。また、同時故障シミュレーション
方法の故障伝搬手法により、正常入力ベクトルに対する
正常出力値と故障元の故障の影響による入力ベクトルに
対する出力値が異なれば、その故障は伝搬される。
【０００９】以上のように構成された論理回路の故障シ
ミュレーション方法について、以下（図１）、（図
２）、（図３）および（図４）を用いてその動作を説明
する。まず（図３）は（図２）に示したモジュールを２
つ直列に接続した回路図を示すものであって、３１およ
び３２はそれぞれＡおよびＢというブロック名で表され
ている。したがって、３１と３２の各々の入力と検出可
能な故障の種類を対応させたテーブルは共に（図１）で
表されているものとする。いま、３１で示したＡブロッ
クの入力ピンIN1にＨ（正論理）入力ピンIN2にＬ（負論
理）が加わったときの様子を（図４）の正常回路の動作
として示す。４１で示したＡブロックに入力ベクトル(I
N1, IN2)41＝(Ｈ，Ｌ)が加わったとすると、（図１）の
テーブルに従って信号が入力されてから２シミュレーシ
ョン時刻後に４１の出力ピンには(OUT1，OUT2)41＝(IN
1, IN2)42＝(Ｌ，Ｈ)が出力される。このＡブロックの
出力信号を受けて、さらに２シミュレーション時刻後に
（図１）のテーブルに従って、４２の出力ピンに(OUT1,
OUT2)42＝(Ｈ，Ｌ)が出力される。４１に入力ベクトル
(IN1, IN2)41＝(Ｈ，Ｌ)が加わったとき、（図１）のテ
ーブルに従って信号が入力されてから２シミュレーショ
ン時刻後に（図１）の故障番号３の故障が４３に示した
(OUT1，OUT2)43＝(Ｌ，Ｌ)の故障状態として故障状態リ
ストに追加される。４２に入力ベクトル(IN1, IN2)42＝
(Ｌ，Ｈ)が加わったとき、（図１）のテーブルに従って
信号が入力されてから２シミュレーション時刻後に（図
１）の故障番号４の故障が４４に示した(OUT1，OUT2)44
＝(Ｌ，Ｌ)の故障状態として故障状態リストに追加され
る。また、同時故障シミュレーション方法の故障伝搬手
法に従って、ブロックＢは４３の故障の影響による入力
ベクトル(Ｌ，Ｌ)を受けて、（図１）のテーブルに従っ
て信号が入力されてから２シミュレーション時刻後に４
３の故障がＢブロックに伝搬され４５に示した(OUT1，O
UT2)45＝(Ｌ，Ｌ)の故障状態として故障状態リストに追
加される。上記のようにして、出力ピンに作成された故
障状態リストを外部から観測可能なノードまたはピンま
で伝搬させることにより故障を検出する。
ミュレーション方法について、以下（図１）、（図
２）、（図３）および（図４）を用いてその動作を説明
する。まず（図３）は（図２）に示したモジュールを２
つ直列に接続した回路図を示すものであって、３１およ
び３２はそれぞれＡおよびＢというブロック名で表され
ている。したがって、３１と３２の各々の入力と検出可
能な故障の種類を対応させたテーブルは共に（図１）で
表されているものとする。いま、３１で示したＡブロッ
クの入力ピンIN1にＨ（正論理）入力ピンIN2にＬ（負論
理）が加わったときの様子を（図４）の正常回路の動作
として示す。４１で示したＡブロックに入力ベクトル(I
N1, IN2)41＝(Ｈ，Ｌ)が加わったとすると、（図１）の
テーブルに従って信号が入力されてから２シミュレーシ
ョン時刻後に４１の出力ピンには(OUT1，OUT2)41＝(IN
1, IN2)42＝(Ｌ，Ｈ)が出力される。このＡブロックの
出力信号を受けて、さらに２シミュレーション時刻後に
（図１）のテーブルに従って、４２の出力ピンに(OUT1,
OUT2)42＝(Ｈ，Ｌ)が出力される。４１に入力ベクトル
(IN1, IN2)41＝(Ｈ，Ｌ)が加わったとき、（図１）のテ
ーブルに従って信号が入力されてから２シミュレーショ
ン時刻後に（図１）の故障番号３の故障が４３に示した
(OUT1，OUT2)43＝(Ｌ，Ｌ)の故障状態として故障状態リ
ストに追加される。４２に入力ベクトル(IN1, IN2)42＝
(Ｌ，Ｈ)が加わったとき、（図１）のテーブルに従って
信号が入力されてから２シミュレーション時刻後に（図
１）の故障番号４の故障が４４に示した(OUT1，OUT2)44
＝(Ｌ，Ｌ)の故障状態として故障状態リストに追加され
る。また、同時故障シミュレーション方法の故障伝搬手
法に従って、ブロックＢは４３の故障の影響による入力
ベクトル(Ｌ，Ｌ)を受けて、（図１）のテーブルに従っ
て信号が入力されてから２シミュレーション時刻後に４
３の故障がＢブロックに伝搬され４５に示した(OUT1，O
UT2)45＝(Ｌ，Ｌ)の故障状態として故障状態リストに追
加される。上記のようにして、出力ピンに作成された故
障状態リストを外部から観測可能なノードまたはピンま
で伝搬させることにより故障を検出する。
【００１０】以上のように本実施例によれば、同時故障
シミュレーション方法の故障伝搬手法を用いる、１時刻
の入力ベクトルによって出力値と故障状態値が一意に決
まるモジュールの故障シミュレーション方法において、
入力と検出可能な故障の種類を対応させたテーブルを備
え、各シミュレーション時刻における入力ベクトルをキ
ーとして該テーブルを検索し、入力ベクトルに対して出
力ピンで検出可能な故障がある場合は、出力ピンに故障
状態リストを作成する第１のステップを設けることによ
り、１時刻の入力ベクトルによって出力値と故障状態値
が一意に決まるモジュールを、対象とする回路モデルの
記述レベルに依存することなくテストパタンを検証する
ことができ、また任意の種類の故障を設定、検証するこ
とができる。
シミュレーション方法の故障伝搬手法を用いる、１時刻
の入力ベクトルによって出力値と故障状態値が一意に決
まるモジュールの故障シミュレーション方法において、
入力と検出可能な故障の種類を対応させたテーブルを備
え、各シミュレーション時刻における入力ベクトルをキ
ーとして該テーブルを検索し、入力ベクトルに対して出
力ピンで検出可能な故障がある場合は、出力ピンに故障
状態リストを作成する第１のステップを設けることによ
り、１時刻の入力ベクトルによって出力値と故障状態値
が一意に決まるモジュールを、対象とする回路モデルの
記述レベルに依存することなくテストパタンを検証する
ことができ、また任意の種類の故障を設定、検証するこ
とができる。
【００１１】以下本発明の第２の実施例について図面を
参照しながら説明する。（図５）は本発明の第２の実施
例における論理回路の故障シミュレーション方法の、あ
るモジュールにおける入力と検出可能な故障の種類を対
応させたテーブルを示すものである。（図５）は（図
６）に示すような順序回路を含む回路構成の２入力２出
力のモジュールの入力と故障の関係を示したもので、
（図５）において、１カラム目はモジュール内の故障の
識別子、１０カラム目以降の構成は（図１）の４カラム
目以降の構成と同様なものである。（図１）の構成と異
なるのは入力ベクトルの項目であり、Ｎ時刻前までの入
力ベクトルであり、Ｎの値はモジュールにより異なる。
また、（図５）中の値ＸはＨ（正論理）でもＬ（負論
理）でもよいことを示す。
参照しながら説明する。（図５）は本発明の第２の実施
例における論理回路の故障シミュレーション方法の、あ
るモジュールにおける入力と検出可能な故障の種類を対
応させたテーブルを示すものである。（図５）は（図
６）に示すような順序回路を含む回路構成の２入力２出
力のモジュールの入力と故障の関係を示したもので、
（図５）において、１カラム目はモジュール内の故障の
識別子、１０カラム目以降の構成は（図１）の４カラム
目以降の構成と同様なものである。（図１）の構成と異
なるのは入力ベクトルの項目であり、Ｎ時刻前までの入
力ベクトルであり、Ｎの値はモジュールにより異なる。
また、（図５）中の値ＸはＨ（正論理）でもＬ（負論
理）でもよいことを示す。
【００１２】上記のように構成された論理回路の故障シ
ミュレーション方法について、以下その動作を説明す
る。（図６）は順序回路を含む回路構成のモジュールで
あり、このモジュールに連続する任意の入力ベクトルの
組が加わった時、該入力ベクトルの組をキーとして（図
５）に示されたテーブルを検索することにより、その正
常出力値と故障出力値を知ることができ、出力ピンに故
障状態リストを作成することができる。また、同時故障
シミュレーション方法の故障伝搬手法により、正常入力
ベクトルに対する正常出力値と故障元の故障の影響によ
る入力ベクトルに対する出力値が異なれば、その故障は
伝搬される。
ミュレーション方法について、以下その動作を説明す
る。（図６）は順序回路を含む回路構成のモジュールで
あり、このモジュールに連続する任意の入力ベクトルの
組が加わった時、該入力ベクトルの組をキーとして（図
５）に示されたテーブルを検索することにより、その正
常出力値と故障出力値を知ることができ、出力ピンに故
障状態リストを作成することができる。また、同時故障
シミュレーション方法の故障伝搬手法により、正常入力
ベクトルに対する正常出力値と故障元の故障の影響によ
る入力ベクトルに対する出力値が異なれば、その故障は
伝搬される。
【００１３】以上のように、同時故障シミュレーション
方法の故障伝搬手法を用いる、連続するシミュレーショ
ン時刻における入力ベクトルの組によって出力値と故障
状態値が一意に決まるモジュールの故障シミュレーショ
ン方法において、連続するシミュレーション時刻におけ
る入力の組と検出可能な故障の種類を対応させたテーブ
ルを備え、テーブルに表されている入力ベクトルの最大
組数分だけ入力ベクトルの組を記憶する第２のステップ
と、連続する入力ベクトルの組をキーとして該テーブル
を検索し、入力ベクトルの組に対して出力ピンで検出可
能な故障がある場合は、出力ピンに故障状態リストを作
成する第３のステップとを設けるこにより、連続するシ
ミュレーション時刻における入力ベクトルの組によって
出力値と故障状態値が一意に決まるモジュールを、対象
とする回路モデルの記述レベルに依存することなくテス
トパタンを検証することができ、また任意の種類の故障
を設定、検証することができる。
方法の故障伝搬手法を用いる、連続するシミュレーショ
ン時刻における入力ベクトルの組によって出力値と故障
状態値が一意に決まるモジュールの故障シミュレーショ
ン方法において、連続するシミュレーション時刻におけ
る入力の組と検出可能な故障の種類を対応させたテーブ
ルを備え、テーブルに表されている入力ベクトルの最大
組数分だけ入力ベクトルの組を記憶する第２のステップ
と、連続する入力ベクトルの組をキーとして該テーブル
を検索し、入力ベクトルの組に対して出力ピンで検出可
能な故障がある場合は、出力ピンに故障状態リストを作
成する第３のステップとを設けるこにより、連続するシ
ミュレーション時刻における入力ベクトルの組によって
出力値と故障状態値が一意に決まるモジュールを、対象
とする回路モデルの記述レベルに依存することなくテス
トパタンを検証することができ、また任意の種類の故障
を設定、検証することができる。
【００１４】
【発明の効果】以上のように本発明は、同時故障シミュ
レーション方法の故障伝搬手法を用い、且つ、１時刻の
入力ベクトルによって出力値と故障状態値が一意に決ま
るモジュールの故障シミュレーション方法において、入
力ベクトルと検出可能な故障の種類を対応させたテーブ
ルを備え、各シミュレーション時刻における入力ベクト
ルをキーとして該テーブルを検索し、入力ベクトルに対
して出力ピンで検出可能な故障がある場合は、出力ピン
に故障状態リストを作成する第１のステップを設けるこ
とにより、また、連続するシミュレーション時刻におけ
る入力ベクトルの組によって出力値と故障状態値が一意
に決まるモジュールの故障シミュレーション方法におい
て、連続するシミュレーション時刻における入力ベクト
ルの組と検出可能な故障の種類を対応させたテーブルを
備え、テーブルに表されている入力ベクトルの最大組数
分だけ入力ベクトルの組を記憶する第２のステップと、
連続する入力ベクトルの組をキーとして該テーブルを検
索し、入力ベクトルの組に対して出力ピンで検出可能な
故障がある場合は、出力ピンに故障状態リストを作成す
る第３のステップとをを設けることにより、対象とする
回路モデルの記述レベルに依存することなくテストパタ
ンを検証することができ、また任意の種類の故障を設
定、検証することができる。
レーション方法の故障伝搬手法を用い、且つ、１時刻の
入力ベクトルによって出力値と故障状態値が一意に決ま
るモジュールの故障シミュレーション方法において、入
力ベクトルと検出可能な故障の種類を対応させたテーブ
ルを備え、各シミュレーション時刻における入力ベクト
ルをキーとして該テーブルを検索し、入力ベクトルに対
して出力ピンで検出可能な故障がある場合は、出力ピン
に故障状態リストを作成する第１のステップを設けるこ
とにより、また、連続するシミュレーション時刻におけ
る入力ベクトルの組によって出力値と故障状態値が一意
に決まるモジュールの故障シミュレーション方法におい
て、連続するシミュレーション時刻における入力ベクト
ルの組と検出可能な故障の種類を対応させたテーブルを
備え、テーブルに表されている入力ベクトルの最大組数
分だけ入力ベクトルの組を記憶する第２のステップと、
連続する入力ベクトルの組をキーとして該テーブルを検
索し、入力ベクトルの組に対して出力ピンで検出可能な
故障がある場合は、出力ピンに故障状態リストを作成す
る第３のステップとをを設けることにより、対象とする
回路モデルの記述レベルに依存することなくテストパタ
ンを検証することができ、また任意の種類の故障を設
定、検証することができる。
【図１】本発明の第１の実施例における論理回路の故障
シミュレーション方法のあるモジュールにおける入力と
検出可能な故障の種類を対応させたテーブルを示めした
図、
シミュレーション方法のあるモジュールにおける入力と
検出可能な故障の種類を対応させたテーブルを示めした
図、
【図２】図１のモジュールの例を示した説明図
【図３】図２のモジュールを組み合わせた回路図
【図４】図３の回路に対して本発明の手法を適用した時
の故障状態リストを示した図
の故障状態リストを示した図
【図５】本発明の第２の実施例における論理回路の故障
シミュレーション方法のあるモジュールにおける入力と
検出可能な故障の種類を対応させたテーブルを示めした
図
シミュレーション方法のあるモジュールにおける入力と
検出可能な故障の種類を対応させたテーブルを示めした
図
【図６】図５のモジュールの例を示した図
３１ 図２に示した構成のモジュール ３２ 図２に示した構成のモジュール ４１，３１の正常回路の状態 ４２，３２の正常回路の状態 ４３，３１の故障番号３の故障状態 ４４，３２の故障番号４の故障状態 ４５，３１の故障番号３の故障状態
Claims (2)
- 【請求項１】 同時故障シミュレーション方法の故障伝
搬手法を用い、且つ、１時刻のモジュールへの入力ベク
トルによってモジュールの出力値とモジュールの故障状
態値が一意に決まる故障シミュレーション方法におい
て、モジュールへの入力ベクトルとモジュールの出力部
で検出可能なモジュール内の故障を対応させたテーブル
を備え、各シミュレーション時刻における入力ベクトル
をキーとして該テーブルを検索し、入力ベクトルに対し
て出力部で検出可能な故障がある場合は、故障状態リス
トを作成するステップを有することを特徴とする論理回
路の故障シミュレーション方法。 - 【請求項２】 同時故障シミュレーション方法の故障伝
搬手法を用い、且つ、連続するシミュレーション時刻に
おけるモジュールへの入力ベクトルの組によってモジュ
ールの出力値とモジュールの故障状態値が一意に決まる
故障シミュレーション方法において、連続するシミュレ
ーション時刻におけるモジュールへの入力ベクトルの組
とモジュールの出力部で検出可能な故障を対応させたテ
ーブルを備え、テーブルに表されている入力ベクトルの
最大組数分だけ入力ベクトルの組を記憶する第１のステ
ップと、連続する入力ベクトルの組をキーとして該テー
ブルを検索し、モジュールへの入力ベクトルの組に対し
てモジュールの出力部で検出可能な故障がある場合は、
故障状態リストを作成する第２のステップとを有するこ
とを特徴とする論理回路の故障シミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3230160A JPH0567168A (ja) | 1991-09-10 | 1991-09-10 | 論理回路の故障シミユレーシヨン方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3230160A JPH0567168A (ja) | 1991-09-10 | 1991-09-10 | 論理回路の故障シミユレーシヨン方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567168A true JPH0567168A (ja) | 1993-03-19 |
Family
ID=16903542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3230160A Pending JPH0567168A (ja) | 1991-09-10 | 1991-09-10 | 論理回路の故障シミユレーシヨン方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0567168A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5450444A (en) * | 1993-01-22 | 1995-09-12 | Kabushiki Kaisha Toshiba | Digital AM transmitter |
-
1991
- 1991-09-10 JP JP3230160A patent/JPH0567168A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5450444A (en) * | 1993-01-22 | 1995-09-12 | Kabushiki Kaisha Toshiba | Digital AM transmitter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Cheng | Transition fault testing for sequential circuits | |
| Ke et al. | Synthesis of delay-verifiable combinational circuits | |
| US5422891A (en) | Robust delay fault built-in self-testing method and apparatus | |
| Majhi et al. | Line coverage of path delay faults | |
| JP2001208803A (ja) | 半導体集積回路の故障シミュレーション方法および故障シミュレータ | |
| Veneris et al. | Fault equivalence and diagnostic test generation using ATPG | |
| JPH1038983A (ja) | 故障個所特定化方法 | |
| Fan et al. | A gate-level method for transistor-level bridging fault diagnosis | |
| Bose et al. | A fault simulator for MOS LSI circuits | |
| JPH10283394A (ja) | 故障シミュレーション方法 | |
| US5410548A (en) | Test pattern fault equivalence | |
| Pomeranz et al. | Functional test generation for delay faults in combinational circuits | |
| JPH0567168A (ja) | 論理回路の故障シミユレーシヨン方法 | |
| US4727313A (en) | Fault simulation for differential cascode voltage switches | |
| US6944837B2 (en) | System and method for evaluating an integrated circuit design | |
| Pomeranz et al. | Location of stuck-at faults and bridging faults based on circuit partitioning | |
| Kim et al. | Sequential test generators: past, present and future | |
| Yamazaki et al. | Diagnosing resistive open faults using small delay fault simulation | |
| CN106093746A (zh) | 一种小时延缺陷演绎模拟器实现方法 | |
| Gupta | Stuck at fault testing in combinational circuits using FPGA | |
| Pomeranz et al. | Equivalence and dominance relations between fault pairs and their use in fault pair collapsing for fault diagnosis | |
| JP3104739B2 (ja) | Ｌｓｉの不良解析に用いるｌｓｉテスター | |
| Majumder et al. | On delay-untestable paths and stuck-fault redundancy | |
| JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
| JP2001188807A (ja) | 時間故障シミュレーション方法 |