JPH0567606A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0567606A JPH0567606A JP3252777A JP25277791A JPH0567606A JP H0567606 A JPH0567606 A JP H0567606A JP 3252777 A JP3252777 A JP 3252777A JP 25277791 A JP25277791 A JP 25277791A JP H0567606 A JPH0567606 A JP H0567606A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- reflow
- lower insulating
- layer
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】少なくとも上下２層の絶縁膜を有する半導体装
置において、かかる絶縁膜を略同一条件にてリフロー処
理することができ、しかも上層の絶縁膜のリフロー処理
時下層の絶縁膜がリフローしない、半導体装置の製造方
法を提供する。 【構成】下層の絶縁膜を形成してリフロー処理を行った
後、かかる下層の絶縁膜に不純物を導入し、しかる後、
上層の絶縁膜を形成してリフロー処理を行う。
置において、かかる絶縁膜を略同一条件にてリフロー処
理することができ、しかも上層の絶縁膜のリフロー処理
時下層の絶縁膜がリフローしない、半導体装置の製造方
法を提供する。 【構成】下層の絶縁膜を形成してリフロー処理を行った
後、かかる下層の絶縁膜に不純物を導入し、しかる後、
上層の絶縁膜を形成してリフロー処理を行う。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、更に詳しくは、半導体装置内の集積回路構造の
平坦化方法に関する。
に関し、更に詳しくは、半導体装置内の集積回路構造の
平坦化方法に関する。
【０００２】
【従来の技術】集積回路においては高集積化が進むにつ
れてポリシリコン層あるいはポリサイド層の多層化が進
む傾向にある。例えば、４ＭビットＤＲＡＭは４層ポリ
シリコン構造を有する。第１層のポリシリコン層にはワ
ード線であるところの転送トランジスタ部が形成され、
第２層のポリシリコン層にはキャパシタの電荷蓄積電極
が形成され、第３層のポリシリコン層にはプレート電極
が形成され、第４層のポリシリコン層にはビット線が形
成される。このような多層構造になると、上層のポリシ
リコン層におけるパターン形成は、下層のポリシリコン
層の凹凸あるいは段差の影響を受けるために困難とな
る。特にＲＩＥ法にて上層のポリシリコン層をエッチン
グする場合、下層のポリシリコン層の段差のエッジ部分
に沿って上層のポリシリコン層のポリシリコンがサイド
ウォール状に残り、その結果、隣接したパターンがショ
ートするという問題がある。尚、これらのポリシリコン
層をポリサイド層にて置き換えることも可能である。
れてポリシリコン層あるいはポリサイド層の多層化が進
む傾向にある。例えば、４ＭビットＤＲＡＭは４層ポリ
シリコン構造を有する。第１層のポリシリコン層にはワ
ード線であるところの転送トランジスタ部が形成され、
第２層のポリシリコン層にはキャパシタの電荷蓄積電極
が形成され、第３層のポリシリコン層にはプレート電極
が形成され、第４層のポリシリコン層にはビット線が形
成される。このような多層構造になると、上層のポリシ
リコン層におけるパターン形成は、下層のポリシリコン
層の凹凸あるいは段差の影響を受けるために困難とな
る。特にＲＩＥ法にて上層のポリシリコン層をエッチン
グする場合、下層のポリシリコン層の段差のエッジ部分
に沿って上層のポリシリコン層のポリシリコンがサイド
ウォール状に残り、その結果、隣接したパターンがショ
ートするという問題がある。尚、これらのポリシリコン
層をポリサイド層にて置き換えることも可能である。
【０００３】従って、集積回路の高密度化に伴い集積回
路構造の平坦化を図ることは重要な課題である。平坦化
技術の１つにリフロー技術がある。この技術は、段差あ
るいは凹凸を有するポリシリコン層あるいはポリサイド
層（以下、単にポリシリコン層等ともいう）上に例えば
ＢＰＳＧ（Boro-Phospho-Silicate Glass）から成る絶
縁膜を形成した後、熱処理によるリフロー処理を行うも
のであり、絶縁膜がリフローしてポリシリコン層等の表
面の段差あるいは凹凸を平坦化する。その後、かかる絶
縁膜の上に更にポリシリコン層等を形成させればよく、
リフローされた絶縁膜によってポリシリコン層等の表面
の段差あるいは凹凸が吸収される。
路構造の平坦化を図ることは重要な課題である。平坦化
技術の１つにリフロー技術がある。この技術は、段差あ
るいは凹凸を有するポリシリコン層あるいはポリサイド
層（以下、単にポリシリコン層等ともいう）上に例えば
ＢＰＳＧ（Boro-Phospho-Silicate Glass）から成る絶
縁膜を形成した後、熱処理によるリフロー処理を行うも
のであり、絶縁膜がリフローしてポリシリコン層等の表
面の段差あるいは凹凸を平坦化する。その後、かかる絶
縁膜の上に更にポリシリコン層等を形成させればよく、
リフローされた絶縁膜によってポリシリコン層等の表面
の段差あるいは凹凸が吸収される。
【０００４】例えば、上述の４ＭビットＤＲＡＭの例で
は、第３層のポリシリコン層等をパターニングした後、
その上に例えばＢＰＳＧから成る下層の絶縁膜を形成
し、次いでかかる下層の絶縁膜にリフロー処理を施す。
これによって、下層の絶縁膜は第３層のポリシリコン層
等の段差あるいは凹凸を吸収する。その後、下層の絶縁
膜を貫通してビット線のコンタクト窓を拡散層に達する
ように開孔する。続いて第４層のポリシリコン層等を下
層の絶縁膜上に形成し、その後、第４層のポリシリコン
層等をパターニングする。下層の絶縁膜のリフロー処理
によって第３のポリシリコン層等の表面の段差あるいは
凹凸は平坦化されているので、第４層のポリシリコン層
等は、ＲＩＥ法により、しかもさほどオーバーエッチン
グしなくとも、綺麗にパターニングされ得る。
は、第３層のポリシリコン層等をパターニングした後、
その上に例えばＢＰＳＧから成る下層の絶縁膜を形成
し、次いでかかる下層の絶縁膜にリフロー処理を施す。
これによって、下層の絶縁膜は第３層のポリシリコン層
等の段差あるいは凹凸を吸収する。その後、下層の絶縁
膜を貫通してビット線のコンタクト窓を拡散層に達する
ように開孔する。続いて第４層のポリシリコン層等を下
層の絶縁膜上に形成し、その後、第４層のポリシリコン
層等をパターニングする。下層の絶縁膜のリフロー処理
によって第３のポリシリコン層等の表面の段差あるいは
凹凸は平坦化されているので、第４層のポリシリコン層
等は、ＲＩＥ法により、しかもさほどオーバーエッチン
グしなくとも、綺麗にパターニングされ得る。
【０００５】
【発明が解決しようとする課題】次に、この第４層のポ
リシリコン層等の上に、例えばＢＰＳＧから成る上層の
絶縁膜を形成する。そして、上層の絶縁膜にアルミニウ
ム電極用窓を開孔し、上層の絶縁膜にリフロー処理を施
した後、アルミニウム電極を形成する。ここで、上層の
絶縁膜をリフロー処理するとき、下層の絶縁膜もリフロ
ーする。下層の絶縁膜がリフローする結果、その上に形
成された第４層のポリシリコン層等が移動したり撓んだ
りするといった問題が生じる。
リシリコン層等の上に、例えばＢＰＳＧから成る上層の
絶縁膜を形成する。そして、上層の絶縁膜にアルミニウ
ム電極用窓を開孔し、上層の絶縁膜にリフロー処理を施
した後、アルミニウム電極を形成する。ここで、上層の
絶縁膜をリフロー処理するとき、下層の絶縁膜もリフロ
ーする。下層の絶縁膜がリフローする結果、その上に形
成された第４層のポリシリコン層等が移動したり撓んだ
りするといった問題が生じる。
【０００６】上層の絶縁膜をリフロー処理するとき下層
の絶縁膜がリフローすることを防止するための一手段に
は、下層及び上層の絶縁膜中の不純物（例えば、ボロン
及びリン）の濃度を変えることが挙げられる。即ち、下
層の絶縁膜は上層の絶縁膜よりもより高温でリフローす
るように、下層及び上層の絶縁膜中の不純物の濃度を変
えればよい。
の絶縁膜がリフローすることを防止するための一手段に
は、下層及び上層の絶縁膜中の不純物（例えば、ボロン
及びリン）の濃度を変えることが挙げられる。即ち、下
層の絶縁膜は上層の絶縁膜よりもより高温でリフローす
るように、下層及び上層の絶縁膜中の不純物の濃度を変
えればよい。
【０００７】しかしながら、かかる方法は好ましい方法
とはいえない。その理由は、不純物の濃度が異なるＢＰ
ＳＧ絶縁膜を形成するために２台の絶縁膜形成装置を必
要とするからである。また、１台の絶縁膜形成装置にて
不純物濃度の異なる２種のＢＰＳＧ絶縁膜を形成する場
合、不純物の濃度管理に間違いを生じ易いという問題も
ある。従って、上述の方法は半導体装置の生産性の面か
ら好ましい方法ではない。
とはいえない。その理由は、不純物の濃度が異なるＢＰ
ＳＧ絶縁膜を形成するために２台の絶縁膜形成装置を必
要とするからである。また、１台の絶縁膜形成装置にて
不純物濃度の異なる２種のＢＰＳＧ絶縁膜を形成する場
合、不純物の濃度管理に間違いを生じ易いという問題も
ある。従って、上述の方法は半導体装置の生産性の面か
ら好ましい方法ではない。
【０００８】更に、上述の方法は半導体装置の高集積化
にそぐわない。ＢＰＳＧ絶縁膜を１層しか使用しない従
来の製造方法においては、ＢＰＳＧ絶縁膜のリフロー処
理は約９００゜Ｃ、３０分程度で行われる。これに対し
て、２層のＢＰＳＧ絶縁膜を使用する上述の方法におい
ても、２回のリフロー処理は約９００゜Ｃにて、またリ
フロー処理時間の合計を３０分程度に収める必要がある
が、この時間では平滑化を十分に行うことができない。
又、下層の絶縁膜を上層の絶縁膜よりも高温、例えば９
５０゜Ｃにてリフロー処理を施す方法においては、拡散
層のＸj が深くなりトランジスタのソースドレインがパ
ンチスルーするという問題が生じる。
にそぐわない。ＢＰＳＧ絶縁膜を１層しか使用しない従
来の製造方法においては、ＢＰＳＧ絶縁膜のリフロー処
理は約９００゜Ｃ、３０分程度で行われる。これに対し
て、２層のＢＰＳＧ絶縁膜を使用する上述の方法におい
ても、２回のリフロー処理は約９００゜Ｃにて、またリ
フロー処理時間の合計を３０分程度に収める必要がある
が、この時間では平滑化を十分に行うことができない。
又、下層の絶縁膜を上層の絶縁膜よりも高温、例えば９
５０゜Ｃにてリフロー処理を施す方法においては、拡散
層のＸj が深くなりトランジスタのソースドレインがパ
ンチスルーするという問題が生じる。
【０００９】本発明は、少なくとも上下２層の絶縁膜を
有する半導体装置において、かかる絶縁膜を略同一条件
にてリフロー処理することができ、しかも上層の絶縁膜
のリフロー処理時下層の絶縁膜がリフローしない、半導
体装置の製造方法を提供することを目的とする。
有する半導体装置において、かかる絶縁膜を略同一条件
にてリフロー処理することができ、しかも上層の絶縁膜
のリフロー処理時下層の絶縁膜がリフローしない、半導
体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記の目的は、本発明に
より、下層の絶縁膜を形成してリフロー処理を行った
後、かかる下層の絶縁膜に不純物を導入し、しかる後、
上層の絶縁膜を形成してリフロー処理を行うことによっ
て達成される。
より、下層の絶縁膜を形成してリフロー処理を行った
後、かかる下層の絶縁膜に不純物を導入し、しかる後、
上層の絶縁膜を形成してリフロー処理を行うことによっ
て達成される。
【００１１】上下２層の絶縁膜はＢＰＳＧから成り、し
かもリフロー処理前の下層の絶縁膜及び上層の絶縁膜中
のボロン並びにリンの濃度は略同一であることが好まし
い。ＢＰＳＧ中のリン及びボロンの濃度はそれぞれ、７
±３ atomic ｗｔ％、３±１．５ atomic ｗｔ％である
ことが好ましい。
かもリフロー処理前の下層の絶縁膜及び上層の絶縁膜中
のボロン並びにリンの濃度は略同一であることが好まし
い。ＢＰＳＧ中のリン及びボロンの濃度はそれぞれ、７
±３ atomic ｗｔ％、３±１．５ atomic ｗｔ％である
ことが好ましい。
【００１２】下層の絶縁膜への不純物の導入は、ガス拡
散法を用いて行うこともできるが、イオン注入法にて行
うことが好ましい。イオン注入法による場合、不純物と
しては、ボロンイオン、リンイオン、砒素イオン、ＢＦ
2 イオン、あるいはこれらのイオンの組み合わせを用い
ることができる。これらのイオンを単独にて使用する場
合、不純物の濃度は１×１０15ｃｍ-2 乃至３×１０16
ｃｍ-2 であることが望ましい。また、リンイオンとＢ
Ｆ2 イオンを組み合わせた場合、それぞれの濃度範囲
は、１×１０15 ｃｍ-2 乃至１×１０16 ｃｍ-2 である
ことが望ましい。また、ガス拡散法による場合、不純物
としてＢＢｒ3 を用いることができる。
散法を用いて行うこともできるが、イオン注入法にて行
うことが好ましい。イオン注入法による場合、不純物と
しては、ボロンイオン、リンイオン、砒素イオン、ＢＦ
2 イオン、あるいはこれらのイオンの組み合わせを用い
ることができる。これらのイオンを単独にて使用する場
合、不純物の濃度は１×１０15ｃｍ-2 乃至３×１０16
ｃｍ-2 であることが望ましい。また、リンイオンとＢ
Ｆ2 イオンを組み合わせた場合、それぞれの濃度範囲
は、１×１０15 ｃｍ-2 乃至１×１０16 ｃｍ-2 である
ことが望ましい。また、ガス拡散法による場合、不純物
としてＢＢｒ3 を用いることができる。
【００１３】不純物の導入後、絶縁膜に熱処理を施し、
不純物を下層の絶縁膜中に拡散させて均一に分布させる
ことも可能である。
不純物を下層の絶縁膜中に拡散させて均一に分布させる
ことも可能である。
【００１４】
【作用】本発明の方法においては、下層の絶縁膜を形成
してリフロー処理を行った後、かかる下層の絶縁膜に不
純物を導入する。これによって、下層の絶縁膜の不純物
の含有率が高くなり、下層の絶縁膜がリフローを開始す
る温度を高くすることができる。従って下層の絶縁膜の
リフロー処理条件と上層の絶縁膜のリフロー処理条件を
略同一としても、上層の絶縁膜のリフロー処理時に下層
の絶縁膜がリフローすることを防止することができる。
してリフロー処理を行った後、かかる下層の絶縁膜に不
純物を導入する。これによって、下層の絶縁膜の不純物
の含有率が高くなり、下層の絶縁膜がリフローを開始す
る温度を高くすることができる。従って下層の絶縁膜の
リフロー処理条件と上層の絶縁膜のリフロー処理条件を
略同一としても、上層の絶縁膜のリフロー処理時に下層
の絶縁膜がリフローすることを防止することができる。
【００１５】
【実施例】４層ポリシリコン構造を有する４ＭビットＤ
ＲＡＭの製造工程に本発明の方法を適用した。このＤＲ
ＡＭには、公知の工程によって、第１層のポリシリコン
層にはワード線であるところの転送トランジスタ部が形
成され、第２層のポリシリコン層にはキャパシタの電荷
蓄積電極が形成され、第３層のポリシリコン層にはプレ
ート電極が形成されている。この第３層のポリシリコン
層の上にＢＰＳＧから成る下層の絶縁層を形成した。下
層の絶縁層中のリン濃度を７ atomic ｗｔ％、ボロン濃
度を３ atomic ｗｔ％とした。下層の絶縁層の形成は
ＣＶＤ法にて行った。その後、９００゜Ｃにて２０分間
リフロー処理を下層の絶縁膜に施した。
ＲＡＭの製造工程に本発明の方法を適用した。このＤＲ
ＡＭには、公知の工程によって、第１層のポリシリコン
層にはワード線であるところの転送トランジスタ部が形
成され、第２層のポリシリコン層にはキャパシタの電荷
蓄積電極が形成され、第３層のポリシリコン層にはプレ
ート電極が形成されている。この第３層のポリシリコン
層の上にＢＰＳＧから成る下層の絶縁層を形成した。下
層の絶縁層中のリン濃度を７ atomic ｗｔ％、ボロン濃
度を３ atomic ｗｔ％とした。下層の絶縁層の形成は
ＣＶＤ法にて行った。その後、９００゜Ｃにて２０分間
リフロー処理を下層の絶縁膜に施した。
【００１６】次いで、下層の絶縁膜にイオン注入法によ
る不純物の導入処理を行った。イオン注入の条件は、 ＢＦ2 イオン：５０ＫｅＶ ３×１０15 ｃｍ-2 及び Ｐ（リン）イオン：７０ＫｅＶ ２×１０15 ｃｍ-2 とした。イオン注入の後、８５０゜Ｃ２０分間の熱処理
を行い、イオン注入法によって導入された上記の不純物
を下層の絶縁層中で拡散させて均一に分布させた。
る不純物の導入処理を行った。イオン注入の条件は、 ＢＦ2 イオン：５０ＫｅＶ ３×１０15 ｃｍ-2 及び Ｐ（リン）イオン：７０ＫｅＶ ２×１０15 ｃｍ-2 とした。イオン注入の後、８５０゜Ｃ２０分間の熱処理
を行い、イオン注入法によって導入された上記の不純物
を下層の絶縁層中で拡散させて均一に分布させた。
【００１７】その後、下層の絶縁膜を貫通してビット線
のコンタクト窓を拡散層に達するように開孔する。続い
て第４層のポリシリコン層を下層の絶縁膜上に形成し、
その後、第４層のポリシリコン層をＲＩＥ法にてパター
ニングしてビット線を形成した。次に、この第４層のポ
リシリコン層の上に、ＣＶＤ法によってＢＰＳＧから成
る上層の絶縁膜を形成した。下層と同様に、上層の絶縁
層中のリン濃度を７ atomic ｗｔ％、ボロン濃度を３ a
tomic ｗｔ％とした。そして、上層の絶縁膜にアルミニ
ウム電極用窓を開孔した後、上層の絶縁膜にリフロー処
理を施した。リフロー処理条件は、下層の絶縁膜のリフ
ロー処理条件と同一、即ち、９００゜Ｃ、２０分間とし
た。かかるリフロー処理条件によっても、下層の絶縁膜
はリフローすることがなく、その上に形成された第４層
のポリシリコン層が移動したり撓んだりすることはなか
った。その後、アルミニウム電極を形成して４Ｍビット
ＤＲＡＭを完成させた。
のコンタクト窓を拡散層に達するように開孔する。続い
て第４層のポリシリコン層を下層の絶縁膜上に形成し、
その後、第４層のポリシリコン層をＲＩＥ法にてパター
ニングしてビット線を形成した。次に、この第４層のポ
リシリコン層の上に、ＣＶＤ法によってＢＰＳＧから成
る上層の絶縁膜を形成した。下層と同様に、上層の絶縁
層中のリン濃度を７ atomic ｗｔ％、ボロン濃度を３ a
tomic ｗｔ％とした。そして、上層の絶縁膜にアルミニ
ウム電極用窓を開孔した後、上層の絶縁膜にリフロー処
理を施した。リフロー処理条件は、下層の絶縁膜のリフ
ロー処理条件と同一、即ち、９００゜Ｃ、２０分間とし
た。かかるリフロー処理条件によっても、下層の絶縁膜
はリフローすることがなく、その上に形成された第４層
のポリシリコン層が移動したり撓んだりすることはなか
った。その後、アルミニウム電極を形成して４Ｍビット
ＤＲＡＭを完成させた。
【００１８】下層の絶縁膜への不純物の導入は、下層の
絶縁層の全面に対して行ってもよいし、あるいはマスク
を用いて必要な部分のみに不純物を導入することもでき
る。
絶縁層の全面に対して行ってもよいし、あるいはマスク
を用いて必要な部分のみに不純物を導入することもでき
る。
【００１９】以上、ＤＲＡＭの製造工程への本発明の方
法の適用について説明したが、本発明の方法をＳＲＡＭ
の製造工程に適用することもできる。ＳＲＡＭにおいて
も４層ポリシリコン化の傾向にある。即ち、第１層のポ
リシリコン層にトランジスタのゲート電極を形成し、第
２層のポリシリコン層にＶss配線を形成し、第３及び第
４層のポリシリコン層にＴＦＴトランジスタを形成す
る。この場合、第２層のポリシリコン層の上にＢＰＳＧ
から成る下層の絶縁膜を形成し、リフロー処理を施した
後、かかる下層の絶縁膜に不純物を導入する。
法の適用について説明したが、本発明の方法をＳＲＡＭ
の製造工程に適用することもできる。ＳＲＡＭにおいて
も４層ポリシリコン化の傾向にある。即ち、第１層のポ
リシリコン層にトランジスタのゲート電極を形成し、第
２層のポリシリコン層にＶss配線を形成し、第３及び第
４層のポリシリコン層にＴＦＴトランジスタを形成す
る。この場合、第２層のポリシリコン層の上にＢＰＳＧ
から成る下層の絶縁膜を形成し、リフロー処理を施した
後、かかる下層の絶縁膜に不純物を導入する。
【００２０】その後、下層の絶縁膜の上に第３層と第４
層のポリシリコン層を形成してＴＦＴトランジスタを形
成する。そして、ＴＦＴトランジスタを形成した後、Ｂ
ＰＳＧから成る上層の絶縁膜を形成しリフロー処理を施
すが、下層のＢＰＳＧはリフローされないので、ＴＦＴ
トランジスタが移動することはない。以降、通常の工程
を経てＳＲＡＭを完成する。
層のポリシリコン層を形成してＴＦＴトランジスタを形
成する。そして、ＴＦＴトランジスタを形成した後、Ｂ
ＰＳＧから成る上層の絶縁膜を形成しリフロー処理を施
すが、下層のＢＰＳＧはリフローされないので、ＴＦＴ
トランジスタが移動することはない。以降、通常の工程
を経てＳＲＡＭを完成する。
【００２１】
【発明の効果】本発明の方法によれば、下層の絶縁膜に
含有された不純物濃度が上層の絶縁膜に含有された不純
物濃度と異なっているので、上層の絶縁膜をリフロー処
理するとき、下層の絶縁膜がリフローすることがない。
それ故、下層の絶縁膜の上に存在するポリシリコン層等
が移動したり撓んだりする現象を防止でき、半導体装置
の品質低下や歩留まり低下を防ぐことができる。また、
本発明の方法にかかる工程以降の半導体装置の製造工程
における熱処理温度等の許容範囲を広げることができ
る。
含有された不純物濃度が上層の絶縁膜に含有された不純
物濃度と異なっているので、上層の絶縁膜をリフロー処
理するとき、下層の絶縁膜がリフローすることがない。
それ故、下層の絶縁膜の上に存在するポリシリコン層等
が移動したり撓んだりする現象を防止でき、半導体装置
の品質低下や歩留まり低下を防ぐことができる。また、
本発明の方法にかかる工程以降の半導体装置の製造工程
における熱処理温度等の許容範囲を広げることができ
る。
Claims (2)
- 【請求項１】少なくとも上下２層の絶縁膜を有する半導
体装置を製造する方法であって、 下層の絶縁膜を形成してリフロー処理を行った後、かか
る下層の絶縁膜に不純物を導入し、しかる後、上層の絶
縁膜を形成してリフロー処理を行うことを特徴とする半
導体装置の製造方法。 - 【請求項２】前記上下２層の絶縁膜はＢＰＳＧから成
り、リフロー処理前の下層の絶縁膜及び上層の絶縁膜中
のボロン並びにリンの濃度は略同一であることを特徴と
する請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3252777A JPH0567606A (ja) | 1991-09-05 | 1991-09-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3252777A JPH0567606A (ja) | 1991-09-05 | 1991-09-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567606A true JPH0567606A (ja) | 1993-03-19 |
Family
ID=17242139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3252777A Pending JPH0567606A (ja) | 1991-09-05 | 1991-09-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0567606A (ja) |
-
1991
- 1991-09-05 JP JP3252777A patent/JPH0567606A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10030308B4 (de) | Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes | |
| US7928489B2 (en) | Semiconductor device suitable for a ferroelectric memory | |
| DE102004056350A1 (de) | Halbleitervorrichtung mit einem Kondensator, der einen gestuften zylindrischen Aufbau aufweist, sowie Herstellungsverfahren dafür | |
| DE3334333A1 (de) | Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten | |
| DE69804382T2 (de) | Verfahren zum Entfernen von CMP-Kratzern durch einen reflow-Schritt, und dadurch hergestellter integrierter Schaltkreis | |
| DE10347462A1 (de) | Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
| US5240872A (en) | Method of manufacturing semiconductor device having interconnection layer contacting source/drain regions | |
| JPH04212448A (ja) | 半導体装置およびその製造方法 | |
| DE19822048A1 (de) | Verfahren zum Ätzen von Tantaloxidschichten | |
| DE10135580C1 (de) | Kontaktintegrationsschema für Halbleiteranordnungen | |
| US20060076600A1 (en) | Semiconductor device and method for fabricating the same | |
| US5200356A (en) | Method of forming a static random access memory device | |
| DE19629774A1 (de) | Halbleitereinrichtung und Herstellungsverfahren derselben | |
| DE19845858A1 (de) | Halbleitervorrichtung und zugehöriges Herstellungsverfahren | |
| JPH0567606A (ja) | 半導体装置の製造方法 | |
| US6340613B1 (en) | Structural integrity enhancement of dielectric films | |
| US5424247A (en) | Method for making contact holes in semiconductor devices | |
| JPH0697159A (ja) | 半導体装置の製造方法 | |
| US5368682A (en) | Method for forming contact hole in highly integrated semiconductor device | |
| US6900118B2 (en) | Method for preventing contact defects in interlayer dielectric layer | |
| US6316368B1 (en) | Method of fabricating a node contact | |
| US6436758B1 (en) | Method for forming storage node contact plug of DRAM (dynamic random access memory) | |
| US20040198005A1 (en) | Semiconductor structure with partially etched gate and method of fabricating the same | |
| EP0329569B1 (en) | Semiconductor device with a thin insulating film | |
| CN1044947C (zh) | 形成半导体器件电荷存贮电极的方法 |