JPH0567761A - イメージセンサ - Google Patents

イメージセンサ

Info

Publication number
JPH0567761A
JPH0567761A JP3230137A JP23013791A JPH0567761A JP H0567761 A JPH0567761 A JP H0567761A JP 3230137 A JP3230137 A JP 3230137A JP 23013791 A JP23013791 A JP 23013791A JP H0567761 A JPH0567761 A JP H0567761A
Authority
JP
Japan
Prior art keywords
image sensor
conductor layer
circuit conductor
semiconductor
sensor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3230137A
Other languages
English (en)
Inventor
Tetsuro Nakamura
哲朗 中村
Eiichiro Tanaka
栄一郎 田中
Shinji Fujiwara
慎司 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3230137A priority Critical patent/JPH0567761A/ja
Publication of JPH0567761A publication Critical patent/JPH0567761A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体イメージセンサチップを、従来の複雑
な金属細線による配線(ワイヤーボンド)作業を行なわ
ず、また、バンプ電極を形成することなく、簡単、短時
間で基板に実装し、信頼性が高く、しかも安価なイメー
ジセンサを提供する。 【構成】 表面にJIS B 0601表記法で中心線
平均粗さRa=(3.2〜0.4)a、最大高さRma
x=(6.3〜0.8)S程度の凹凸を設けた回路導体
層12をその表面に有する透光性基板11に、光硬化型
絶縁樹脂15を介して、受光素子17を有する半導体イ
メージセンサチップ13をフェイスダウンで、その電極
14と回路導体層12とが当接するように実装して、イ
メージセンサを構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は光学画像を電気信号に変
換するイメージセンサに関するものである。
【0002】
【従来の技術】従来、イメージセンサは、図2に於て導
体配線を形成した透明基板上20に、受光素子22を含
む半導体素子21を導電性接着剤により固定し、半導体
の電極25と回路導体層24とをワイヤーボンド法によ
り金やアルミニウムなどの金属細線で接続し、さらに、
その上から透明なガラス封止材によって封止する構造を
とっていた。
【0003】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、ワイヤーボンド等複雑な工程が必要であ
った。
【0004】
【課題を解決するための手段】上記問題点を解決するた
めに本発明は、表面上に回路導体層を形成した透光性基
板に、光硬化型絶縁樹脂を介して受光素子を有する半導
体素子を、フェイスダウンで、その素子上に形成された
取り出し電極が上記回路導体層に当接するように実装す
ることによりイメージセンサを作成する。ここに於て、
上記回路導体層の表面を適度に粗す事により安定した電
気的接続と物理的接続を得るイメージセンサ。
【0005】
【作用】本発明は上記した構成によって、半導体イメー
ジセンサチップの電極と回路導体層との物理的及び電気
的接続を向上させ、イメージセンサの信頼性を向上させ
るものである。
【0006】
【実施例】以下本発明の一実施例のイメージセンサにつ
いて、図面を参照しながら説明する。
【0007】図1(a)、(b)は本発明の実施例にお
けるイメージセンサの正面断面図と側面断面図を示すも
のである。11は透光性基板、12は透光性基板11の
表面上に形成された回路導体層、13は半導体素子とし
て用いたイメージセンサチップ、14はイメージセンサ
チップ13に設けられている電極、15は半導体イメー
ジセンサチップ13を、透光性基板11へ実装するため
の透明光硬化型絶縁樹脂、16は半導体イメージセンサ
チップ13を保護するための保護層、17は半導体イメ
ージセンサチップ13に設けられている受光素子であ
る。
【0008】以上のように構成されたイメージセンサの
製造方法を説明する。まず半導体プロセスを用いて単結
晶シリコン基板(ウエハ)上に、フォトトランジスタま
たはフォトダイオード等の受光素子17とCCDやMO
S、バイポーラIC等のアクセス回路(図示せず)を設
けたものを作る。各電極14については、2層Al配線
のプロセスを用い、スパッタリング方法により数μm程
度ウエハ表面より突出した構造になっている。その後こ
のウエハを高精度ダイシング技術により切断し、半導体
イメージセンサチップ13を作る。次にポリアリレート
(PA)、ポリエーテルサルフォン(PES)またはポ
リエチレンテレフタレート(PET)等の透光性基板1
1上に、銅等の金属を、蒸着法やスパッタリング法、ま
たは箔等を用いて形成し、後にフォトリソ法によって回
路導体層12を形成する。この透光性基板11の所定に
位置に、アクリレート系の透明光硬化型絶縁樹脂15を
スタンピング法やスクリーン印刷法等で所定量塗布し、
その上に半導体イメージセンサチップ13を電極14が
所定の回路導体層12に当接するようにフェイスダウン
で配置する。その後、この半導体イメージセンサチップ
13の上方から圧力を加えながら、透明光硬化型絶縁樹
脂15に透光性基板11を通して紫外線照射をし、硬化
させ、実装を完了する。さらにその上からシリコーン等
の樹脂をディスペンサー等で塗布し、保護層16を形成
する。
【0009】このイメージセンサについては、透光性基
板11及び透明光硬化型絶縁樹脂15を通して光情報を
受光素子17が検知し、これを電気信号に変換するよう
になっている。
【0010】透明光硬化型絶縁樹脂15としては、ウレ
タンアクリレート系、あるいはエポキシアクリレート系
の紫外線硬化樹脂が接着性、光感度の点から好適であ
る。
【0011】上記図1の構成のイメージセンサを作成す
る際に、透光性基板11にポリアリレートフィルムを用
い、またその上に銅箔を貼り、フォトリソ法により回路
導体層を形成した。
【0012】この回路導体層の表面の好ましい粗さはに
JIS B 0601による表記法で中心線平均粗さR
a=1.5a、最大高さRmax=3.0S程度の粗さ
を設けることにより電極14との電気的接続性を向上さ
せ、高温高湿(85℃、85%)、高温(85℃)、低
温(ー40℃)及び熱衝撃(ー40℃〜+85℃)等の
種々の試験に耐えることを可能にし、イメージセンサと
しての信頼性を飛躍的に向上させ、実用化を可能にし
た。
【0013】
【発明の効果】以上のように本発明によれば、半導体イ
メージセンサ素子を金属細線による配線(ワイヤーボン
ド)作業を行なわず、また、半導体素子においてもバン
プ電極を形成することなく、回路導体層を設けた透光性
基板に、高信頼性で実装することができ、しかも安価な
イメージセンサを提供することができる。
【図面の簡単な説明】
【図1】本発明の実施例におけるイメージセンサの正面
断面図と側面断面図
【図2】従来のイメージセンサの断面図
【符号の説明】
11 透光性基板 12 回路導体層 13 半導体イメージセンサチップ 14 電極 15 透明光硬化型絶縁樹脂 16 保護膜 17 受光素子 20 透明基板 21 半導体イメージセンサチップ 22 受光素子 23 封止ガラス 24 回路導体層 25 電極 26 金属細線

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】表面上に回路導体層を形成した透光性基板
    と、この透光性基板の表面上に、光硬化型絶縁樹脂を介
    して実装した受光素子を有する半導体素子を乗せ、上記
    半導体素子はフェイスダウンで、その素子上に形成され
    た取り出し電極が上記回路導体層に当接する構造をした
    イメージセンサにおいて、 少なくとも上記回路導体層の表面が粗されている事を特
    徴とするイメージセンサ。
JP3230137A 1991-09-10 1991-09-10 イメージセンサ Pending JPH0567761A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3230137A JPH0567761A (ja) 1991-09-10 1991-09-10 イメージセンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3230137A JPH0567761A (ja) 1991-09-10 1991-09-10 イメージセンサ

Publications (1)

Publication Number Publication Date
JPH0567761A true JPH0567761A (ja) 1993-03-19

Family

ID=16903165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3230137A Pending JPH0567761A (ja) 1991-09-10 1991-09-10 イメージセンサ

Country Status (1)

Country Link
JP (1) JPH0567761A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS614780A (ja) * 1984-06-18 1986-01-10 Tadashi Takemoto スポツト溶接用仮止め接着剤組成物
JPH036828A (ja) * 1989-06-02 1991-01-14 Matsushita Electric Ind Co Ltd 半導体装置
JPH03142880A (ja) * 1989-10-27 1991-06-18 Matsushita Electric Ind Co Ltd 半導体装置とそれを用いたイメージセンサ及びイメージセンサユニット

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS614780A (ja) * 1984-06-18 1986-01-10 Tadashi Takemoto スポツト溶接用仮止め接着剤組成物
JPH036828A (ja) * 1989-06-02 1991-01-14 Matsushita Electric Ind Co Ltd 半導体装置
JPH03142880A (ja) * 1989-10-27 1991-06-18 Matsushita Electric Ind Co Ltd 半導体装置とそれを用いたイメージセンサ及びイメージセンサユニット

Similar Documents

Publication Publication Date Title
US5666270A (en) Bump electrode, semiconductor integrated circuit device using the same, multi-chip module having the semiconductor integrated circuit devices and method for producing semicondutcor device having the bump electrode
US5405809A (en) Semiconductor device, an image sensor device, and methods for producing the same
CN103489885B (zh) 图像传感器芯片的晶圆级封装方法
JP2991983B2 (ja) 半導体デバイス及びその製造方法
WO1992010856A1 (en) Optoelectronic device component package and method of making the same
EP1251557B1 (en) Method of manufacturing semiconductor devices and semiconductor device
CN108022904A (zh) 一种指纹识别芯片的封装结构以及封装方法
JP3073550B2 (ja) 半導体装置
JP2574559B2 (ja) イメージセンサの製造方法
JPH0567761A (ja) イメージセンサ
JP2574593B2 (ja) 密着型イメージセンサ
CN105914215A (zh) Cmos图像传感器的芯片级封装方法
CN217405439U (zh) 芯片封装结构
CN105810705A (zh) 高像素影像传感芯片的封装结构及其制作方法
JPH04305974A (ja) イメージセンサ
JPH04359471A (ja) イメージセンサ
JP2532726B2 (ja) 半導体装置及びそれを用いたイメ―ジセンサ―
KR970053725A (ko) 반도체 장치
JPH0563112A (ja) 半導体装置
JP2524003B2 (ja) 完全密着型イメ―ジセンサ及びユニット
JP2616237B2 (ja) 完全密着型イメージセンサ及びユニット
JPH0719895B2 (ja) 密着型イメージセンサ
JPH02263476A (ja) 半導体実装方法
JPH03142880A (ja) 半導体装置とそれを用いたイメージセンサ及びイメージセンサユニット
JPH04309265A (ja) 実装装置および半導体装置の製造方法