JPH0568894B2 - - Google Patents
Info
- Publication number
- JPH0568894B2 JPH0568894B2 JP60061280A JP6128085A JPH0568894B2 JP H0568894 B2 JPH0568894 B2 JP H0568894B2 JP 60061280 A JP60061280 A JP 60061280A JP 6128085 A JP6128085 A JP 6128085A JP H0568894 B2 JPH0568894 B2 JP H0568894B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- memory
- circuit
- correction amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 14
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 9
- 238000000411 transmission spectrum Methods 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000003044 adaptive effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C5/00—Amplitude modulation and angle modulation produced simultaneously or at will by the same modulating signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/08—Modifications of modulator to linearise modulation, e.g. by feedback, and clearly applicable to more than one type of modulator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3282—Acting on the phase and the amplitude of the input signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
- H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
- H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
- H03C2200/0004—Circuit elements of modulators
- H03C2200/0029—Memory circuits, e.g. ROMs, RAMs, EPROMs, latches, shift registers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
- H03C2200/0037—Functional aspects of modulators
- H03C2200/0058—Quadrature arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
- H03C2200/0037—Functional aspects of modulators
- H03C2200/0079—Measures to linearise modulation or reduce distortion of modulation characteristics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/06—Means for changing frequency deviation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/57—Separate feedback of real and complex signals being present
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、多値変調、とりわけ直交振幅変調の
ように搬送波の振幅および位相を情報として用い
る多値変調（QAM）において、増幅器の非線形
性を補償するために予め送信信号波形を変形させ
て送出する変調装置に関する。
ように搬送波の振幅および位相を情報として用い
る多値変調（QAM）において、増幅器の非線形
性を補償するために予め送信信号波形を変形させ
て送出する変調装置に関する。
（従来の技術）
通常の増幅器の入出力非線形特性には、第７図
に示すように、AM−AM変換と呼ばれる出力振
幅の飽和特性と、AM−PM変換と呼ばれる出力
位相の入力振幅による変化がある。入力振幅が飽
和点から十分小さい点では、振幅特性は直線であ
り位相の変化もない。しかしながら、入力振幅が
飽和点に近づくにつれて、出力振幅は飽和し、出
力位相は回転し始める。その結果として送信スペ
クトルの劣化、および受信特性の劣化をまねく。
に示すように、AM−AM変換と呼ばれる出力振
幅の飽和特性と、AM−PM変換と呼ばれる出力
位相の入力振幅による変化がある。入力振幅が飽
和点から十分小さい点では、振幅特性は直線であ
り位相の変化もない。しかしながら、入力振幅が
飽和点に近づくにつれて、出力振幅は飽和し、出
力位相は回転し始める。その結果として送信スペ
クトルの劣化、および受信特性の劣化をまねく。
第３図ａ〜ｄはこのような非線形増幅器の信号
に対する影響を示している。変調は16値QAMの
場合を想定している。第３図ａは本来あるべき送
信信号の位相平面における信号点分布であり、第
３図ｂはその時の送信スペクトル分布である。第
３図ｃは動作点を飽和レベルの近くにしたときの
増幅器出力の位相平面における信号点の分布を示
す。第３図ｃの信号点は第３図ａの信号点に比し
て歪んでいる。この時の送信スペクトルは第３図
ｄに示すように、３次および５次等奇数次の相互
変調成分が出て、隣接チヤンネルへの干渉の原因
となる。また、受信機は第３図ａの信号点が送ら
れたものとして判定を行うので、第３図ｃのよう
な信号点が送られると、小さな雑音によつて誤り
を起してしまい、受信特性が劣化する。
に対する影響を示している。変調は16値QAMの
場合を想定している。第３図ａは本来あるべき送
信信号の位相平面における信号点分布であり、第
３図ｂはその時の送信スペクトル分布である。第
３図ｃは動作点を飽和レベルの近くにしたときの
増幅器出力の位相平面における信号点の分布を示
す。第３図ｃの信号点は第３図ａの信号点に比し
て歪んでいる。この時の送信スペクトルは第３図
ｄに示すように、３次および５次等奇数次の相互
変調成分が出て、隣接チヤンネルへの干渉の原因
となる。また、受信機は第３図ａの信号点が送ら
れたものとして判定を行うので、第３図ｃのよう
な信号点が送られると、小さな雑音によつて誤り
を起してしまい、受信特性が劣化する。
送信スペクトル特性および受信特性の劣化を防
ぐために、このような増幅器の非線形性を補償す
る必要がある。
ぐために、このような増幅器の非線形性を補償す
る必要がある。
従来、このような非線形性を補償し、かつ増幅
器特性の時間変化をも補償する手段として、特公
開−58−105658にあるものがある。第４図は従来
の適応線形化回路付の変調装置を示すブロツク図
である。入力端子４００からは送電データ系列が
並列に入力する。第４図中の結線上の斜線は複数
の結線を示す。送信データ系列は、第１のメモリ
ーであるランダム・アクセス・メモリー４１０
｛RAM（Random Access Memory）｝及び、第
２のメモリーであるリード・オンリー・メモリー
４２０｛ROM（Read Only Memory）｝のアド
レスとなる。ROM４２０には第３図ａのような
本来の信号点配置が複素数数値として記憶されて
おり、RAM４１０の内容は非線形増幅器出力が
正しい信号点になる様に歪ませた値が同じく複素
数値として入れられている。RAM４１０の出力
はデイジタル・アナログ変換器４３０でアナログ
信号に変換された後ロー・パス・フイルター４３
５で帯域制限され変調器４４０で発振器４５１の
出力を直交変調し端子４０１から非線形増幅器へ
出力される。RAM４１０の内容を適応的に変化
させるために、非線形増幅器の出力を端子４０２
から入力し復調器４６０で発振器４５１の出力を
用いて復調する。復調器４６０で復調された信号
は、アナログ・デイジタル変換器４７０で複素デ
イジタル信号に変換される。この複素デイジタル
信号をROM４２０から読み出される本来あるべ
き信号から減算回路４８０で減算し、その結果を
修正量発生回路４９０で一定係数ｋ倍して（一般
にｋは１より十分小さな値にする）、RAM４１
０から読み出された出力に加算回路４９１で加え
る。もしも復調された値がROM４２０からの本
来あるべき値よりも大きいときはRAM４１０の
内容を小さくする様に制御し、復調された値が
ROM４２０からの本来あるべき値よりも小さい
ときはRAM４１０の内容を大きくする様に制御
する。この様にすることによつて非線形増幅器の
入出力特性がたとえ変化しても、常に非線形増幅
器の出力、すなわち端子４０２からの入力信号が
第３図ａの様に正しい信号点配置になる様に
RAM４１０の内容を制御することができる。
器特性の時間変化をも補償する手段として、特公
開−58−105658にあるものがある。第４図は従来
の適応線形化回路付の変調装置を示すブロツク図
である。入力端子４００からは送電データ系列が
並列に入力する。第４図中の結線上の斜線は複数
の結線を示す。送信データ系列は、第１のメモリ
ーであるランダム・アクセス・メモリー４１０
｛RAM（Random Access Memory）｝及び、第
２のメモリーであるリード・オンリー・メモリー
４２０｛ROM（Read Only Memory）｝のアド
レスとなる。ROM４２０には第３図ａのような
本来の信号点配置が複素数数値として記憶されて
おり、RAM４１０の内容は非線形増幅器出力が
正しい信号点になる様に歪ませた値が同じく複素
数値として入れられている。RAM４１０の出力
はデイジタル・アナログ変換器４３０でアナログ
信号に変換された後ロー・パス・フイルター４３
５で帯域制限され変調器４４０で発振器４５１の
出力を直交変調し端子４０１から非線形増幅器へ
出力される。RAM４１０の内容を適応的に変化
させるために、非線形増幅器の出力を端子４０２
から入力し復調器４６０で発振器４５１の出力を
用いて復調する。復調器４６０で復調された信号
は、アナログ・デイジタル変換器４７０で複素デ
イジタル信号に変換される。この複素デイジタル
信号をROM４２０から読み出される本来あるべ
き信号から減算回路４８０で減算し、その結果を
修正量発生回路４９０で一定係数ｋ倍して（一般
にｋは１より十分小さな値にする）、RAM４１
０から読み出された出力に加算回路４９１で加え
る。もしも復調された値がROM４２０からの本
来あるべき値よりも大きいときはRAM４１０の
内容を小さくする様に制御し、復調された値が
ROM４２０からの本来あるべき値よりも小さい
ときはRAM４１０の内容を大きくする様に制御
する。この様にすることによつて非線形増幅器の
入出力特性がたとえ変化しても、常に非線形増幅
器の出力、すなわち端子４０２からの入力信号が
第３図ａの様に正しい信号点配置になる様に
RAM４１０の内容を制御することができる。
（発明が解決しようとする問題点）
しかしながら、このような従来の方式では受信
特性の劣化を防ぐことはできても、送信スペクト
ルの劣化は防ぐことはできない。
特性の劣化を防ぐことはできても、送信スペクト
ルの劣化は防ぐことはできない。
例えば、帯域制限された４値信号が第５図ａの
実線のようだとする。その時、歪みを受けると第
５図ａの破線のようになり、このような軌跡の変
化がスペクトルの劣化をまねく。RAM４１０
は、各シンボル点での信号点を出力するだけであ
り、フイルター４３５の出力は、第５図ｂのよう
になる。さらにこれに歪みが加わると、第５図ｃ
の実線のようになる。ところが本来あるべき信号
軌跡（第５図ｃの破線）とは一致しないため送信
スペクトルは十分改善されない。このように、第
４図のような線形化回路では、シンボル点での線
形性のみを補償し、途中の軌跡までは補償してい
ない。したがつて、送信スペクトルの劣化改善に
ついては全く考慮されていない。
実線のようだとする。その時、歪みを受けると第
５図ａの破線のようになり、このような軌跡の変
化がスペクトルの劣化をまねく。RAM４１０
は、各シンボル点での信号点を出力するだけであ
り、フイルター４３５の出力は、第５図ｂのよう
になる。さらにこれに歪みが加わると、第５図ｃ
の実線のようになる。ところが本来あるべき信号
軌跡（第５図ｃの破線）とは一致しないため送信
スペクトルは十分改善されない。このように、第
４図のような線形化回路では、シンボル点での線
形性のみを補償し、途中の軌跡までは補償してい
ない。したがつて、送信スペクトルの劣化改善に
ついては全く考慮されていない。
そこで、本発明の目的は、このような欠点を克
服し、受信特性のみならず、送信スペクトルの特
性も改善する非線形補償回路付変調装置の提供に
ある。
服し、受信特性のみならず、送信スペクトルの特
性も改善する非線形補償回路付変調装置の提供に
ある。
（問題点を解決するための手段）
前述の問題点を解決するために本願の第１の発
明が提供する変調装置は、入力したＮ値デイジタ
ル信号をＫシンボル分たくわえるシフトレジスタ
と；前記Ｎ値デイジタル信号のシンボル周波数よ
りも速い速度で動作するカウンターと；前記シフ
トレジスタの出力及び前記カウンターの出力を受
けて、前記Ｎ値デイジタル信号に対応する帯域制
限された本来送信されるべき送信信号のサンプル
値系列を出力する内容固定の第１のメモリーと；
前記シフトレジスタの出力及び前記カウンターの
出力を受けて、本来送るべき信号を予め歪ませた
歪信号を出力する書きかえ可能な第２のメモリー
と；前記歪信号を用いて搬送波を変調し、増幅器
へ出力する変調器と；前記増幅器の出力を復調し
て復調信号を生ずる復調器と；前記サンプル値系
列から前記復調信号を減算する減算回路と；この
減算回路の出力から修正量を求める修正量発生回
路と；前記修正量と前記歪信号とを加算すう加算
回路とからなり；この加算回路の出力を前記第２
のメモリーに書き込み前記第２のメモリーの内容
を適応的に変化させることを特徴とする。
明が提供する変調装置は、入力したＮ値デイジタ
ル信号をＫシンボル分たくわえるシフトレジスタ
と；前記Ｎ値デイジタル信号のシンボル周波数よ
りも速い速度で動作するカウンターと；前記シフ
トレジスタの出力及び前記カウンターの出力を受
けて、前記Ｎ値デイジタル信号に対応する帯域制
限された本来送信されるべき送信信号のサンプル
値系列を出力する内容固定の第１のメモリーと；
前記シフトレジスタの出力及び前記カウンターの
出力を受けて、本来送るべき信号を予め歪ませた
歪信号を出力する書きかえ可能な第２のメモリー
と；前記歪信号を用いて搬送波を変調し、増幅器
へ出力する変調器と；前記増幅器の出力を復調し
て復調信号を生ずる復調器と；前記サンプル値系
列から前記復調信号を減算する減算回路と；この
減算回路の出力から修正量を求める修正量発生回
路と；前記修正量と前記歪信号とを加算すう加算
回路とからなり；この加算回路の出力を前記第２
のメモリーに書き込み前記第２のメモリーの内容
を適応的に変化させることを特徴とする。
また、前述の問題点を解決するために本願の第
２の発明が提供する変調装置は、入力したＮ値デ
イジタル信号をＫシンボル分たくわえるシフトレ
ジスタと；前記Ｎ値デイジタル信号のシンボル周
波数よりも早く動作するカウンターと；前記シフ
トレジスタ内の信号系列パターン及び前記カウン
ター出力を受けて、前記Ｎ値デイジタル信号に対
応した帯域制限された本来送信されるべき送信信
号サンプル値系列を出力する内容固定の第１のメ
モリーと；前記信号系列パターン及び前記カウン
ター出力を受けて、増幅器の非線形性補償用の信
号を出力する書き換え可能な第２のメモリーと；
前記第１のメモリーの出力と前記第２のメモリー
の出力とを加算して予め歪ませた信号を出力する
第１の加算回路と；前記加算回路の出力を用いて
搬送波を変調し、前記増幅器へ出力する変調器
と；前記増幅器の出力を復調する復調器と；前記
第１のメモリーの出力から前記復調器の出力を引
く減算回路と；この減算回路の出力を受けて修正
量を計算する修正量発生回路と；前記修正量と前
記第２のメモリーの出力とを加算する第２の加算
回路とからなり；この第２の加算回路の出力を前
記第２のメモリーに書き込んで歪補償量を適応的
に書き換えることを特徴とする。
２の発明が提供する変調装置は、入力したＮ値デ
イジタル信号をＫシンボル分たくわえるシフトレ
ジスタと；前記Ｎ値デイジタル信号のシンボル周
波数よりも早く動作するカウンターと；前記シフ
トレジスタ内の信号系列パターン及び前記カウン
ター出力を受けて、前記Ｎ値デイジタル信号に対
応した帯域制限された本来送信されるべき送信信
号サンプル値系列を出力する内容固定の第１のメ
モリーと；前記信号系列パターン及び前記カウン
ター出力を受けて、増幅器の非線形性補償用の信
号を出力する書き換え可能な第２のメモリーと；
前記第１のメモリーの出力と前記第２のメモリー
の出力とを加算して予め歪ませた信号を出力する
第１の加算回路と；前記加算回路の出力を用いて
搬送波を変調し、前記増幅器へ出力する変調器
と；前記増幅器の出力を復調する復調器と；前記
第１のメモリーの出力から前記復調器の出力を引
く減算回路と；この減算回路の出力を受けて修正
量を計算する修正量発生回路と；前記修正量と前
記第２のメモリーの出力とを加算する第２の加算
回路とからなり；この第２の加算回路の出力を前
記第２のメモリーに書き込んで歪補償量を適応的
に書き換えることを特徴とする。
（発明の原理）
本発明の適応線形化回路は、シンボル点だけで
なく、従来方式では考慮していなかつたシンボル
点間の信号の波形をもあらかじめ歪ませることに
よつて増幅器の非線形性の補償をより完全に行な
おうとするものである。このような補償を行なう
ことによつて送信信号波形は本来送信されるべき
帯域制限波形となつて、送信スペクトル波形の劣
化も改善される。
なく、従来方式では考慮していなかつたシンボル
点間の信号の波形をもあらかじめ歪ませることに
よつて増幅器の非線形性の補償をより完全に行な
おうとするものである。このような補償を行なう
ことによつて送信信号波形は本来送信されるべき
帯域制限波形となつて、送信スペクトル波形の劣
化も改善される。
（実施例）
次に実施例を挙げ本願の第１及び第２の発明を
一層詳しく説明する。
一層詳しく説明する。
本願の第１の発明の一実施例をブロツク図で第
１図に示す。端子１０１から入力したＮ値デイジ
タル信号系列｛ao｝は、シフトレジスタ１２０に
おいてＫシンボル分蓄積される。ここでＫは、こ
の実施例で用いる帯域制限フイルターのインバー
ルスレスポンスの長さに対応する。第１のメモリ
ーであるROM１３０は、シフトレジスタ１２０
から並列出力された信号でアドレス指定され、シ
フトレジスタ内のシンボルパターンに対応した１
シンボル時間分のサンプルされた送信信号波形を
カウンター１１０の出力を受けて出力する。この
時の送信信号波形は、すでに帯域制限された信号
であり、例えばＮ値QAMを変調方式として用い
る時には２次元の信号となる。第６図に、ROM
１３０の出力例を、16値、QAMの実部信号で４
点内捜したものを例に実線で示した。シフトレジ
スタ１２０出力およびカウンター１１０の出力
は、第２のメモリーであるRAM１４０に対して
も同様にアドレス指定し、RAM１４０はシフト
レジスタ内シンボルパターンに対応した１シンボ
ル分の複素信号波形を出力する。RAM１４０出
力は、本来送信されるべき信号波形を予め増幅器
の非線形性を補償するように歪ませた信号波形で
あり、増幅器を通ることで本来の波形のもどる。
RAM１４０出力の実部の例を第６図にROM１
３０の出力例に対応して破線で示した。RAM１
４０からのサンプル値系列は、デイジタル・アナ
ログ変換器（DA変換器）１５０においてアナロ
グ信号となる。直交変調器１６０において、搬送
波である発信器１６１の出力をDA変換器１５０
の出力で変調する。変調された信号は端子１０２
から非線形増幅器に入力される。端子１０３には
非線形増幅器の出力の一部が入力し、直交復調器
１６５で複素信号が復調される。アナログ・デイ
ジタル変換器（AD変換器）１５５で復調器１６
５出力がサンプルされる。サンプルされたAD変
換器出力は、減算回路１７０でROM１３０出力
と比較され、その差（ROM出力−AD変換器出
力）が出力される。修正量発生回路１８０におい
て減算回路１７０出力はｐ倍されて加算回路１９
０においてRAM１４０出力と加算される（ｐは
１より小さい定数）。加算回路１９０出力が
RAM１４０に書き込まれることによつて増幅器
の特性の時間変化に対しても適応的に補償する。
このような線形化回路付変調装置を用いると、増
幅器出力において完全に補償された送信信号波形
が出力される。
１図に示す。端子１０１から入力したＮ値デイジ
タル信号系列｛ao｝は、シフトレジスタ１２０に
おいてＫシンボル分蓄積される。ここでＫは、こ
の実施例で用いる帯域制限フイルターのインバー
ルスレスポンスの長さに対応する。第１のメモリ
ーであるROM１３０は、シフトレジスタ１２０
から並列出力された信号でアドレス指定され、シ
フトレジスタ内のシンボルパターンに対応した１
シンボル時間分のサンプルされた送信信号波形を
カウンター１１０の出力を受けて出力する。この
時の送信信号波形は、すでに帯域制限された信号
であり、例えばＮ値QAMを変調方式として用い
る時には２次元の信号となる。第６図に、ROM
１３０の出力例を、16値、QAMの実部信号で４
点内捜したものを例に実線で示した。シフトレジ
スタ１２０出力およびカウンター１１０の出力
は、第２のメモリーであるRAM１４０に対して
も同様にアドレス指定し、RAM１４０はシフト
レジスタ内シンボルパターンに対応した１シンボ
ル分の複素信号波形を出力する。RAM１４０出
力は、本来送信されるべき信号波形を予め増幅器
の非線形性を補償するように歪ませた信号波形で
あり、増幅器を通ることで本来の波形のもどる。
RAM１４０出力の実部の例を第６図にROM１
３０の出力例に対応して破線で示した。RAM１
４０からのサンプル値系列は、デイジタル・アナ
ログ変換器（DA変換器）１５０においてアナロ
グ信号となる。直交変調器１６０において、搬送
波である発信器１６１の出力をDA変換器１５０
の出力で変調する。変調された信号は端子１０２
から非線形増幅器に入力される。端子１０３には
非線形増幅器の出力の一部が入力し、直交復調器
１６５で複素信号が復調される。アナログ・デイ
ジタル変換器（AD変換器）１５５で復調器１６
５出力がサンプルされる。サンプルされたAD変
換器出力は、減算回路１７０でROM１３０出力
と比較され、その差（ROM出力−AD変換器出
力）が出力される。修正量発生回路１８０におい
て減算回路１７０出力はｐ倍されて加算回路１９
０においてRAM１４０出力と加算される（ｐは
１より小さい定数）。加算回路１９０出力が
RAM１４０に書き込まれることによつて増幅器
の特性の時間変化に対しても適応的に補償する。
このような線形化回路付変調装置を用いると、増
幅器出力において完全に補償された送信信号波形
が出力される。
本願の第２の発明の一実施例をブロツク図で第
２図に示す。第１図の実施例においては予め歪ま
せた信号を第２のメモリーであるRAM１４０に
記憶させていたが、第２図の実施例では、第２の
メモリーRAM２１０には、歪の成分のみを記憶
させておく。第１のメモリーであるROM１３０
出力とRAM２１０出力とを第１の加算回路２２
０において加算することにより非線形性を補償す
るための歪んだ信号が得られる。第２の加算回路
２３０では、歪成分であるRAM２１０出力と歪
修正量である修正量発生回路１８０出力とを加
え、その加算結果をRAM２１０に書き込む。そ
の結果として補償すべき歪量が適応的に修正され
る。
２図に示す。第１図の実施例においては予め歪ま
せた信号を第２のメモリーであるRAM１４０に
記憶させていたが、第２図の実施例では、第２の
メモリーRAM２１０には、歪の成分のみを記憶
させておく。第１のメモリーであるROM１３０
出力とRAM２１０出力とを第１の加算回路２２
０において加算することにより非線形性を補償す
るための歪んだ信号が得られる。第２の加算回路
２３０では、歪成分であるRAM２１０出力と歪
修正量である修正量発生回路１８０出力とを加
え、その加算結果をRAM２１０に書き込む。そ
の結果として補償すべき歪量が適応的に修正され
る。
信号波形に比べて歪成分は信号レベルが十分小
さな信号であるから、このような構成にすること
により、RAMの容量が第１図の実施例に比べて
少なくできる。
さな信号であるから、このような構成にすること
により、RAMの容量が第１図の実施例に比べて
少なくできる。
なお、第１図実施例および第２図実施例におい
て用いた減算回路１７０において、（AD変換器
１５５出力−ROM１３０出力）の値が出力され
る時には、加算回路１９０及び２３０の代わりに
減算回路を用いればよい。
て用いた減算回路１７０において、（AD変換器
１５５出力−ROM１３０出力）の値が出力され
る時には、加算回路１９０及び２３０の代わりに
減算回路を用いればよい。
また、これら実施例では修正量発生回路１８０
を一定係数ｋ倍するものとして説明したが、減算
回路１７０の出力の符号のみを保持し、大きさは
一定の小さな値にする様な回路を修正量発生回路
として用いても同様の効果が得られる。なお、こ
れら実施例では、16値QAM変調について説明し
たが、他のどの様なデイジタル変調方式について
も同様の方式で非線形増幅器による劣化を防ぐこ
とができるのは明らかである。
を一定係数ｋ倍するものとして説明したが、減算
回路１７０の出力の符号のみを保持し、大きさは
一定の小さな値にする様な回路を修正量発生回路
として用いても同様の効果が得られる。なお、こ
れら実施例では、16値QAM変調について説明し
たが、他のどの様なデイジタル変調方式について
も同様の方式で非線形増幅器による劣化を防ぐこ
とができるのは明らかである。
以上記したように、本発明の変調装置は自動的
に非線形増幅器の特性に合わせて非線形増幅器の
出力が正しい送信信号波形になるようにすること
ができ、調整がきわめて容易である。また、増幅
器の特性の温度による変化に対しても追従させる
ことができる。
に非線形増幅器の特性に合わせて非線形増幅器の
出力が正しい送信信号波形になるようにすること
ができ、調整がきわめて容易である。また、増幅
器の特性の温度による変化に対しても追従させる
ことができる。
また、第１図及び第２図の実施例においてデイ
ジタル・アナログ変換器１５０からアナログ・デ
イジタル変換器１５５までの間に遅延時間がある
場合にはROM１３０から減算回路１７０までの
間に遅延回路を入れて、ROM１３０出力が、
AD変換器１５５出力と等しく遅延するようにす
る必要がある。さらにこの遅延時間が１サンプル
周期以上になる場合にはRAMの書き込みアドレ
スも、同様に遅延させて読み出しアドレスと切り
換える必要がある。
ジタル・アナログ変換器１５０からアナログ・デ
イジタル変換器１５５までの間に遅延時間がある
場合にはROM１３０から減算回路１７０までの
間に遅延回路を入れて、ROM１３０出力が、
AD変換器１５５出力と等しく遅延するようにす
る必要がある。さらにこの遅延時間が１サンプル
周期以上になる場合にはRAMの書き込みアドレ
スも、同様に遅延させて読み出しアドレスと切り
換える必要がある。
（発明の効果）
本発明によれば、以上に説明したように、受信
特性のみならず送信スペクトル特性をも改善する
非線形補償回路付の変調装置が提供できる。
特性のみならず送信スペクトル特性をも改善する
非線形補償回路付の変調装置が提供できる。
第１図は本願の第１の発明の一実施例を示すブ
ロツク図、第２図は本願の第２の発明の一実施例
を示すブロツク図、第３図ａ，ｂ，ｃ，ｄは16値
QAMの非線形増幅器による歪を示す図、第４図
は従来の適応線形化回路付変調装置を示すブロツ
ク図、第５図ａ，ｂ，ｃは従来の適応線形化回路
付変調装置の各部の波形を示す図、第６図は第１
図実施例におけるメモリー出力の波形を示す図、
第７図は非線形増幅器の入出力特性を示す図であ
る。 １０１，１０３……入力端子、１０２……出力
端子、１１０……カウンター、１２０……シフト
レジスタ、１３０……第１のメモリーである
ROM、１４０……第２のメモリーであるRAM、
１５０……DA変換器、１５５……AD変換器、
１６０……変調器、１６１……発信器、１６５…
…復調器、１７０……減算回路、１８０……修正
量発生回路、１９０……加算器、２１０……第２
のメモリーであるRAM、２２０……第１の加算
器、２３０……第２の加算器、４００，４０２…
…入力端子、４０１……出力端子、４１０……
RAM、４２０……ROM、４３０……DA変換
器、４４０……変調器、４５１……発信器、４６
０……復調器、４７０……AD変換器、４８０…
…減算回路、４９０……修正量発生回路、４３５
……帯域制限フリルター、４９１……加算回路。
ロツク図、第２図は本願の第２の発明の一実施例
を示すブロツク図、第３図ａ，ｂ，ｃ，ｄは16値
QAMの非線形増幅器による歪を示す図、第４図
は従来の適応線形化回路付変調装置を示すブロツ
ク図、第５図ａ，ｂ，ｃは従来の適応線形化回路
付変調装置の各部の波形を示す図、第６図は第１
図実施例におけるメモリー出力の波形を示す図、
第７図は非線形増幅器の入出力特性を示す図であ
る。 １０１，１０３……入力端子、１０２……出力
端子、１１０……カウンター、１２０……シフト
レジスタ、１３０……第１のメモリーである
ROM、１４０……第２のメモリーであるRAM、
１５０……DA変換器、１５５……AD変換器、
１６０……変調器、１６１……発信器、１６５…
…復調器、１７０……減算回路、１８０……修正
量発生回路、１９０……加算器、２１０……第２
のメモリーであるRAM、２２０……第１の加算
器、２３０……第２の加算器、４００，４０２…
…入力端子、４０１……出力端子、４１０……
RAM、４２０……ROM、４３０……DA変換
器、４４０……変調器、４５１……発信器、４６
０……復調器、４７０……AD変換器、４８０…
…減算回路、４９０……修正量発生回路、４３５
……帯域制限フリルター、４９１……加算回路。
Claims (1)
- 【特許請求の範囲】 １ 入力したＮ値デイジタル信号をＫシンボル分
たくわえるシフトレジスタと；前記Ｎ値デイジタ
ル信号のシンボル周波数よりも速い速度で動作す
るカウンターと；前記シフトレジスタの出力及び
前記カウンターの出力を受けて、前記Ｎ値デイジ
タル信号に対応する帯域制限された本来送信され
るべき送信信号のサンプル値系列を出力する内容
固定の第１のメモリーと；前記シフトレジスタの
出力及び前記カウンターの出力を受けて、本来送
るべき信号を予め歪ませた歪信号を出力する書き
かえ可能な第２のメモリーと；前記歪信号を用い
て搬送波を変調し、増幅器へ出力する変調器と；
前記増幅器の出力を復調して復調信号を生ずる復
調器と；前記サンプル値系列から前記復調信号を
減算する減算回路と；この減算回路の出力から修
正量を求める修正量発生回路と；前記修正量と前
記歪信号とを加算する加算回路とからなり；この
加算回路の出力を前記第２のメモリーに書き込み
前記第２のメモリーの内容を適応的に変化させる
ことを特徴とする変調装置。 ２ 入力したＮ値デイジタル信号をＫシンボル分
たくわえるシフトレジスタと；前記Ｎ値デイジタ
ル信号のシンボル周波数よりも早く動作するカウ
ンターと；前記シフトレジスタ内の信号系列パタ
ーン及び前記カウンター出力を受けて、前記Ｎ値
デイジタル信号に対応した帯域制限された本来送
信されるべき送信信号サンプル値系列を出力する
内容固定の第１のメモリーと；前記信号系列パタ
ーン及び前記カウンター出力を受けて、増幅器の
非線形性補償用の信号を出力する書き換え可能な
第２のメモリーと；前記第１のメモリーの出力と
前記第２のメモリーの出力とを加算して予め歪ま
せた信号を出力する第１の加算回路と；前記加算
回路の出力を用いて搬送波を変調し、前記増幅器
へ出力する変調器と；前記増幅器の出力を復調す
る復調器と；前記第１のメモリーの出力から前記
復調器の出力を引く減算回路と；この減算回路の
出力を受けて修正量を計算する修正量発生回路
と；前記修正量と前記第２のメモリーの出力とを
加算する第２の加算回路とからなり；この第２の
加算回路の出力を前記第２のメモリーに書き込ん
で歪補償量を適応的に書き換えることを特徴とす
る変調装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60061280A JPS61220546A (ja) | 1985-03-26 | 1985-03-26 | 変調装置 |
| US06/841,217 US4700151A (en) | 1985-03-20 | 1986-03-19 | Modulation system capable of improving a transmission system |
| GB08606965A GB2173074B (en) | 1985-03-20 | 1986-03-20 | Modulation system capable of improving a transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60061280A JPS61220546A (ja) | 1985-03-26 | 1985-03-26 | 変調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61220546A JPS61220546A (ja) | 1986-09-30 |
| JPH0568894B2 true JPH0568894B2 (ja) | 1993-09-29 |
Family
ID=13166633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60061280A Granted JPS61220546A (ja) | 1985-03-20 | 1985-03-26 | 変調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61220546A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2918718B2 (ja) * | 1991-07-25 | 1999-07-12 | 三菱電機株式会社 | 歪補償回路 |
| JP4086133B2 (ja) * | 1999-07-28 | 2008-05-14 | 富士通株式会社 | 無線装置の歪補償方法及び歪補償装置 |
-
1985
- 1985-03-26 JP JP60061280A patent/JPS61220546A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61220546A (ja) | 1986-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373902B1 (en) | Device and method for linearizing transmitter in digital communication system | |
| US6418173B1 (en) | Transmission Apparatus | |
| US4700151A (en) | Modulation system capable of improving a transmission system | |
| US5404378A (en) | Distortion compensating circuit | |
| US6072364A (en) | Adaptive digital predistortion for power amplifiers with real time modeling of memoryless complex gains | |
| US4291277A (en) | Adaptive predistortion technique for linearizing a power amplifier for digital data systems | |
| US6885241B2 (en) | Type-based baseband predistorter function estimation technique for non-linear circuits | |
| JPH03198555A (ja) | 変調装置 | |
| JPH02182060A (ja) | 変調装置 | |
| US20060215783A1 (en) | Distortion compensation apparatus | |
| JPH0580856B2 (ja) | ||
| JP3994308B2 (ja) | プリディストーション型歪補償回路 | |
| EP1193865B1 (en) | Distortion compensation apparatus and distortion compensation method | |
| EP1170859B1 (en) | Distortion compensation method and apparatus | |
| JPH0773243B2 (ja) | 送信機 | |
| JPH0531326B2 (ja) | ||
| JPH0568894B2 (ja) | ||
| JP5673475B2 (ja) | 歪補償装置および歪補償方法 | |
| CN103997301A (zh) | 功率放大器时间延迟不变的预失真方法和装置 | |
| JPH0363265B2 (ja) | ||
| JP3187251B2 (ja) | 歪補償回路 | |
| JP2007049621A (ja) | プリディストーション増幅装置 | |
| JPH08256020A (ja) | 線形補償回路 | |
| JP2918718B2 (ja) | 歪補償回路 | |
| JPH0588005B2 (ja) |