JPH0569680U - 加速度センサ構造 - Google Patents

Abstract

(57)【要約】 【目的】 基板上の占有面積を小さくできるとともに、
センサチップの小型化及び部品点数の低減を図ることが
でき、ひいてはコストの低減を図ることが可能な加速度
センサ構造を提供する。 【構成】 基板１上にバンプ２を介して凹部４を有する
台座３を固定する。台座３上には、固定部７と、中央部
に位置する可動部８と、支持部９とを備えたセンサチッ
プ６を設ける。支持部９上面には歪みゲージ１０を形成
し、台座３の下面には信号処理回路１３を形成する。そ
して、加速度が加えられた場合には、センサチップ６が
応力を受け、その可動部８が撓み、振動する。すると、
歪みゲージ１０がこれを検知し、その検知信号はリード
１１、スタッド１２、配線及びバンプ２を介して前記信
号処理回路１３に入力される。そして、信号処理回路１
３において、検知信号が増幅、処理され、加速度が検出
される。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は加速度センサ構造に関するものである。

【０００２】

【従来の技術】

従来、この種の加速度センサについては、例えば特開昭５７−１３３６２号公 報、特開平１−１５６６６９号公報等において提案されている。

【０００３】 図５に示すように、一般にこの種のセンサは、基板４１上に接着剤層４２を介 して固定された台座４３と、同台座４３上に接着剤層４４を介して固定されたセ ンサチップ４５とを備えている。前記台座４３には凹部４３ａが形成されている とともに、前記センサチップ４５には、可動部４５ａが支持部４５ｂを介して凹 部４３ａ上方に位置するように一体形成されている。

【０００４】 また、図６に示すように、前記支持部４５ｂ上面には歪みゲージ４６が形成さ れている。センサチップ４５上には、歪みゲージ４６に接続された増幅回路、判 定回路等よりなる信号処理回路４７が形成されており、同信号処理回路４７はリ ード４８及びスタッド４９を介して図示しない信号線及び電源等に接続されてい る。そして、加速度変化に伴って前記可動部４５ａが撓んだ場合には、歪みゲー ジ４６によりそれが検知され、信号処理回路４７に歪み信号が入力されるととも に、信号処理回路４７においてその信号が増幅、処理され、加速度が検知される 。

【０００５】 このように、信号処理回路４７をセンサチップ４５上に形成することにより、 基板４１上に形成される加速度センサ全体の面積を小さくすることができる。

【０００６】

【考案が解決しようとする課題】

しかしながら、上記従来の技術では、信号処理回路４７をセンサチップ４５上 に形成することから、センサチップ４５の面積が大きくなってしまっていた。そ の結果、１枚のウエハから得られるセンサチップ４５の個数が少なくなってしま い、コストの上昇を招来していた。

【０００７】 また、図６に示すように、信号処理回路４７を信号線及び電源等に接続するた めに、多くのリード４８及びスタッド４９を必要とし、結果として部品点数の増 大や、接続部分の占有面積の増大を招いていた。

【０００８】 本考案は上記問題点を解決するためになされたものであって、その目的は基板 上の占有面積を小さくできるとともに、センサチップの小型化及び部品点数の低 減を図ることができ、ひいてはコストの低減を図ることの可能な加速度センサ構 造を提供することにある。

【０００９】

【課題を解決するための手段】

上記目的を達成するため、本考案では、上面に凹部が形成された台座と、前記 台座上に固定され、前記凹部の上方に位置する可動部を有するセンサチップと、 前記センサチップに形成され、前記可動部が動くことにより、加速度を検知する 検知手段と、少なくとも一部が前記台座に形成され、前記検知手段からの検知信 号を信号処理する信号処理回路と、前記台座の下面に形成され、基板上に形成さ れた配線と接合される外部端子とを備えたことを特徴とする加速度センサ構造を その要旨とする。

【００１０】

【作用】

上記の構成によれば、台座上に固定されたセンサチップに形成された可動部が 動くことにより、検知手段は加速度を検知する。検知手段からの検知信号が信号 処理回路により信号処理される。基板上に形成された配線と接合される外部端子 は台座の下面に形成されており、また、信号処理回路の少なくとも一部が台座に 形成されているので、その分だけ基板上に占有する面積は小さくなる。また、セ ンサチップには台座に形成された信号処理回路の分だけ、センサチップの面積は 小さいものとなり、さらにはセンサチップから延びる配線も少なくなる。

【００１１】

【実施例】

（第１実施例） 以下、本考案の加速度センサ構造を具体化した第１実施例を図１，２に基づい て説明する。

【００１２】 図１は第１実施例の加速度センサを示す部分断面図であり、図２は加速度セン サの平面図である。これらの図に示すように、セラミック製の基板１上には、外 部端子としてのバンプ２を介して台座３が固定されている。この台座３は四角板 状をなし、その上面の中央部には凹部４が形成されている。また、前記バンプ２ は、導電性を有するはんだよりなり、基板１上に形成された図示しない配線に接 合され、信号線及び電源等に接続されている。

【００１３】 前記台座３上には、接着剤層５を介してセンサチップ６が設けられている。こ のセンサチップ６は固定部７と、中央部に位置する可動部８と、固定部７と可動 部８を接続し、可動部８をその基端にて支持する薄肉状の支持部９とを備えてい る。同可動部８は、前記台座３の凹部４上方に位置しており、可動部８が応力を 受けた際には、支持部９を基端として前記凹部４内まで撓むようになっている。 また、支持部９上面には、検知手段としての歪みゲージ１０が形成されており、 前記可動部８が撓んだ際に、その撓みを検知することができるようになっている 。

【００１４】 前記歪みゲージ１０にはリード１１が接続され、同リード１１の端部は、前記 基板１上の配線に接続され、基板１から立設したスタッド１２にボンディングさ れている。なお、このスタッド１２は、強度的にさほど強くないリード１１の長 さをできるだけ短くして同リード１１の損傷を防止するために設けられている。 このスタッド１２と前記バンプ２とは配線を介して電気的に接続されている。

【００１５】 また、前記台座３の下面には、増幅回路、判定回路を備えた信号処理回路１３ が形成され、前記バンプ２に電気的に接続されている。そして、この信号処理回 路１３は、リード１１、スタッド１２、基板１上の配線及びバンプ２を介して歪 みゲージ１０からの検出信号を入力するようになっている。

【００１６】 次に、本第１実施例における作用について説明する。 前述の加速度センサに対して加速度が加えられた場合には、前記センサチップ ６が応力を受け、その可動部８が撓み、振動する。すると、前記歪みゲージ１０ がこれを検知し、その検知信号はリード１１、スタッド１２、配線及びバンプ２ を介して前記信号処理回路１３に入力される。そして、この信号処理回路１３に おいて、検知信号が増幅、処理され、加速度が検出される。

【００１７】 ここで、本実施例では、従来、センサチップ６の上面に形成されていた信号処 理回路１３を台座３の下面に形成したので、この信号処理回路１３の分だけセン サチップ６の面積を小さくすることができる。従って、基板１に対する加速度セ ンサの占有面積を小さくできる。また、センサチップ６の面積を小さくできるこ とから、１枚のウエハより得られるセンサチップ６の個数を多くすることができ 、ひいては、コストの低減を図ることができる。

【００１８】 さらに、本実施例では、信号処理回路１３を台座３の下面に形成するとともに 、バンプ２も台座３の下面に形成した。そして、基板１上に台座３を固定させる とともに、同バンプ２により歪みゲージ１０からの検知信号をリード１１、スタ ッド１２及び配線を介して前記信号処理回路１３に接続させるようにした。従っ て、確実に加速度センサとしての機能を果たすとともに、センサチップ６から延 びるリード１１及びスタッド１２の部品点数を低減させることができる。その結 果、占有面積をより一層小さくして省スペース化を図ることができるとともに、 さらなるコストダウンを図ることができる。

【００１９】 （第２実施例） 次に、本考案の加速度センサ構造を具体化した第２実施例を図３，４に基づい て説明する。

【００２０】 図３は第１実施例の加速度センサを示す部分断面図であり、図４は加速度セン サの平面図である。本第２実施例においても、前記第１実施例と同様、基板２１ 上には、外部端子としての下部バンプ２２を介して中央部に凹部２３が形成され た台座２４が固定されている。また、前記下部バンプ２２は、はんだよりなり、 基板１上に形成された図示しない配線に接合され、信号線及び電源等に接続され ている。

【００２１】 前記台座２４上には、上部バンプ２５を介して固定部２７，可動部２８及び支 持部２９を備えたセンサチップ２６が設けられている。ここで、このセンサチッ プ２６は前記第１実施例の場合とは異なり、上下逆に設けられている。つまり、 センサチップ２６の支持部２９の下面に検知手段としての歪みゲージ３０が形成 されている。そして、この歪みゲージ３０には前記上部バンプ２５及び台座２４ 上の配線を介してリード３１が電気的に接続され、その端部は、前記下部バンプ ２２に接続された基板２１上の配線にボンディングされている。

【００２２】 また、前記台座２４の下面には、前記同様、信号処理回路３２が形成され、同 信号処理回路３２は前記下部バンプ２２に電気的に接続されている。 本第２実施例においても、前記第１実施例にて記したのと同様の作用・効果を 奏するほか、センサチップ２６の下面に歪みゲージ３０を形成したので、基板２ １上の配線に延びるリード３１の長さをセンサチップ２６の厚み分だけ短くする ことができる。その結果、リード３１の強度保持の目的とするスタッドの立設を 省略することも可能となり、第１実施例に比較してさらなる部品点数の低減を図 ることができる。

【００２３】 なお、本考案は上記各実施例に限定されるものではなく、考案の趣旨を逸脱し ない範囲で例えば以下のように構成してもよい。 （１）前記各実施例では、全ての信号処理回路１３，３２を台座３，２４の下 面に形成する構成としたが、台座の３，２４の下面だけに限定されず、例えば図 ３において、上部バンプ２５近傍の台座２４上面に形成したり、または、上面及 び下面の両方に形成したりしてもよい。さらに、センサチップ６，２６に信号処 理回路１３，３２の一部を残す構成としてもよく、例えば、センサチップ６，２ ６に増幅回路を形成し、台座３，２４の下面に判定回路を形成する構成としても よい。

【００２４】 （２）前記各実施例では、外部端子として、台座３，２４の下面のバンプ２及 び下部バンプ２２を採用したが、前記バンプ２，２２をなくして、フリップチッ プタイプの台座を用いてもよい。

【００２５】 （３）前記各実施例では、支持部９，２９が１か所のみのいわゆる片持式のセ ンサチップ６，２６を採用したが、例えば２か所以上で可動部を支持する両端支 持はり式のセンサチップを用いてもよい。

【００２６】 （４）前記第１実施例におけるスタッド１２は別になくてもよい。

【００２７】

【考案の効果】

本考案の加速度センサ構造によれば、基板上の占有面積を小さくできるととも に、センサチップの小型化及び部品点数の削減を図ることができ、ひいてはコス トの低減を図ることができるという優れた効果を奏する。

【図面の簡単な説明】

【図１】本考案を具体化した第１実施例における加速度
センサを示す部分断面図である。

【図２】第１実施例における加速度センサの平面図であ
る。

【図３】本考案を具体化した第２実施例における加速度
センサを示す部分断面図である。

【図４】第２実施例における加速度センサの平面図であ
る。

【図５】従来例における加速度センサを示す部分断面図
である。

【図６】従来例における加速度センサの平面図である。

【符号の説明】

１，２１…基板、２…外部端子としてのバンプ、３，２
４…台座、４，２３…凹部、６，２６…センサチップ、
８，２８…可動部、１０，３０…検知手段としての歪み
ゲージ、１３，３２…信号処理回路、２２…外部端子と
しての下部バンプ。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 上面に凹部（４，２３）が形成された台
   座（３，２４）と、 前記台座（３，２４）上に固定され、前記凹部（４，２
   ３）の上方に位置する可動部（８，２８）を有するセン
   サチップ（６，２６）と、 前記センサチップ（６，２６）に形成され、前記可動部
   （８，２８）が動くことにより、加速度を検知する検知
   手段（１０，３０）と、 少なくとも一部が前記台座（３，２４）に形成され、前
   記検知手段（１０，３０）からの検知信号を信号処理す
   る信号処理回路（１３，３２）と、 前記台座（３，２４）の下面に形成され、基板（１，２
   １）上に形成された配線と接合される外部端子（２，２
   ２）とを備えたことを特徴とする加速度センサ構造。