JPH0570168B2 - - Google Patents
Info
- Publication number
- JPH0570168B2 JPH0570168B2 JP63140836A JP14083688A JPH0570168B2 JP H0570168 B2 JPH0570168 B2 JP H0570168B2 JP 63140836 A JP63140836 A JP 63140836A JP 14083688 A JP14083688 A JP 14083688A JP H0570168 B2 JPH0570168 B2 JP H0570168B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- offset
- converter
- offset value
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P30/00—Technologies relating to oil refining and petrochemical industry
- Y02P30/20—Technologies relating to oil refining and petrochemical industry using bio-feedstock
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は順次入力される入力信号に対して所
定のオフセツト値を設定するためのオフセツト設
定装置に関し、特に詳しく言うと、デジタル処理
された入力信号に対するオフセツト値の設定時に
デジタル変換器等の精度によるズレを校正して正
確なオフセツト設定を行なうようにしたオフセツ
ト設定装置に関する。
定のオフセツト値を設定するためのオフセツト設
定装置に関し、特に詳しく言うと、デジタル処理
された入力信号に対するオフセツト値の設定時に
デジタル変換器等の精度によるズレを校正して正
確なオフセツト設定を行なうようにしたオフセツ
ト設定装置に関する。
例えば、波形記録計において表示手段である
CRTの管面上に所望のオフセツトレベルを設定
表示することはしばしば行なわれている。従来の
オフセツト値の設定は、ボリユームつまみ等を操
作して管面上に表示されるオフセツトレベルの信
号線を所定のグリツド（ます目）に合わせるよう
に視覚的な操作でアナログ的に行なう場合が多か
つた。
CRTの管面上に所望のオフセツトレベルを設定
表示することはしばしば行なわれている。従来の
オフセツト値の設定は、ボリユームつまみ等を操
作して管面上に表示されるオフセツトレベルの信
号線を所定のグリツド（ます目）に合わせるよう
に視覚的な操作でアナログ的に行なう場合が多か
つた。
一方、デジタル技術の発達により、このような
オフセツトの設定をマイクロコンピユータ等の中
央処理手段（以下、CPUと称する）によりデジ
タル的に行なう方式も提案されている。このよう
なデジタル的なオフセツト設定装置は、オフセツ
ト値を所望のパーセント値あるいは電圧値等の数
値でCPUに指示し、CPUはそのオフセツト値に
対応したデジタル値をデジタル−アナログ変換器
（以下、Ｄ／Ａ変換器と称する）に送り、ここで
アナログ値に変換し、このアナログオフセツト値
はアンプに入る前の信号入力線に加算し、その値
をアナログ−デジタル変換器（以下、Ａ／Ｄ変換
器と称する）によりデジタル値に変換して、オフ
セツト値を出力するようにしている。
オフセツトの設定をマイクロコンピユータ等の中
央処理手段（以下、CPUと称する）によりデジ
タル的に行なう方式も提案されている。このよう
なデジタル的なオフセツト設定装置は、オフセツ
ト値を所望のパーセント値あるいは電圧値等の数
値でCPUに指示し、CPUはそのオフセツト値に
対応したデジタル値をデジタル−アナログ変換器
（以下、Ｄ／Ａ変換器と称する）に送り、ここで
アナログ値に変換し、このアナログオフセツト値
はアンプに入る前の信号入力線に加算し、その値
をアナログ−デジタル変換器（以下、Ａ／Ｄ変換
器と称する）によりデジタル値に変換して、オフ
セツト値を出力するようにしている。
しかしながら、CPUからのオフセツト値は
Ｄ／Ａ変換器、アンプそしてＡ／Ｄ変換器を通る
ため、それらの精度等により設定したオフセツト
値と最終的にＡ／Ｄ変換器からのオフセツト値と
の間にずれが生じることがある。そのため例え
ば、CRTの管面上に50％の位置にグリツドがあ
り、この50％にオフセツト値を設定しても、オフ
セツトがこの50％のグリツドに乗らない場合が生
じてしまう。
Ｄ／Ａ変換器、アンプそしてＡ／Ｄ変換器を通る
ため、それらの精度等により設定したオフセツト
値と最終的にＡ／Ｄ変換器からのオフセツト値と
の間にずれが生じることがある。そのため例え
ば、CRTの管面上に50％の位置にグリツドがあ
り、この50％にオフセツト値を設定しても、オフ
セツトがこの50％のグリツドに乗らない場合が生
じてしまう。
そこでこの発明の目的は、Ａ／Ｄ変換器で得ら
れたオフセツト値を所定の指示されたオフセツト
値と比較して、異なる場合は校正をかけるように
ようにして上述したようなずれを防止するように
したオフセツト設定装置を提供することである。
れたオフセツト値を所定の指示されたオフセツト
値と比較して、異なる場合は校正をかけるように
ようにして上述したようなずれを防止するように
したオフセツト設定装置を提供することである。
この発明は、制御手段により数値で設定された
オフセツト値をアナログ入力信号上に表示するた
め、オフセツト値をＤ／Ａ変換器によりアナログ
変換し、かつ入力信号とともにＡ／Ｄ変換器によ
りデジタル変換するオフセツト設定装置におい
て、数値に対応する基準デジタル値を作成する基
準値作成手段と、アナログ／デジタル変換器から
のオフセツト値と基準値作成手段からの基準デジ
タル値とを比較し、所定の許容範囲内にある時は
制御手段にその前記オフセツト値を記憶するよう
に指示し、許容範囲内にない場合は補正値を設定
する補正値作成手段と、この補正値作成手段から
の補正値にしたがつて校正用オフセツト値を設定
し、この校正用オフセツト値をデジタル／アナロ
換器から補正値作成手段に送り校正用オフセツト
値と基準デジタル値とを再度比較させるための校
正オフセツト出力手段とを有し、補正値作成手段
は校正用オフセツト値が所定の許容範囲内に達し
た時にはこの校正用オフセツト値を制御手段が記
憶するように指示することを特徴とするものであ
る。
オフセツト値をアナログ入力信号上に表示するた
め、オフセツト値をＤ／Ａ変換器によりアナログ
変換し、かつ入力信号とともにＡ／Ｄ変換器によ
りデジタル変換するオフセツト設定装置におい
て、数値に対応する基準デジタル値を作成する基
準値作成手段と、アナログ／デジタル変換器から
のオフセツト値と基準値作成手段からの基準デジ
タル値とを比較し、所定の許容範囲内にある時は
制御手段にその前記オフセツト値を記憶するよう
に指示し、許容範囲内にない場合は補正値を設定
する補正値作成手段と、この補正値作成手段から
の補正値にしたがつて校正用オフセツト値を設定
し、この校正用オフセツト値をデジタル／アナロ
換器から補正値作成手段に送り校正用オフセツト
値と基準デジタル値とを再度比較させるための校
正オフセツト出力手段とを有し、補正値作成手段
は校正用オフセツト値が所定の許容範囲内に達し
た時にはこの校正用オフセツト値を制御手段が記
憶するように指示することを特徴とするものであ
る。
したがつて、制御手段で設定されたオフセツト
値がＤ／Ａ変換器からＡ／Ｄ変換器を通つた場合
のデジタル値と比較して所定の許容範囲内にある
か否かを補正値作成手段は比較し、許容範囲内に
ない場合は校正オフセツト出力手段により校正用
オフセツト値を設定して再度Ｄ／Ａ変換器から
Ａ／Ｄ変換器に通して、比較するようにしている
ので、何回かのこのような処理によつて所定のオ
フセツト値に対応するデジタル値を設定すること
ができる。
値がＤ／Ａ変換器からＡ／Ｄ変換器を通つた場合
のデジタル値と比較して所定の許容範囲内にある
か否かを補正値作成手段は比較し、許容範囲内に
ない場合は校正オフセツト出力手段により校正用
オフセツト値を設定して再度Ｄ／Ａ変換器から
Ａ／Ｄ変換器に通して、比較するようにしている
ので、何回かのこのような処理によつて所定のオ
フセツト値に対応するデジタル値を設定すること
ができる。
以下、この発明を図面に示す一実施例について
説明する。この実施例においては、波形記録計の
場合を例に取つている。測定入力信号が印加され
る入力端子１は、オフセツト設定用のスイツチ２
を介して加算器３に接続されている。加算器３の
出力側は、アンプ４、Ａ／Ｄ変換器５そして補正
値作成手段６を介してCPU７に接続されている。
CPU７にはその動作プログラムが書き込まれた
ROM８、オフセツト値等の設定条件を記憶する
RAM９、そしてCRTや液晶表示装置あるいはプ
リンタ等の表示手段１１が接続されている。
CPU７にはまた、オフセツト値を数値で設定す
るための、例えばテンキー等で構成されたオフセ
ツト設定手段１２およびこのオフセツト設定手段
１２で設定されたオフセツト値データをCPU７
から受けて、オフセツトの基準値を作成する基準
値作成手段１３が接続されている。基準値作成手
段１３の出力側は、補正値作成手段６に接続され
ている。補正値作成手段６はオフセツト設定時に
は、Ａ／Ｄ変換器５からのオフセツト値と基準値
作成手段１３からのオフセツトの基準値とを比較
し、一致していない時はその補正値を作成する。
補正値作成手段６には、この補正値に基づいて校
正用オフセツト値を出力する校正済オフセツト出
力手段１４が接続され、校正済オフセツト出力手
段１４はCPU７とＤ／Ａ変換器１５に接続され
ている。Ｄ／Ａ変換器１５はCPU７からの初期
化指示にしたがつて初期化されるようにCPU７
にも接続され、その出力側は加算器３に接続され
ている。
説明する。この実施例においては、波形記録計の
場合を例に取つている。測定入力信号が印加され
る入力端子１は、オフセツト設定用のスイツチ２
を介して加算器３に接続されている。加算器３の
出力側は、アンプ４、Ａ／Ｄ変換器５そして補正
値作成手段６を介してCPU７に接続されている。
CPU７にはその動作プログラムが書き込まれた
ROM８、オフセツト値等の設定条件を記憶する
RAM９、そしてCRTや液晶表示装置あるいはプ
リンタ等の表示手段１１が接続されている。
CPU７にはまた、オフセツト値を数値で設定す
るための、例えばテンキー等で構成されたオフセ
ツト設定手段１２およびこのオフセツト設定手段
１２で設定されたオフセツト値データをCPU７
から受けて、オフセツトの基準値を作成する基準
値作成手段１３が接続されている。基準値作成手
段１３の出力側は、補正値作成手段６に接続され
ている。補正値作成手段６はオフセツト設定時に
は、Ａ／Ｄ変換器５からのオフセツト値と基準値
作成手段１３からのオフセツトの基準値とを比較
し、一致していない時はその補正値を作成する。
補正値作成手段６には、この補正値に基づいて校
正用オフセツト値を出力する校正済オフセツト出
力手段１４が接続され、校正済オフセツト出力手
段１４はCPU７とＤ／Ａ変換器１５に接続され
ている。Ｄ／Ａ変換器１５はCPU７からの初期
化指示にしたがつて初期化されるようにCPU７
にも接続され、その出力側は加算器３に接続され
ている。
次に、第２図に示すフローチヤートを参照しな
がらこの実施例の動作を説明する。まず、オフセ
ツト設定用スイツチ２をグランド側に切換えた
後、Ａ／Ｄ変換器５、RAM９、そしてＤ／Ａ変
換器１５等の機器を初期化する。スイツチ２のオ
ンオフは手動で行なつてもあるいはCPU７によ
つて行なうようにしてもよい。これにより入力は
シヨートされた状態になる。この状態でオフセツ
ト設定手段１２を操作して所望のオフセツト値を
数値で指示する。CPU７は、その値を基準値作
成手段１３に送る。またCPU７は、この値に対
する校正用の変数となるようにＤ／Ａ変換器１５
を初期化する。基準値作成手段１３では、この設
定されたオフセツト値でＤ／Ａ変換器１５によつ
てサンプリングされた時に得られるはずである値
を基準値として予め設定しておき、その値を補正
値作成手段６に送る。補正値作成手段６は、最初
に設定されたオフセツト値において、Ｄ／Ａ変換
器１５に対する補正値がゼロの値を校正済オフセ
ツト出力手段１４に送り、この校正済オフセツト
出力手段１４はその値をＤ／Ａ変換器１５に送つ
て、アナログ値に変換した後加算器３に加えられ
る。加算器３からの出力は、アンプ４により増幅
された後、Ａ／Ｄ変換器５によつてサンプリング
される。このサンプリング値は、補正値作成手段
６に加えられ、基準値作成手段１３の基準値と比
較される。補正値作成手段６は、サンプリング値
が基準値に等しいかあるいは予め設定された許容
された許容範囲内にある時は、補正値作成手段６
は校正値をCPU７のRAM９に記憶するように指
示を与え、CPU７はこれを受けて、校正済オフ
セツト出力手段１４から校正値を読み出して
RAM９に記憶する。
がらこの実施例の動作を説明する。まず、オフセ
ツト設定用スイツチ２をグランド側に切換えた
後、Ａ／Ｄ変換器５、RAM９、そしてＤ／Ａ変
換器１５等の機器を初期化する。スイツチ２のオ
ンオフは手動で行なつてもあるいはCPU７によ
つて行なうようにしてもよい。これにより入力は
シヨートされた状態になる。この状態でオフセツ
ト設定手段１２を操作して所望のオフセツト値を
数値で指示する。CPU７は、その値を基準値作
成手段１３に送る。またCPU７は、この値に対
する校正用の変数となるようにＤ／Ａ変換器１５
を初期化する。基準値作成手段１３では、この設
定されたオフセツト値でＤ／Ａ変換器１５によつ
てサンプリングされた時に得られるはずである値
を基準値として予め設定しておき、その値を補正
値作成手段６に送る。補正値作成手段６は、最初
に設定されたオフセツト値において、Ｄ／Ａ変換
器１５に対する補正値がゼロの値を校正済オフセ
ツト出力手段１４に送り、この校正済オフセツト
出力手段１４はその値をＤ／Ａ変換器１５に送つ
て、アナログ値に変換した後加算器３に加えられ
る。加算器３からの出力は、アンプ４により増幅
された後、Ａ／Ｄ変換器５によつてサンプリング
される。このサンプリング値は、補正値作成手段
６に加えられ、基準値作成手段１３の基準値と比
較される。補正値作成手段６は、サンプリング値
が基準値に等しいかあるいは予め設定された許容
された許容範囲内にある時は、補正値作成手段６
は校正値をCPU７のRAM９に記憶するように指
示を与え、CPU７はこれを受けて、校正済オフ
セツト出力手段１４から校正値を読み出して
RAM９に記憶する。
一方、比較の結果、サンプリング値が基準値に
等しくない時は、補正値作成手段６はその情報を
校正済オフセツト出力手段１４に送る。校正済オ
フセツト出力手段１４では、比較の結果サンプリ
ング値が基準値より高い時は、Ａ／Ｄ変換器５に
よつて得られるサンプリング値を低くするように
Ｄ／Ａ変換器１５に印加する値を前回より小さく
する。またサンプリング値が基準値より低い時
は、Ａ／Ｄ変換器５によつて得られるサンプリン
グ値を高くするようにＤ／Ａ変換器１５に印加す
る値を前回より大きくする。このようにして再度
設定された値で、Ａ／Ｄ変換器５によつて得られ
たサンプリング値を補正値作成手段６で基準値作
成手段１３の基準値と比較して、その結果を見
る。サンプリング値が基準値に等しいかあるいは
予め設定された許容範囲内に達した時は、補正値
作成手段６は校正値をCPU７のRAM９に記憶す
るように指示を与える。これによりCPU７は校
正済オフセツト出力手段１４から校正値を読み出
してRAM９に記憶する。このようにしてオフセ
ツト値の校正を終了したら、オフセツト設定用ス
イツチ２を閉じて、入力端子から波形信号を入力
する。これにより表示手段１１には所定の位置の
グリツドに表示されたオフセツトラインとともに
波形を表示することができる。
等しくない時は、補正値作成手段６はその情報を
校正済オフセツト出力手段１４に送る。校正済オ
フセツト出力手段１４では、比較の結果サンプリ
ング値が基準値より高い時は、Ａ／Ｄ変換器５に
よつて得られるサンプリング値を低くするように
Ｄ／Ａ変換器１５に印加する値を前回より小さく
する。またサンプリング値が基準値より低い時
は、Ａ／Ｄ変換器５によつて得られるサンプリン
グ値を高くするようにＤ／Ａ変換器１５に印加す
る値を前回より大きくする。このようにして再度
設定された値で、Ａ／Ｄ変換器５によつて得られ
たサンプリング値を補正値作成手段６で基準値作
成手段１３の基準値と比較して、その結果を見
る。サンプリング値が基準値に等しいかあるいは
予め設定された許容範囲内に達した時は、補正値
作成手段６は校正値をCPU７のRAM９に記憶す
るように指示を与える。これによりCPU７は校
正済オフセツト出力手段１４から校正値を読み出
してRAM９に記憶する。このようにしてオフセ
ツト値の校正を終了したら、オフセツト設定用ス
イツチ２を閉じて、入力端子から波形信号を入力
する。これにより表示手段１１には所定の位置の
グリツドに表示されたオフセツトラインとともに
波形を表示することができる。
なお、上述実施例では、補正値作成手段６、オ
フセツト設定手段１２、基準値作成手段１３そし
て校正済オフセツト出力手段１４をCPU７と別
個に設けているが、CPU７によつてこれらの機
能を行なわせるようにしてもよい。また、オフセ
ツト設定時に入力をシヨートさせるためのスイツ
チ２は、カプラに代えて、CPU７によつて監視
するようにしても良い。
フセツト設定手段１２、基準値作成手段１３そし
て校正済オフセツト出力手段１４をCPU７と別
個に設けているが、CPU７によつてこれらの機
能を行なわせるようにしてもよい。また、オフセ
ツト設定時に入力をシヨートさせるためのスイツ
チ２は、カプラに代えて、CPU７によつて監視
するようにしても良い。
以上のようにこの発明のオフセツト設定装置
は、数値的に指示されたオフセツト値が、アナロ
グ入力信号に組み合わされるため、オフセツト値
が処理されるＤ／Ａ変換器やＡ／Ｄ変換器等の精
度等によつて変動しても、所望の範囲内の値で
Ａ／Ｄ変換器から出力されるように自動的に校正
がかけられるので、表示手段や記憶手段の所定の
位置にオフセツトレベルを表示、記録することが
できる。
は、数値的に指示されたオフセツト値が、アナロ
グ入力信号に組み合わされるため、オフセツト値
が処理されるＤ／Ａ変換器やＡ／Ｄ変換器等の精
度等によつて変動しても、所望の範囲内の値で
Ａ／Ｄ変換器から出力されるように自動的に校正
がかけられるので、表示手段や記憶手段の所定の
位置にオフセツトレベルを表示、記録することが
できる。
第１図はこの発明の一実施例を示すブロツク線
図、第２図はその動作を説明するためのフローチ
ヤートである。 図面において、１は入力端子、２はオフセツト
設定用スイツチ、３は加算器、４はアンプ、５は
Ａ／Ｄ変換器、６は補正値作成手段、７はCPU、
８はROM、９はRAM、１１は表示手段、１２
はオフセツト設定手段、１３は基準値作成手段、
１４は校正済オフセツト出力手段、１５はＤ／Ａ
変換器である。
図、第２図はその動作を説明するためのフローチ
ヤートである。 図面において、１は入力端子、２はオフセツト
設定用スイツチ、３は加算器、４はアンプ、５は
Ａ／Ｄ変換器、６は補正値作成手段、７はCPU、
８はROM、９はRAM、１１は表示手段、１２
はオフセツト設定手段、１３は基準値作成手段、
１４は校正済オフセツト出力手段、１５はＤ／Ａ
変換器である。
Claims (1)
- １ 制御手段により数値で設定されたオフセツト
値をアナログ入力信号上に表示するため、前記オ
フセツト値をデジタル／アナログ変換器によりア
ナログ変換し、かつ前記入力信号とともにアナロ
グ／デジタル変換器によりデジタル変換するオフ
セツト設定装置において、前記数置に対応する基
準デジタル値を作成する基準値作成手段と、前記
アナログ／デジタル変換器からの前記オフセツト
値と前記基準値作成手段からの基準デジタル値と
を比較し、所定の許容範囲内にある時は前記制御
手段にその前記オフセツト値を記憶するように指
示し、前記許容範囲内にない場合は補正値を設定
する補正値作成手段と、この補正値作成手段から
の前記補正値にしたがつて校正用オフセツト値を
設定し、この校正用オフセツト値を前記デジタ
ル／アナログ変換器から前記補正値作成手段に送
り前記校正用オフセツト値と前記基準デジタル値
とを再度比較させるための校正オフセツト出力手
段とを有し、前記補正値作成手段は前記校正用オ
フセツト値が所定の許容範囲内に達した時にはこ
の校正用オフセツト値を前記制御手段が記憶する
ように指示することを特徴とするオフセツト設定
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140836A JPH01310424A (ja) | 1988-06-08 | 1988-06-08 | オフセット設定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140836A JPH01310424A (ja) | 1988-06-08 | 1988-06-08 | オフセット設定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01310424A JPH01310424A (ja) | 1989-12-14 |
| JPH0570168B2 true JPH0570168B2 (ja) | 1993-10-04 |
Family
ID=15277844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63140836A Granted JPH01310424A (ja) | 1988-06-08 | 1988-06-08 | オフセット設定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01310424A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5843032A (ja) * | 1981-09-09 | 1983-03-12 | Canon Inc | デジタル−アナログ変換装置 |
| US4700174A (en) * | 1986-05-12 | 1987-10-13 | Westinghouse Electric Corp. | Analog signal processor |
-
1988
- 1988-06-08 JP JP63140836A patent/JPH01310424A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01310424A (ja) | 1989-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4414638A (en) | Sampling network analyzer with stored correction of gain errors | |
| US5877749A (en) | Operation inputting apparatus | |
| US4122529A (en) | Method and apparatus for providing a circuit with a smooth transfer function | |
| JPH0570168B2 (ja) | ||
| DE4016922A1 (de) | Elektrischer messumformer nach dem zwei-draht-verfahren | |
| DE3782310T2 (de) | Zweidrahtuebertragungssystem. | |
| JP2624920B2 (ja) | 多現象オシロスコープの垂直増幅器校正装置 | |
| DE3905664A1 (de) | Schaltungsanordnung mit einem sensor | |
| JP2800432B2 (ja) | インバータ装置における設定値の設定方法 | |
| JPS6227401B2 (ja) | ||
| DE4416776B4 (de) | Verfahren zum Justieren und Linearisieren eines Potentiometers | |
| JPH0712852A (ja) | 波形生成機能付き波形測定装置 | |
| JPS5875208A (ja) | プロセス制御装置 | |
| JPH0720904A (ja) | プロセス制御装置のリミッタ設定装置 | |
| JPH02147909A (ja) | 圧力センサの利得調整装置 | |
| JP3153664B2 (ja) | 広帯域伝送路の信号レベル測定装置 | |
| JP3154311B2 (ja) | 入力変換表示装置 | |
| JPS60154704A (ja) | 自動利得制御回路 | |
| JPS6156522B2 (ja) | ||
| KR940010479B1 (ko) | 팩시밀리의 흑/백 2치화 기준 설정장치 및 그 방법 | |
| JPH02236118A (ja) | ゼロ点及びスパン調整装置 | |
| JP2932863B2 (ja) | 出力レベル設定回路 | |
| JPS6162915A (ja) | 座標入力装置用位置補正方式 | |
| JPH02272904A (ja) | 電子機器の自動調整装置 | |
| JPH02203213A (ja) | アナログ信号測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |