JPH01310424A - オフセット設定装置 - Google Patents
オフセット設定装置Info
- Publication number
- JPH01310424A JPH01310424A JP63140836A JP14083688A JPH01310424A JP H01310424 A JPH01310424 A JP H01310424A JP 63140836 A JP63140836 A JP 63140836A JP 14083688 A JP14083688 A JP 14083688A JP H01310424 A JPH01310424 A JP H01310424A
- Authority
- JP
- Japan
- Prior art keywords
- value
- offset
- converter
- setting
- offsetting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P30/00—Technologies relating to oil refining and petrochemical industry
- Y02P30/20—Technologies relating to oil refining and petrochemical industry using bio-feedstock
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は順次入力される入力信号に対して所定のオフ
セット値を設定するためのオフセット設定装置に関し、
特に詳しく言うと、デジタル処理された入力信号に対す
るオフセット値の設定時にデジタル変換器等の精度によ
るズレを校正して正確なオフセット設定を行なうように
したオフセット設定装置に関する。
セット値を設定するためのオフセット設定装置に関し、
特に詳しく言うと、デジタル処理された入力信号に対す
るオフセット値の設定時にデジタル変換器等の精度によ
るズレを校正して正確なオフセット設定を行なうように
したオフセット設定装置に関する。
例えば、波形記録計において表示手段であるＣＲＴの管
面上に所望のオフセラ１−レベルを設定表示することは
しばしば行なわれている。従来のオフセット値の設定は
、ボリュームつまみ等を操作して管面上に表示されるオ
フセットレベルの信号線を所定のグリッド（ます目）に
合わせるように視覚的な操作でアナログ的に行なう場合
が多かった。
面上に所望のオフセラ１−レベルを設定表示することは
しばしば行なわれている。従来のオフセット値の設定は
、ボリュームつまみ等を操作して管面上に表示されるオ
フセットレベルの信号線を所定のグリッド（ます目）に
合わせるように視覚的な操作でアナログ的に行なう場合
が多かった。
一方、デジタル技術の発達により、このようなオフセッ
トの設定をマイクロコンピュータ等の中央処理手段（以
下、ＣＰＵと称する）によりデジタル的に行なう方式も
提案されている。このようなデジタル的なオフセット設
定装置は、オフセット値を所望のパーセント値あるいは
電圧値等の数値でＣＰｔＪに指示し、ＣＰＵはそのオフ
セット値に対応したデジタル値をデジタル−アナログ変
換器（以下、Ｄ／Ａ変換器と称する）に送り、ここでア
ナログ値に変換し、このアナログオフセット値はアンプ
に入る前の信号入力線に加算し、その値をアナログ−デ
ジタル変換器（以下、Ａ／Ｄ変換器と称する）によりデ
ジタル値に変換して、オフセット値を出力するようにし
ている。
トの設定をマイクロコンピュータ等の中央処理手段（以
下、ＣＰＵと称する）によりデジタル的に行なう方式も
提案されている。このようなデジタル的なオフセット設
定装置は、オフセット値を所望のパーセント値あるいは
電圧値等の数値でＣＰｔＪに指示し、ＣＰＵはそのオフ
セット値に対応したデジタル値をデジタル−アナログ変
換器（以下、Ｄ／Ａ変換器と称する）に送り、ここでア
ナログ値に変換し、このアナログオフセット値はアンプ
に入る前の信号入力線に加算し、その値をアナログ−デ
ジタル変換器（以下、Ａ／Ｄ変換器と称する）によりデ
ジタル値に変換して、オフセット値を出力するようにし
ている。
しかしながら、ＣＰＵからのオフセット値はＤ／Ａ変換
器、アンプそしてＡ／Ｄ変換器を通るため、それらの精
度等により設定したオフセット値と最終的にＡ／Ｄ変換
器からのオフセット値との間にずれが生じることがある
。そのため例えば、ＣＲＴの管面上に５０％の位置にグ
リッドがあり、この５０％にオフセット値を設定しても
、オフセットがこの５０％のグリッドに乗らない場合が
生じてしまう。
器、アンプそしてＡ／Ｄ変換器を通るため、それらの精
度等により設定したオフセット値と最終的にＡ／Ｄ変換
器からのオフセット値との間にずれが生じることがある
。そのため例えば、ＣＲＴの管面上に５０％の位置にグ
リッドがあり、この５０％にオフセット値を設定しても
、オフセットがこの５０％のグリッドに乗らない場合が
生じてしまう。
そこでこの発明の目的は、Ａ／Ｄ変換器で得られたオフ
セット値を所定の指示されたオフセット値と比較して、
醒なる場合は校正をかけるようにようにして上述したよ
うなずれを防止するようにしたオフセット設定装置を提
供することである。
セット値を所定の指示されたオフセット値と比較して、
醒なる場合は校正をかけるようにようにして上述したよ
うなずれを防止するようにしたオフセット設定装置を提
供することである。
この発明は、制御手段により数値で設定されたオフセッ
ト値をアナログ入力信号上に表示するため、オフセット
値をＤ／Ａ変換器によりアナログ変換し、かつ入力信号
とともにＡ／Ｄ変換器によりデジタル変換するオフセッ
ト設定装置において、数値に対応する基準デジタル値を
作成する手段と、Ａ／Ｄ変換器からのオフセット値と基
準デジタル値とを比較し、所定の許容範囲内にある時は
制御手段にそのオフセット値を記憶するように指示し、
許容範囲内にない場合は補正値を設定する補正値作成手
段と、この補正値作成手段からの補正値にしたがって、
校正用オフセット値を設定するとともに補正値作成手段
の制御手段への記憶指示にしたがいそのデータを制御手
段に送る校正オフセット出力手段とを有することを特徴
とするものである。
ト値をアナログ入力信号上に表示するため、オフセット
値をＤ／Ａ変換器によりアナログ変換し、かつ入力信号
とともにＡ／Ｄ変換器によりデジタル変換するオフセッ
ト設定装置において、数値に対応する基準デジタル値を
作成する手段と、Ａ／Ｄ変換器からのオフセット値と基
準デジタル値とを比較し、所定の許容範囲内にある時は
制御手段にそのオフセット値を記憶するように指示し、
許容範囲内にない場合は補正値を設定する補正値作成手
段と、この補正値作成手段からの補正値にしたがって、
校正用オフセット値を設定するとともに補正値作成手段
の制御手段への記憶指示にしたがいそのデータを制御手
段に送る校正オフセット出力手段とを有することを特徴
とするものである。
したがって、制御手段で設定されたオフセット値がＤ／
Ａ変換器からＡ／Ｄ変換器を通った場合のデジタル値と
比較して所定の許容範囲内にあるか否かを補正値作成手
段は比較し、許容範囲内にない場合は校正オフセット出
力手段により校正用オフセット値を設定して再度Ｄ／Ａ
変換器からＡ／Ｄ変換器に通して、比較するようにして
いるので、何回かのこのような処理によって所定のオフ
セット値に対応するデジタル値を設定することができる
。
Ａ変換器からＡ／Ｄ変換器を通った場合のデジタル値と
比較して所定の許容範囲内にあるか否かを補正値作成手
段は比較し、許容範囲内にない場合は校正オフセット出
力手段により校正用オフセット値を設定して再度Ｄ／Ａ
変換器からＡ／Ｄ変換器に通して、比較するようにして
いるので、何回かのこのような処理によって所定のオフ
セット値に対応するデジタル値を設定することができる
。
以下、この発明を図面に示す一実施例について説明する
。この実施例においては、波形記録計の場合を例に取っ
ている。測定入力信号が印加される入力端子１は、オフ
セット設定用のスイッチ２を介して加算器３に接続され
ている。加算器３の出力側は、アンプ４、Ａ／Ｄ変換器
５そして補正値作成手段６を介してＣＰＵ７に接続され
ている。
。この実施例においては、波形記録計の場合を例に取っ
ている。測定入力信号が印加される入力端子１は、オフ
セット設定用のスイッチ２を介して加算器３に接続され
ている。加算器３の出力側は、アンプ４、Ａ／Ｄ変換器
５そして補正値作成手段６を介してＣＰＵ７に接続され
ている。
ＣＰＵ７にはその動作プログラムが書き込まれたＲＯＭ
８、オフセット値等の設定条件を記憶するＲＡＭ９、そ
してＣＲＴや液晶表示装置あるいはプリンタ等の表示手
段１１が接続されている。ＣＰＵ７にはまた。オフセッ
ト値を数値で設定するための、例えばテンキー等で構成
されたオフセット設定手段１２およびこのオフセット設
定手段１２で設定されたオフセット値データをＣＰＵ７
から受けて、オフセットの基準値を作成する基準値作成
手段１３が接続されている。基準値作成手段１３の出力
側は、補正値作成手段６に接続されている。補正値作成
手段６はオフセット設定時には、Ａ／Ｄ変換器５からの
オフセット値と基準値作成手段１３からのオフセットの
基準値とを比較し、一致していない時はその補正値を作
成する。補正値作成手段６には、この補正値に基づいて
校正用オフセット値を出力する校正済オフセット出力手
段１４が接続され、校正済オフセット出力手段１４はＣ
ＰＵ７とＤ／Ａ変換器１５に接続されている。Ｄ／Ａ変
換器１５はＣＰＵ７からの初期化指示にしたがって初期
化されるようにＣＰＵ７にも接続され、その出力側は加
算器３に接続されている。
８、オフセット値等の設定条件を記憶するＲＡＭ９、そ
してＣＲＴや液晶表示装置あるいはプリンタ等の表示手
段１１が接続されている。ＣＰＵ７にはまた。オフセッ
ト値を数値で設定するための、例えばテンキー等で構成
されたオフセット設定手段１２およびこのオフセット設
定手段１２で設定されたオフセット値データをＣＰＵ７
から受けて、オフセットの基準値を作成する基準値作成
手段１３が接続されている。基準値作成手段１３の出力
側は、補正値作成手段６に接続されている。補正値作成
手段６はオフセット設定時には、Ａ／Ｄ変換器５からの
オフセット値と基準値作成手段１３からのオフセットの
基準値とを比較し、一致していない時はその補正値を作
成する。補正値作成手段６には、この補正値に基づいて
校正用オフセット値を出力する校正済オフセット出力手
段１４が接続され、校正済オフセット出力手段１４はＣ
ＰＵ７とＤ／Ａ変換器１５に接続されている。Ｄ／Ａ変
換器１５はＣＰＵ７からの初期化指示にしたがって初期
化されるようにＣＰＵ７にも接続され、その出力側は加
算器３に接続されている。
次に、第２図に示すフローチャートを参照しながらこの
実施例の動作を説明する。まず、オフセット設定用スイ
ッチ２をグランド側に切換えた後、Ａ／Ｄ変換器５、Ｒ
ＡＭ９、そしてＤ／Ａ変換器１５等の機器を初期化する
。スイッチ２のオンオフは手動で行なってもあるいはＣ
ＰｔＪ７によって行なうようにしてもよい。これにより
入力はショートされた状態になる。この状態でオフセッ
ト設定手段１２を操作して所望のオフセット値を数値で
指示する。ＣＰＵ７は、その値を基準値作成手段１３に
送る。またＣＰＵ７は、この値に対する校正用の変数と
なるようにＤ／Ａ変換器１５を初期化する。
実施例の動作を説明する。まず、オフセット設定用スイ
ッチ２をグランド側に切換えた後、Ａ／Ｄ変換器５、Ｒ
ＡＭ９、そしてＤ／Ａ変換器１５等の機器を初期化する
。スイッチ２のオンオフは手動で行なってもあるいはＣ
ＰｔＪ７によって行なうようにしてもよい。これにより
入力はショートされた状態になる。この状態でオフセッ
ト設定手段１２を操作して所望のオフセット値を数値で
指示する。ＣＰＵ７は、その値を基準値作成手段１３に
送る。またＣＰＵ７は、この値に対する校正用の変数と
なるようにＤ／Ａ変換器１５を初期化する。
基準値作成手段１３では、この設定されたオフセット値
でＤ／Ａ変換器１５によってサンプリングされた時に得
られるはずである値を基準値として予め設定しておき、
その値を補正値作成手段６に送る。
でＤ／Ａ変換器１５によってサンプリングされた時に得
られるはずである値を基準値として予め設定しておき、
その値を補正値作成手段６に送る。
補正値作成手段６は、最初に設定されたオフセット値に
おいて、Ｄ／Ａ変換器１５に対する補正値がゼロの値を
校正済オフセット出力手段１４に送り、この校正済オフ
セット出力手段１４はその値をＤ／Ａ変換器１５に送っ
て、アナログ値に変換した後加算器３に加えられる。加
算器３からの出力は、アンプ４により増幅された後、Ａ
／Ｄ変換器５によってサンプリングされる。このサンプ
リング値は、補正値作成手段６に加えられ、基準値作成
手段１３の基準値と比較される。補正値作成手段６は、
サンプリング値が基準値に等しいかあるいは予め設定さ
れた許容範囲内にある時は、補正値作成手段６は校正値
をＣＰＵ７のＲＡＭ９に記憶するように指示を与え、Ｃ
ＰＵ７はこれを受けて、校正済オフセット出力手段１４
から校正値を読み出してＲＡＭ９に記憶する。
おいて、Ｄ／Ａ変換器１５に対する補正値がゼロの値を
校正済オフセット出力手段１４に送り、この校正済オフ
セット出力手段１４はその値をＤ／Ａ変換器１５に送っ
て、アナログ値に変換した後加算器３に加えられる。加
算器３からの出力は、アンプ４により増幅された後、Ａ
／Ｄ変換器５によってサンプリングされる。このサンプ
リング値は、補正値作成手段６に加えられ、基準値作成
手段１３の基準値と比較される。補正値作成手段６は、
サンプリング値が基準値に等しいかあるいは予め設定さ
れた許容範囲内にある時は、補正値作成手段６は校正値
をＣＰＵ７のＲＡＭ９に記憶するように指示を与え、Ｃ
ＰＵ７はこれを受けて、校正済オフセット出力手段１４
から校正値を読み出してＲＡＭ９に記憶する。
一方、比較の結果、サンプリング値が基準値に等しくな
い時は、補正値作成手段６はその情報を校正済オフセッ
ト出力手段１４に送る。校正済オフセット出力手段１４
では、比較の結果サンプリング値が基準値より高い時は
、Ａ／Ｄ変換器５によって得られるサンプリング値を低
くするようにＤ／Ａ変換器１５に印加する値を前回より
小さくする。
い時は、補正値作成手段６はその情報を校正済オフセッ
ト出力手段１４に送る。校正済オフセット出力手段１４
では、比較の結果サンプリング値が基準値より高い時は
、Ａ／Ｄ変換器５によって得られるサンプリング値を低
くするようにＤ／Ａ変換器１５に印加する値を前回より
小さくする。
またサンプリング値が基準値より低い時は、Ａ／Ｄ変換
器５によって得られるサンプリング値を高くするように
Ｄ／Ａ変換器１５に印加する値を前回より大きくする。
器５によって得られるサンプリング値を高くするように
Ｄ／Ａ変換器１５に印加する値を前回より大きくする。
このようにして再度設定された値で、Ａ／Ｄ変換器５に
よって得られたサンプリング値を補正値作成手段６で基
準値作成手段１３の基準値と比較して、その結果を見る
。サンプリング値が基準値に等しいかあるいは予め設定
された許容範囲内に達した時は、補正値作成手段６は校
正値をＣＰＵ７のＲＡＭ９に記憶するように指示を与え
る。これによりＣＰＵ７は校正済オフセット出力手段１
４から校正値を読み出してＲＡＭ９に記憶する。このよ
うにしてオフセット値の校正を終了したら、オフセット
設定用スイッチ２を閉じて、入力端子から波形信号を入
力する。これにより表示手段１１には所定の位置のグリ
ッドに表示されたオフセットラインとともに波形を表示
することができる。
よって得られたサンプリング値を補正値作成手段６で基
準値作成手段１３の基準値と比較して、その結果を見る
。サンプリング値が基準値に等しいかあるいは予め設定
された許容範囲内に達した時は、補正値作成手段６は校
正値をＣＰＵ７のＲＡＭ９に記憶するように指示を与え
る。これによりＣＰＵ７は校正済オフセット出力手段１
４から校正値を読み出してＲＡＭ９に記憶する。このよ
うにしてオフセット値の校正を終了したら、オフセット
設定用スイッチ２を閉じて、入力端子から波形信号を入
力する。これにより表示手段１１には所定の位置のグリ
ッドに表示されたオフセットラインとともに波形を表示
することができる。
なお、上述実施例では、補正値作成手段６、オフセット
設定手段１２、基準値作成手段１３そして校正済オフセ
ット出力手段１４をＣＰＵ７と別個に設けているが、Ｃ
ＰＵ７によってこれらの機能を行なわせるようにしても
よい。また、オフセット設定時に入力をショートさせる
ためのスイッチ２は、カプラに代えて、ＣＰＵ７によっ
て監視するようにしても良い。
設定手段１２、基準値作成手段１３そして校正済オフセ
ット出力手段１４をＣＰＵ７と別個に設けているが、Ｃ
ＰＵ７によってこれらの機能を行なわせるようにしても
よい。また、オフセット設定時に入力をショートさせる
ためのスイッチ２は、カプラに代えて、ＣＰＵ７によっ
て監視するようにしても良い。
以上のようにこの発明のオフセット設定装置は、数値的
に指示されたオフセット値が、アナログ入力信号に組み
合わされるため、オフセット値が処理されるＤ／Ａ変換
器やＡ／Ｄ変換器等の精度等によって変動しても、所望
の範囲内の値でＡ／Ｄ変換器から出力されるように自動
的に校正がかけられるので、表示手段や記録手段の所定
の位置にオフセットレベルを表示、記録することができ
る。
に指示されたオフセット値が、アナログ入力信号に組み
合わされるため、オフセット値が処理されるＤ／Ａ変換
器やＡ／Ｄ変換器等の精度等によって変動しても、所望
の範囲内の値でＡ／Ｄ変換器から出力されるように自動
的に校正がかけられるので、表示手段や記録手段の所定
の位置にオフセットレベルを表示、記録することができ
る。
第１図はこの発明の一実施例を示すブロック線図、第２
図はその動作を説明するためのフローチャートである。 図面において、■は入力端子、２はオフセット設定用ス
イッチ、３は加算器、４はアンプ、５はＡ／’Ｄ変換器
、６は補正値作成手段、７はＣＰＵ、８はＲＯＭ、９は
ＲＡＭ、１１は表示手段、１２はオフセット設定手段、
１３は基準値作成手段、１４は校正済オフセット出力手
段、１５はＤ／Ａ変換器である。
図はその動作を説明するためのフローチャートである。 図面において、■は入力端子、２はオフセット設定用ス
イッチ、３は加算器、４はアンプ、５はＡ／’Ｄ変換器
、６は補正値作成手段、７はＣＰＵ、８はＲＯＭ、９は
ＲＡＭ、１１は表示手段、１２はオフセット設定手段、
１３は基準値作成手段、１４は校正済オフセット出力手
段、１５はＤ／Ａ変換器である。
Claims (1)
- （１）制御手段により数値で設定されたオフセット値を
アナログ入力信号上に表示するため、前記オフセット値
をデジタル−アナログ変換器によりアナログ変換し、か
つ前記入力信号とともにアナログ−デジタル変換器によ
りデジタル変換するオフセット設定装置において、前記
数値に対応する基準デジタル値を作成する手段と、前記
アナログ−デジタル変換器からの前記オフセット値と前
記基準デジタル値とを比較し、所定の許容範囲内にある
時は前記制御手段にその前記オフセット値を記憶するよ
うに指示し、前記許容範囲内にない場合は補正値を設定
する補正値作成手段と、この補正値作成手段からの前記
補正値にしたがって、校正用オフセット値を設定すると
ともに前記補正値作成手段の前記制御手段への記憶指示
にしたがいそのデータを前記制御手段に送る校正オフセ
ット出力手段とを有することを特徴とするオフセット設
定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140836A JPH01310424A (ja) | 1988-06-08 | 1988-06-08 | オフセット設定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140836A JPH01310424A (ja) | 1988-06-08 | 1988-06-08 | オフセット設定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01310424A true JPH01310424A (ja) | 1989-12-14 |
| JPH0570168B2 JPH0570168B2 (ja) | 1993-10-04 |
Family
ID=15277844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63140836A Granted JPH01310424A (ja) | 1988-06-08 | 1988-06-08 | オフセット設定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01310424A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5843032A (ja) * | 1981-09-09 | 1983-03-12 | Canon Inc | デジタル−アナログ変換装置 |
| JPS62285106A (ja) * | 1986-05-12 | 1987-12-11 | ウエスチングハウス エレクトリック コ−ポレ−ション | アナログ信号処理装置用の装置 |
-
1988
- 1988-06-08 JP JP63140836A patent/JPH01310424A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5843032A (ja) * | 1981-09-09 | 1983-03-12 | Canon Inc | デジタル−アナログ変換装置 |
| JPS62285106A (ja) * | 1986-05-12 | 1987-12-11 | ウエスチングハウス エレクトリック コ−ポレ−ション | アナログ信号処理装置用の装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0570168B2 (ja) | 1993-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4065647A (en) | Automatic acoustical testing system | |
| US5877749A (en) | Operation inputting apparatus | |
| US4337517A (en) | Method of automatically calibrating a microprocessor controlled digital multimeter | |
| US4700174A (en) | Analog signal processor | |
| JPH0241020B2 (ja) | ||
| US4616329A (en) | Self-calibrating adaptive ranging apparatus and method | |
| US5412385A (en) | Error correction testing system and method for a multistage A/D converter | |
| JPS5926999B2 (ja) | 多点測定装置 | |
| JPH0570168B2 (ja) | ||
| JP2624920B2 (ja) | 多現象オシロスコープの垂直増幅器校正装置 | |
| JPH0712852A (ja) | 波形生成機能付き波形測定装置 | |
| JPH0327072B2 (ja) | ||
| US4394743A (en) | Tone generation method and apparatus using stored reference calibration coefficients | |
| DE3905664A1 (de) | Schaltungsanordnung mit einem sensor | |
| JPH04323568A (ja) | アナログ計測回路 | |
| JP3153664B2 (ja) | 広帯域伝送路の信号レベル測定装置 | |
| RU2157586C1 (ru) | Автоматический корректор нулевого уровня аналогового прибора | |
| JPS6131440Y2 (ja) | ||
| US20020130715A1 (en) | System and method for adjusting separate devices concurrently | |
| JPH04248370A (ja) | インバータ装置における設定値の設定方法 | |
| JPH039089Y2 (ja) | ||
| JPH04143622A (ja) | ディジタル測定器におけるアナログ応答状態の検出・出力方法 | |
| JPH0217455A (ja) | ストレージ波形の出力表示方法 | |
| JP2706807B2 (ja) | 試験装置 | |
| JP2791573B2 (ja) | 計測装置に必要な設定条件の一括入出力制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |