JPH0570990B2 - - Google Patents
Info
- Publication number
- JPH0570990B2 JPH0570990B2 JP59096275A JP9627584A JPH0570990B2 JP H0570990 B2 JPH0570990 B2 JP H0570990B2 JP 59096275 A JP59096275 A JP 59096275A JP 9627584 A JP9627584 A JP 9627584A JP H0570990 B2 JPH0570990 B2 JP H0570990B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- frequency
- output
- signal
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
（発明の利用分野）
本発明は、FM信号発生装置に関するものであ
り、詳しくは、あらかじめ設定された所定の周波
数パターンのFM信号を発生するデジタル形の
FM信号発生装置に関するものである。
り、詳しくは、あらかじめ設定された所定の周波
数パターンのFM信号を発生するデジタル形の
FM信号発生装置に関するものである。
（従来技術）
カラーテレビジヨン方式の一種に、SECAM方
式がある。この方式は、二つの色差信号（Ｒ−
Ｙ）と（Ｂ−Ｙ）を１水平走査毎に交互（線順
次）に送り、受像機側で１ラインの遅延線を用い
て同時信号に変換するものである。すなわち、
（Ｒ−Ｙ）に比例する第１の色差信号Dr′＝−1.9
（Er′−Ey′）で周波数4.40625MHzの第１の色副搬
送信号frを周波数変調すると共に（Ｂ−Ｙ）に比
例する第２の色差信号Db′＝1.5（Eb′−Ey′）で周
波数4.25000MHzの第２の色副搬送信号fbを周波
数変調し、これら周波数変調された色副搬送信号
を交互にベルフイルタと称される成形フイルタを
介して輝度信号に多重することが行われている。
ここで、Er′、Ey′、Eb′のダツシユ記号はガンマ
補正されていることを表わす。
式がある。この方式は、二つの色差信号（Ｒ−
Ｙ）と（Ｂ−Ｙ）を１水平走査毎に交互（線順
次）に送り、受像機側で１ラインの遅延線を用い
て同時信号に変換するものである。すなわち、
（Ｒ−Ｙ）に比例する第１の色差信号Dr′＝−1.9
（Er′−Ey′）で周波数4.40625MHzの第１の色副搬
送信号frを周波数変調すると共に（Ｂ−Ｙ）に比
例する第２の色差信号Db′＝1.5（Eb′−Ey′）で周
波数4.25000MHzの第２の色副搬送信号fbを周波
数変調し、これら周波数変調された色副搬送信号
を交互にベルフイルタと称される成形フイルタを
介して輝度信号に多重することが行われている。
ここで、Er′、Ey′、Eb′のダツシユ記号はガンマ
補正されていることを表わす。
第１０図は、従来のこのようなSECAM方式に
おけるFM信号発生装置の一例を示す回路図であ
る。第１０図において、１はメモリであり、
SECAM方式のFM信号の周波数パターンのデー
タが格納されている。具体的には、カラーバー信
号のような既知の標準カラー信号に対応した
SECAM方式における二つの色差信号の周波数デ
ータが格納される。２はこのメモリ１から加えら
れるデータをアナログ信号に変換するＤ／Ａ変換
器、３はＤ／Ａ変換器２のアナログ出力信号にプ
リエンフアシス処理を施す波形処理回路、４は波
形処理回路３の出力電圧を周波数信号に変換する
電圧制御発振器、５は電圧制御発振器４の出力信
号をたとえばビデオテープレコーダ（以下VTR
という）の試験などに用いる周波数信号に変換す
る周波数変換器、６は周波数信号を選択するスイ
ツチ、７は出力端子である。
おけるFM信号発生装置の一例を示す回路図であ
る。第１０図において、１はメモリであり、
SECAM方式のFM信号の周波数パターンのデー
タが格納されている。具体的には、カラーバー信
号のような既知の標準カラー信号に対応した
SECAM方式における二つの色差信号の周波数デ
ータが格納される。２はこのメモリ１から加えら
れるデータをアナログ信号に変換するＤ／Ａ変換
器、３はＤ／Ａ変換器２のアナログ出力信号にプ
リエンフアシス処理を施す波形処理回路、４は波
形処理回路３の出力電圧を周波数信号に変換する
電圧制御発振器、５は電圧制御発振器４の出力信
号をたとえばビデオテープレコーダ（以下VTR
という）の試験などに用いる周波数信号に変換す
る周波数変換器、６は周波数信号を選択するスイ
ツチ、７は出力端子である。
このように構成することにより、出力端子７に
はスイツチ６で所定のSECAM方式のFM信号が
選択されて送り出されることになる。
はスイツチ６で所定のSECAM方式のFM信号が
選択されて送り出されることになる。
しかし、このような構成によれば、VTR用の
信号を得るためには周波数変換器を用いなければ
ならず、回路の構成が複雑になる。すなわち、前
述のように、SECAM方式で用いる第１色副搬送
信号frの周波数は4.40625MHzで第２色副搬送信
号fbの周波数は4.25000MHzであり、そのままで
はVTRで記録処理できない。そこで、例えばミ
キサーで3MHz程度の一定周波数の信号と混合し、
混合出力の低域成分を取り出すようにしている。
これによれば、周波数偏移量は元のままで搬送周
波数のみを低くできる。また、電圧制御発振器を
用いているために、高精度、高安定度のFM信号
を得ることは困難である。また、電圧制御発振器
から出力されるFM信号は高調波を多く含むため
に特性の優れた低域フイルタを用いなければなら
ない。特に、β方式のVTR信号の場合にはほぼ
200KHz〜1.4MHzの帯域をもつているので、特殊
なフイルタが必要になる。また、波形処理回路
３、VCO４、周波数変換器４のように複数のア
ナログ回路を用いているので調整箇所が多くなつ
てしまう。
信号を得るためには周波数変換器を用いなければ
ならず、回路の構成が複雑になる。すなわち、前
述のように、SECAM方式で用いる第１色副搬送
信号frの周波数は4.40625MHzで第２色副搬送信
号fbの周波数は4.25000MHzであり、そのままで
はVTRで記録処理できない。そこで、例えばミ
キサーで3MHz程度の一定周波数の信号と混合し、
混合出力の低域成分を取り出すようにしている。
これによれば、周波数偏移量は元のままで搬送周
波数のみを低くできる。また、電圧制御発振器を
用いているために、高精度、高安定度のFM信号
を得ることは困難である。また、電圧制御発振器
から出力されるFM信号は高調波を多く含むため
に特性の優れた低域フイルタを用いなければなら
ない。特に、β方式のVTR信号の場合にはほぼ
200KHz〜1.4MHzの帯域をもつているので、特殊
なフイルタが必要になる。また、波形処理回路
３、VCO４、周波数変換器４のように複数のア
ナログ回路を用いているので調整箇所が多くなつ
てしまう。
（発明の目的）
本発明は、このような点に着目したものであつ
て、その目的は、比較的簡単な回路構成でデジタ
ル化を図り、低価格で、高精度、高安定、高品位
の各種のFM信号を発生するFM信号発生装置を
提供することにある。
て、その目的は、比較的簡単な回路構成でデジタ
ル化を図り、低価格で、高精度、高安定、高品位
の各種のFM信号を発生するFM信号発生装置を
提供することにある。
（発明の概要）
このような目的を達成する本発明は、SECAM
方式における二つの色差信号の周波数データ、
NTSC方式のVTR用輝度信号の周波数データの
少なくともいずれかが格納されたメモリと、 このメモリから出力される各方式の周波数デー
タに対応した搬送周波数データを選択的に出力す
る方式選択回路と、 前記メモリから出力される各方式の周波数デー
タと方式選択回路から出力される各方式の搬送周
波数データを加算する加算器と、 この加算器の出力データをクロツクに従つて逐
次積算し、位相データとして出力する積算器と、 予め格納されている周波数データを積算器から
出力される位相データをアドレスとして読みだす
ことにより周波数が偏移している波形データに変
換するデータ変換器と、 このデータ変換器の出力データをアナログ信号
に変換するＤ／Ａ変換器、とで構成されたことを
特徴とする。
方式における二つの色差信号の周波数データ、
NTSC方式のVTR用輝度信号の周波数データの
少なくともいずれかが格納されたメモリと、 このメモリから出力される各方式の周波数デー
タに対応した搬送周波数データを選択的に出力す
る方式選択回路と、 前記メモリから出力される各方式の周波数デー
タと方式選択回路から出力される各方式の搬送周
波数データを加算する加算器と、 この加算器の出力データをクロツクに従つて逐
次積算し、位相データとして出力する積算器と、 予め格納されている周波数データを積算器から
出力される位相データをアドレスとして読みだす
ことにより周波数が偏移している波形データに変
換するデータ変換器と、 このデータ変換器の出力データをアナログ信号
に変換するＤ／Ａ変換器、とで構成されたことを
特徴とする。
（実施例）
以下、図面を用いて詳細に説明する。
第１図は本発明の一実施例を示す構成説明図で
あり、第１０図と同等部分には同一符号を付して
いる。第１図において、８はメモリ１から出力さ
れるデータにプリエンフアシス処理を施すデータ
処理回路、９はメモリ１から出力されるデータを
基本にして各方式（標準、β方式VTR、VHS方
式VTR）に対応した色信号を作るための所定の
搬送周波数データを選択的に加える方式選択回路
であり、これらデータ処理回路８および方式選択
回路９の出力データは加算器１０で加算されて積
算器１１に加えられる。積算器１１にはクロツク
発生器１２のクロツク信号が加えられていて、こ
のクロツク信号のタイミングで加算器１０から加
えられるデータを積算し、クロツク信号に従つて
逐次変化する位相データをデータ変換器１３に加
える。データ変換器１３は位相データを周波数が
偏移している波形データ（以下周波数偏移データ
という）に変換し、この周波数偏移データをＤ／
Ａ変換器２に加える。Ｄ／Ａ変換器２は周波数偏
移データを所定の周波数のアナログ信号に変換す
る。そして、このＤ／Ａ変換器２の出力信号はベ
ルフイルタや低域フイルタなどの所定の特性を有
するフイルタ１４を介して出力端子１５に送り出
される。
あり、第１０図と同等部分には同一符号を付して
いる。第１図において、８はメモリ１から出力さ
れるデータにプリエンフアシス処理を施すデータ
処理回路、９はメモリ１から出力されるデータを
基本にして各方式（標準、β方式VTR、VHS方
式VTR）に対応した色信号を作るための所定の
搬送周波数データを選択的に加える方式選択回路
であり、これらデータ処理回路８および方式選択
回路９の出力データは加算器１０で加算されて積
算器１１に加えられる。積算器１１にはクロツク
発生器１２のクロツク信号が加えられていて、こ
のクロツク信号のタイミングで加算器１０から加
えられるデータを積算し、クロツク信号に従つて
逐次変化する位相データをデータ変換器１３に加
える。データ変換器１３は位相データを周波数が
偏移している波形データ（以下周波数偏移データ
という）に変換し、この周波数偏移データをＤ／
Ａ変換器２に加える。Ｄ／Ａ変換器２は周波数偏
移データを所定の周波数のアナログ信号に変換す
る。そして、このＤ／Ａ変換器２の出力信号はベ
ルフイルタや低域フイルタなどの所定の特性を有
するフイルタ１４を介して出力端子１５に送り出
される。
第２図および第３図は、第１図の具体的な構成
を示す回路図である。まず、データ処理回路８
は、メモリ１から加えられるたとえば９ビツトで
2KHz／LSBのメモリ１のデータfinに対して25倍
の演算を行い下位５ビツトが０の14ビツトのデー
タを出力する乗算器８１、一方の入力端子にデー
タfinが加えられ11ビツトのデータを出力する加
算器８２、データfinの読み出しタイミングクロ
ツクRCLKが加えられ一方の入力端子には14ビツ
トの出力データが帰還される加算器８３、一方の
入力端子に乗算器８１から出力される14ビツトの
データが加えられて他方の入力端子に加算器８３
から出力される14ビツトのデータが加えられ14ビ
ツトのデータを出力する加算器８４、加算器８４
から出力されるデータに対して1/24倍の乗算を行
い10ビツトのデータを加算器８２の他方の入力端
子に加える乗算器８５、加算器８４から出力され
るデータの上位10ビツトに対して1/-2倍の乗算
を行い加算器８３の他方の入力端子に８ビツトの
データを加える乗算器８６などで構成されてい
る。このように構成されるデータ処理回路８はプ
リエンフアシス特性を有するデジタルフイルタと
して作用するものであり、第４図にそのアナログ
等価回路を示し、第５図にステツプ応答特性を示
す。方式選択回路９は、14ビツトで250Hz／LSB
のVTR（VHS）、VTR（β）および標準信号のそ
れぞれに対応した搬送周波数の定数を方式選択信
号に応じて選択するマルチプレクサ９１で構成さ
れている。このマルチプレクサ９１から出力され
る14ビツトのデータは加算器１６の一方の入力端
子に加えられる。なお、加算器１６の他方の入力
端子には８ビツトで4KHz／LSBの周波数オフセ
ツトデータに対して16倍の演算を行う乗算器１７
の12ビツトのデータが加えられ、15ビツトで250
Hz／LSBのデータを加算器１０の一方の入力端
子に加える。この加算器１６により、出力周波数
をプログラマブルに微調整するためのオフセツト
周波数が搬送周波数に加算されることになる。デ
ータ処理回路８の加算器８２のデータは乗算器１
８で25倍されて16ビツトのデータになり、２種類
の色信号に応じて所定のオフセツト周波数を選択
するオフセツト選択回路１９を構成する加算器１
９１の一方の入力端子に加えられる。この加算器
１９１の他方の入力端子には画面に同期した制御
信号fv／２により切り換え制御されるスイツチ１
９２を介して14ビツトで250Hz／LSBのオフセツ
ト周波数データが加えられ、16ビツトのデータが
出力される。この16ビツトのデータはリミツタ２
０で14ビツトに制限されて加算器１０の他方の入
力端子に加えられる。なお、VTR（VHS）の場
合には乗算器２１で1/4倍に乗算され500Hz／
LSBのデータになる。加算器１０からは15ビツ
トのデータが出力され、積算器１１に加えられ
る。積算器１１は、加算器１０から加えられる周
波数データをクロツク発生器１２から加えられる
16.384MHzのクロツクで積算して10ビツトの位相
データ（0゜〜360゜）を作るものである。この積算
器１１は、クロツクに従つて周波数データをラツ
チするラツチ回路１１１、一方の入力端子にラツ
チ回路１１２を介してラツチ回路１１１の15ビツ
トの出力データが加えられて16ビツトのデータを
出力するとともにこのデータがラツチ回路１１４
を介して他方の入力端子に帰還される加算器１１
３などで構成されていて、16ビツトのデータの内
の上位10ビツトがデータ変換器１３に送り出され
る。データ変換器１３は、積算器１１から加えら
れる位相データを正弦波データに変換するもので
あり、第６図に示すようなデータが格納された
ROMのアドレスとして位相データを加えること
により得ることができる。本実施例によれば、
16.384MHzのクロツクに同期した正弦波データが
得られる。このデータ変換器１３の出力データ
は、fh／２およびfv／２の制御信号に従つてデー
タの正負の極性を切り換える極性切換回路２２に
加えられる。
を示す回路図である。まず、データ処理回路８
は、メモリ１から加えられるたとえば９ビツトで
2KHz／LSBのメモリ１のデータfinに対して25倍
の演算を行い下位５ビツトが０の14ビツトのデー
タを出力する乗算器８１、一方の入力端子にデー
タfinが加えられ11ビツトのデータを出力する加
算器８２、データfinの読み出しタイミングクロ
ツクRCLKが加えられ一方の入力端子には14ビツ
トの出力データが帰還される加算器８３、一方の
入力端子に乗算器８１から出力される14ビツトの
データが加えられて他方の入力端子に加算器８３
から出力される14ビツトのデータが加えられ14ビ
ツトのデータを出力する加算器８４、加算器８４
から出力されるデータに対して1/24倍の乗算を行
い10ビツトのデータを加算器８２の他方の入力端
子に加える乗算器８５、加算器８４から出力され
るデータの上位10ビツトに対して1/-2倍の乗算
を行い加算器８３の他方の入力端子に８ビツトの
データを加える乗算器８６などで構成されてい
る。このように構成されるデータ処理回路８はプ
リエンフアシス特性を有するデジタルフイルタと
して作用するものであり、第４図にそのアナログ
等価回路を示し、第５図にステツプ応答特性を示
す。方式選択回路９は、14ビツトで250Hz／LSB
のVTR（VHS）、VTR（β）および標準信号のそ
れぞれに対応した搬送周波数の定数を方式選択信
号に応じて選択するマルチプレクサ９１で構成さ
れている。このマルチプレクサ９１から出力され
る14ビツトのデータは加算器１６の一方の入力端
子に加えられる。なお、加算器１６の他方の入力
端子には８ビツトで4KHz／LSBの周波数オフセ
ツトデータに対して16倍の演算を行う乗算器１７
の12ビツトのデータが加えられ、15ビツトで250
Hz／LSBのデータを加算器１０の一方の入力端
子に加える。この加算器１６により、出力周波数
をプログラマブルに微調整するためのオフセツト
周波数が搬送周波数に加算されることになる。デ
ータ処理回路８の加算器８２のデータは乗算器１
８で25倍されて16ビツトのデータになり、２種類
の色信号に応じて所定のオフセツト周波数を選択
するオフセツト選択回路１９を構成する加算器１
９１の一方の入力端子に加えられる。この加算器
１９１の他方の入力端子には画面に同期した制御
信号fv／２により切り換え制御されるスイツチ１
９２を介して14ビツトで250Hz／LSBのオフセツ
ト周波数データが加えられ、16ビツトのデータが
出力される。この16ビツトのデータはリミツタ２
０で14ビツトに制限されて加算器１０の他方の入
力端子に加えられる。なお、VTR（VHS）の場
合には乗算器２１で1/4倍に乗算され500Hz／
LSBのデータになる。加算器１０からは15ビツ
トのデータが出力され、積算器１１に加えられ
る。積算器１１は、加算器１０から加えられる周
波数データをクロツク発生器１２から加えられる
16.384MHzのクロツクで積算して10ビツトの位相
データ（0゜〜360゜）を作るものである。この積算
器１１は、クロツクに従つて周波数データをラツ
チするラツチ回路１１１、一方の入力端子にラツ
チ回路１１２を介してラツチ回路１１１の15ビツ
トの出力データが加えられて16ビツトのデータを
出力するとともにこのデータがラツチ回路１１４
を介して他方の入力端子に帰還される加算器１１
３などで構成されていて、16ビツトのデータの内
の上位10ビツトがデータ変換器１３に送り出され
る。データ変換器１３は、積算器１１から加えら
れる位相データを正弦波データに変換するもので
あり、第６図に示すようなデータが格納された
ROMのアドレスとして位相データを加えること
により得ることができる。本実施例によれば、
16.384MHzのクロツクに同期した正弦波データが
得られる。このデータ変換器１３の出力データ
は、fh／２およびfv／２の制御信号に従つてデー
タの正負の極性を切り換える極性切換回路２２に
加えられる。
このような構成において、加算器１０までの各
回路により、各色信号毎に、各方式毎の搬送周波
数データ、オフセツト周波数データ、周波数偏移
データなどが演算される。これら各種の周波数デ
ータは加算器１０で加算されて積算器１１に加え
られ、第７図に示すように位相データに変換され
る。第７図において、横軸は時間を表わし、縦軸
は積算器１１の出力データを表わし、〇印は入力
される周波数データがf1の場合を表わし、×印は
入力される周波数データがf2（f1＜f2）の場合を表
わしている。この第７図から明らかなように、入
力される周波数データはクロツク毎の増分として
出力データに現われる。ここで、出力データは10
ビツト幅であるために、10ビツト幅を１周期とし
た場合、出力データは入力される周波数データに
比例した速度で回転する位相データになる。この
ようにして作られる位相データf1およびf2をデー
タ変換器１３を構成するROMのアドレスに与え
ることにより、ROMのデータとの間には第８図
に示すような関係が得られる。そして、これらの
出力データを横軸に時間を取つて表わすと、第９
図に示すように、f1は実線の波形になり、f2は破
線の波形になる。このような出力データをクロツ
ク毎にＤ／Ａ変換器２でＤ／Ａ変換することによ
り、必要なアナログ信号を得ることができる。
回路により、各色信号毎に、各方式毎の搬送周波
数データ、オフセツト周波数データ、周波数偏移
データなどが演算される。これら各種の周波数デ
ータは加算器１０で加算されて積算器１１に加え
られ、第７図に示すように位相データに変換され
る。第７図において、横軸は時間を表わし、縦軸
は積算器１１の出力データを表わし、〇印は入力
される周波数データがf1の場合を表わし、×印は
入力される周波数データがf2（f1＜f2）の場合を表
わしている。この第７図から明らかなように、入
力される周波数データはクロツク毎の増分として
出力データに現われる。ここで、出力データは10
ビツト幅であるために、10ビツト幅を１周期とし
た場合、出力データは入力される周波数データに
比例した速度で回転する位相データになる。この
ようにして作られる位相データf1およびf2をデー
タ変換器１３を構成するROMのアドレスに与え
ることにより、ROMのデータとの間には第８図
に示すような関係が得られる。そして、これらの
出力データを横軸に時間を取つて表わすと、第９
図に示すように、f1は実線の波形になり、f2は破
線の波形になる。このような出力データをクロツ
ク毎にＤ／Ａ変換器２でＤ／Ａ変換することによ
り、必要なアナログ信号を得ることができる。
このような構成によれば、完全にデジタル化を
図ることができ、アナログ回路の場合に必要な調
整作業を大幅に減らすことができる。また、標準
色信号とVTR信号とを同一構成で得ることがで
きる。また、周波数の安定度および精度はクロツ
クの特性に支配されるので、きわめて高安定で高
精度の信号が得られる。また、このようにして得
られるアナログ信号は、クロツクの周波数をfc、
色信号の周波数をfoとすると、fc±foの周波数成
分を有することになり、fc−fo＞foであれば必要
とする全帯域においてスプリアスの存在しない高
品位の信号を得ることができる。
図ることができ、アナログ回路の場合に必要な調
整作業を大幅に減らすことができる。また、標準
色信号とVTR信号とを同一構成で得ることがで
きる。また、周波数の安定度および精度はクロツ
クの特性に支配されるので、きわめて高安定で高
精度の信号が得られる。また、このようにして得
られるアナログ信号は、クロツクの周波数をfc、
色信号の周波数をfoとすると、fc±foの周波数成
分を有することになり、fc−fo＞foであれば必要
とする全帯域においてスプリアスの存在しない高
品位の信号を得ることができる。
なお、上記実施例では、SECAM方式の色信号
発生装置の例について説明したが、これに限るも
のではなく、一部回路を追加変更したほぼ同様な
構成で、各テレビジヨン方式（NTSC、PAL、
SECAM）の色信号だけではなく、各テレビジヨ
ン方式に対応したVTR（VHS、β）の輝度信号
を得ることもできる。
発生装置の例について説明したが、これに限るも
のではなく、一部回路を追加変更したほぼ同様な
構成で、各テレビジヨン方式（NTSC、PAL、
SECAM）の色信号だけではなく、各テレビジヨ
ン方式に対応したVTR（VHS、β）の輝度信号
を得ることもできる。
（発明の効果）
以上説明したように、本発明によれば、比較的
簡単な回路構成で、デジタル化が図れ、低価格
で、高精度、高安定、高品位の各種のFM信号を
発生するFM信号発生装置が実現でき、テレビジ
ヨン信号発生装置などに好適である。
簡単な回路構成で、デジタル化が図れ、低価格
で、高精度、高安定、高品位の各種のFM信号を
発生するFM信号発生装置が実現でき、テレビジ
ヨン信号発生装置などに好適である。
第１図は本発明の一実施例を示す構成説明図、
第２図および第３図は第１図の具体的な構成を示
す回路図、第４図は本発明で用いるデータ処理回
路のアナログ等価回路、第５図は第４図のステツ
プ応答特性図、第６図は本発明で用いるデータ変
換器のデータ説明図、第７図は本発明で用いる積
算器の動作説明図、第８図は本発明で用いるデー
タ変換器の動作説明図、第９図はその出力データ
説明図、第１０図は従来の装置の一例を示す構成
説明図である。である。 １……メモリ、２……Ｄ／Ａ変換器、８……デ
ータ処理回路、９……方式選択回路、１０……加
算器、１１……積算器、１２……クロツク発振
器、１３……データ変換器（ROM）、１４……
フイルタ、１５……出力端子。
第２図および第３図は第１図の具体的な構成を示
す回路図、第４図は本発明で用いるデータ処理回
路のアナログ等価回路、第５図は第４図のステツ
プ応答特性図、第６図は本発明で用いるデータ変
換器のデータ説明図、第７図は本発明で用いる積
算器の動作説明図、第８図は本発明で用いるデー
タ変換器の動作説明図、第９図はその出力データ
説明図、第１０図は従来の装置の一例を示す構成
説明図である。である。 １……メモリ、２……Ｄ／Ａ変換器、８……デ
ータ処理回路、９……方式選択回路、１０……加
算器、１１……積算器、１２……クロツク発振
器、１３……データ変換器（ROM）、１４……
フイルタ、１５……出力端子。
Claims (1)
- 【特許請求の範囲】 １ SECAM方式における二つの色差信号の周波
数データ、NTSC方式のVTR用輝度信号の周波
数データの少なくともいずれかが格納されたメモ
リと、 このメモリから出力される各方式の周波数デー
タに対応した搬送周波数データを選択的に出力す
る方式選択回路と、 前記メモリから出力される各方式の周波数デー
タと方式選択回路から出力される各方式の搬送周
波数データを加算する加算器と、 この加算器の出力データをクロツクに従つて逐
次積算し、位相データとして出力する積算器と、 予め格納されている周波数データを積算器から
出力される位相データをアドレスとして読みだす
ことにより周波数が偏移している波形データに変
換するデータ変換器と、 このデータ変換器の出力データをアナログ信号
に変換するＤ／Ａ変換器、 とで構成されたことを特徴とするFM信号発生装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096275A JPS60239192A (ja) | 1984-05-14 | 1984-05-14 | Ｆｍ信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096275A JPS60239192A (ja) | 1984-05-14 | 1984-05-14 | Ｆｍ信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60239192A JPS60239192A (ja) | 1985-11-28 |
| JPH0570990B2 true JPH0570990B2 (ja) | 1993-10-06 |
Family
ID=14160583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59096275A Granted JPS60239192A (ja) | 1984-05-14 | 1984-05-14 | Ｆｍ信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60239192A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2858251B2 (ja) * | 1989-02-10 | 1999-02-17 | 本田技研工業株式会社 | 周波数変調装置 |
| KR0165279B1 (ko) * | 1992-11-27 | 1999-03-20 | 김광호 | 저역변환 색신호 처리장치 |
| JP2770841B2 (ja) * | 1993-09-24 | 1998-07-02 | 日本電気株式会社 | デジタル周波数変調器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57131011U (ja) * | 1981-02-09 | 1982-08-16 | ||
| JPS58160506A (ja) * | 1982-03-17 | 1983-09-24 | Nissan Motor Co Ltd | 内燃機関のバルブ装置 |
-
1984
- 1984-05-14 JP JP59096275A patent/JPS60239192A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60239192A (ja) | 1985-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6014176A (en) | Automatic phase control apparatus for phase locking the chroma burst of analog and digital video data using a numerically controlled oscillator | |
| US4668988A (en) | Non-linear digital emphasis circuit | |
| JP2785821B2 (ja) | デイジタル信号発生回路 | |
| EP0327333B1 (en) | Apparatus for generating a video signal representing a field of spatially varying color | |
| US4503453A (en) | Digital method and device for correcting the phase error of a sampled signal as applicable to the correction of television signals | |
| JPH06507297A (ja) | ビデオレコーダーのナーバスクロック信号発生器 | |
| US6256070B1 (en) | Concurrent discrete time oscillators (DTO) for video and closed caption encoding | |
| US5394197A (en) | Low-band conversion chrominance signal processing apparatus and method therefor | |
| US4562456A (en) | Analog-to-digital conversion apparatus including a circuit to substitute calculated values when the dynamic range of the converter is exceeded | |
| US4600937A (en) | Digital television receiver with digital sync/reproduction circuit | |
| JPH0712229B2 (ja) | 時間軸補正装置 | |
| JPS60239192A (ja) | Ｆｍ信号発生装置 | |
| EP0161810B1 (en) | Chrominance signal processing apparatus | |
| US4398209A (en) | Method and apparatus for digital control of a separately coded color television signal | |
| US5008740A (en) | Apparatus and method for creating digitally remodulated video from digital components | |
| US5185657A (en) | Color signal processing circuit with residual phase error correction | |
| US6229579B1 (en) | Color encoder with chrominance subcarrier generator responsive to a plurality of clock rates or frequencies | |
| US5815214A (en) | Oscillatory signal generator arrangement | |
| JPS62189885A (ja) | 自動利得制御装置 | |
| GB2175479A (en) | Process for synchronising the phase of a chrominance signal with a given reference carrier signal | |
| JPH01152893A (ja) | Ｓｅｃａｍ方式での色信号をデジタル処理で作成する方法 | |
| KR970007880B1 (ko) | 디지탈 주파수변조기 | |
| JP2677077B2 (ja) | 磁気記録再生装置 | |
| JPS6129290A (ja) | クロツク信号発生回路 | |
| JPS62266903A (ja) | デイジタルｆｍ変調方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |