JPH0571144B2 - - Google Patents

Description

【発明の詳細な説明】 〈発明の分野〉 この発明は、電荷転送チヤンネルが線走査の方
向と平行なライン転送形式あるいはインターライ
ン転送形式の電荷結合装置（CCD）イメージヤ
から画素（ピクセル）サンプルを取出す装置に関
する。

〈発明の背景〉 ライン転送形式のCCDイメージヤでは、イメ
ージ・レジスタは放射エネルギ・イメージを表わ
す電荷パケツトが形成されるようにされた複数の
並列配列されたCCD電荷転送チヤンネルからな
つている。各CCDチヤンネル中の電荷パケツト
はイメージ応答のラインを表わし、これらのイメ
ージ応答のラインはイメージ・レジスタから順次
転送される。転送は各イメージ・レジスタに対す
る出力電極を接続する共通読出し母線に行なわれ
ることがある。このような読出し母線を使用する
と、長い読出し母線の容量値が大きくなるため
に、出力の信号対雑音比が小さくなるという欠点
がある。代りとして、共通読出し母線を、イメー
ジ・レジツタに沿つて伸び、連続する段がイメー
ジ・レジスタ中の平行に配列された電荷転送チヤ
ンネルの各１つからサイド・ローデイングされる
ように配列されたCCD電荷転送チヤンネルと置
換することができる。サイド・ローデツド（Side
−Loaded）CCD電荷転送チヤンネルは線が規則
正しく走査されているときに生じる時間ずれより
も大きな線間の時間ずれを導入し、そのためイメ
ージヤの出力信号によつて再生されたテレビジヨ
ン映像中に生ずる剪断歪みを防止するために遅延
補償を行なう必要がある。

1974年５月14日付けのワイマー（P.K.
Weimer）氏の米国特許第3811055号明細書には、
順次に読出される並列電荷転送チヤンネルのアレ
ーからの電荷パケツトを逓倍して電位計の出力段
に電荷パケツトの連続する一連の流れを供給する
方法が示されている。この場合、電荷転送チヤン
ネルの１つから転送された電荷パケツトの各行は
他のすべての行と読出し期間中同じ遅延を受け
る。この処理を行なうフアン・イン（fan−in）
回路はチヤンネル併合段の集中ツリー構造となつ
ている。チヤンネル併合段は順次に細くなる列を
なして構成されており、チヤンネル併合段の各連
続する列の入力における隣接する電荷転送チヤン
ネルからの電荷パケツトはその出力において数が
減少した電荷転送チヤンネルに導かれる。

特にチヤンネル併合段の各列中の電荷転送チヤ
ンネルの数が２：１の割合で減少する場合につい
て述べる。本願発明者は、ライン転送形式の
CCDイメージヤのイメージ・レジスタから供給
される電荷パケツトを時分割マルチプレツクスす
るに当つてこのような形式のフアン・イン回路を
使用することができることを見出した。イメー
ジ・レジスタから読出された電荷パケツトの各連
続的に選択された線は、各電荷パケツトを対応す
るビデオ出力信号サンプルに変換する単一の電荷
感知段に導かれる。イメージヤ中では一時に１行
のみが読出しのために選択されるから、このよう
な各チヤンネル併合段はいかなる時にもその入力
において電荷転送チヤンネルの一方のみ（両方で
はない）から電荷を受入れる。

米国特許第3811055号明細書には、９行の連続
するチヤンネル併合段は、NTS Ｃテレビジヨン
フイールド中の480あるいはそれ以上の実動線よ
りも多い29行ものイメージ・レジスタ行まで連続
的にクロツクされた出力パケツトを合成するのに
充分であることが示されている。マルチプレツク
スされる電荷パケツトの行の数が増加すると（例
えば４以上）、連続する列中のチヤンネル併合段
の出力は半導体基板上に広く拡がるようになると
いう問題がある。出力が拡がると、さらに連続す
るチヤンネル併合を続けることが困難になる。こ
の問題をとり扱うために、米国特許第3811055号
明細書中では、フアン・イン電荷転送構造の後続
列中のチヤンネル併合段の入力に電荷パケツトを
導くために、基板中に拡散された島を接続用障壁
として使用することが示されている。

拡散された長い島を使用することに問題はない
が、これらの拡散された島の動作をアナログ転送
ラインとして考えると、拡散された島の長さのた
めに１クロツク期間中にその拡散された島に沿う
信号の伝播を完結するのが困難になる。従つて、
各レジスタに対して同じ遅延時間で共通出力電極
からの信号電荷を時分割マルチプレツクスする
CCD構造が望ましく、このような構造により長
い内部接続母線（バス）は不必要になる。

上述のように、チヤンネル併合段は時分割マル
チプレツクスと共に使用することができるし、あ
るいは複数の入力電荷転送チヤンネルの出力端か
ら同時に供給される出力電荷パケツトを併合する
ために使用することもできる。実際には最もよく
見受けられる形式であるこの後者の形式のチヤン
ネル併合段では、出力電荷パケツトは入力電荷パ
ケツトの合計になる。従つて、その段によつて構
成される電荷転送チヤンネルはより大きな出力電
荷パケツトに適合しなければならない。習慣上ゲ
ート電極の長さとクロツク電位の振れの大きさは
チヤンネル併合段を通じて一定に維持されている
とする。そのためゲート電極構造およびその下の
電荷転送チヤンネルの幅は大きくなり、電荷転送
能力が大きくなることにより必要となる点は自然
に満たされる。

この発明を実施するに当つて、チヤンネル併合
が順次に供給された電荷パケツト列の時分割マル
チプレツクスで使用される場合は、上述のやり方
とは反対にチヤンネル併合段はその入力における
よりもその出力においてより狭くなければならな
いということが認められた。このようなチヤンネ
ル併合段は電荷フアネル（funnel：じようご）と
称される。時分割マルチプレツクスで使用される
チヤンネル併合段では、出力電荷パケツトは選択
された入力電荷パケツトと同程度の寸法である。
チヤンネル併合段は、並列入力電荷転送チヤンネ
ルに加えてさらに、チヤンネル併合段において並
列的に供給された電荷パケツト列を加算するため
に上記入力電荷転送チヤンネルの並列出力ポート
から連結するために入力ポートにおいて充分に広
い出力電荷転送チヤンネルを具備している。習慣
に従つてクロツク電位の振れは電荷併合段全体を
通じて一定に維持されているとする。しかしなが
ら出力電荷転送チヤンネルは、その出力ポートに
おいては任意所定の時点で入力電荷パケツトを供
給する１個あるいは２個の入力電荷転送チヤンネ
ルの出力ポートとほゞ同じ位の広さとなるように
狭められている。出力電荷転送チヤンネルの狭く
なつた出力端におけるゲート電極の下に誘導され
た電位井戸を溢れさせるという危険はないので、
上記のように狭くすることは可能である。電荷パ
ケツトは一時に１個あるいは２個の入力電荷転送
チヤンネルのみから出力電荷転送チヤンネルに導
かれるので、特に目立つような危険性はない。

クーロンの法則により、出力電荷転送段の広い
入力をまたいでかぶさる広いゲート電極の下に入
力電荷パケツトが入ると、これらのゲート電極の
容量が大であるため、これらの電極の下では電位
の変化は非常に小さくなる。電荷が最終ドレンを
通して出力電荷転送チヤンネルから取出されると
き、この小さな電位変化は何らの問題も生じな
い。フローテイング拡散形式のような電位計が出
力段として使用されている場合は、出力段の感度
は悪影響を受ける。上記の入力をまたいでかぶさ
るゲート電極構造に沿う出力電荷転送チヤンネル
の幅を狭くすることにより、出力電荷転送チヤン
ネルの出力ポートにおいて、クーロンの法則によ
り、入力電荷パケツトに応答する電位変化の感度
を回復することができる。従つて、出力電荷転送
チヤンネルの終端に転送される電荷パケツトを測
定する電位計段の感度は、その出力端における電
荷転送チヤンネルを狭くすることによつて改善さ
れる。

少数の電荷転送チヤンネルからの電荷パケツト
を並列出力ポートで結合するための電荷フアネル
は知られている。これは例えば米国特許第
3971003号の特に第１５図および第１９図に示さ
れている。これらの各図には、各組がフイールド
蓄積形式のCCDイメージヤのいわゆるＣレジス
タの３個の並列電荷転送チヤンネルから順次に取
出される電荷パケツトを含む３個の組の電荷パケ
ツトを併合するために使用される電荷フアネルが
示されている。このような比較的少数の並列チヤ
ンネルからの電荷パケツトを併合する電荷フアネ
ルにおいて、電界効果トランジスタのゲート電極
に接続されたフローテイング拡散を使用した形式
の電位計で感知するのに充分な大きさの各電荷パ
ケツトに対する電圧変化を与える問題は考慮され
ていなかつた。この点について、フアネルの入力
ポートの幅と先行する電荷転送チヤンネルの出力
ポートの幅との比は比較的小（約３：１）である
ことに注目する必要がある。そのため電荷フアネ
ルの入力ポートに導入される電荷パケツトは、先
行する電荷転送チヤンネルの出力ポートにおける
電圧変化の僅か数分の１の電荷変化をフアネルの
電荷転送チヤンネルに生じさせるにすぎない。

一方、ライン転送イメージヤでは、先行する数
拾あるいは数百の電荷転送チヤンネルから生ずる
電荷パケツトを電位計に転送するための電荷フア
ネルを使用することが望ましい。一連の流れのう
ちの任意の単一電荷パケツトが電荷フアネルの入
力端に形成された電荷転送井戸に導入されると、
その電荷パケツトに応答して生ずる電圧変化は一
般に小さ過ぎて使用することができないと考えら
れている。これは蓄積井戸の容量は、チヤンネル
の入力端における井戸形成ゲート電極の寸法は必
然的に広く、面積も必然的に大きくなることから
大きくなるためである。

しかしながら、電荷フアネルが比較的大きな数
の並列電荷転送チヤンネルからの電荷を電位計の
入力にじようご状に供給するために使用されると
きは事情が異なる。この場合は、入力ポートある
いは電荷フアネルの終端で観察される電圧変化が
代表的な電位計の信頼できる最低感知レべル以下
でも、電荷パケツトはイメージレジスタの大きな
数の並列電荷転送チヤンネルからの電位計の入力
に直接じようごを通して送り込まれることができ
る。

この発明は電荷結合装置（CCD）イメージヤ
で実施される。イメージヤは、並列構成に各出力
ポートを有する一群の選択的に形成されたクロツ
ク電荷転送チヤンネルを有するイメージ・レジス
タと、選択的に順方向クロツク電荷転送チヤンネ
ルの出力ポートから転送された電荷パケツトを測
定するための電位計とを具備している。

この発明による電荷結合装置は、各々互いに並
列に配列された出力ポートを有し、選択的に形成
されたクロツク形式の一群の電荷転送チヤンネル
を含むイメージ・レジスタと、選択的に順方向ク
ロツクされる電荷転送チヤンネルの出力ポートか
ら転送される電荷パケツトを測定するための電位
計と、上記イメージ・レジスタの上記電荷転送チ
ヤンネル群の配列された出力ポートに接続された
比較的幅の広い入力ポートと、上記電位計の入力
ポートに接続された比較的幅の狭い出力ポート
と、順方向クロツキング電圧が供給されるゲート
電極とを有する電荷フアネルとを具備している。
電荷フアネルのゲート電極には該電荷フアンネル
の出力ポートの電荷パケツトを転送するために、
少なくとも上記電荷転送チヤンネル群の出力ポー
トから電荷パケツトが転送される期間中、上記順
方向クロツキング電圧が供給される。前述のよう
に、ライン転送形式のイメージヤでは、数十ある
いは数百の電荷転送チヤンネルから生ずる電荷パ
ケツトを後段の電位計に転送することが望ましい
から、この発明の電荷結合装置で使用される電荷
フアネルの入力ポートの幅はその出力ポートの幅
よりも少なくとも１桁大きく設定されている。

別の問題として、上述のようなイメージヤでは
使用されるような電荷フアネル中で電荷転送効率
を大きくすることができる。フアネルのチヤンネ
ルの入力端がその出力端よりも!?かに広く、また
それに応じて電荷フアネルの狭くなる角度を表わ
す傾斜角が大きい場合には、電荷転送効率は極め
て重要である。以下に述べるように、この効率は
CCDシフト・レジスタのような電荷フアネル中
で増大される。従来技術と同様に、電荷フアネ
ル・シフト・レジスタはその電極構造に供給され
るクロツク信号に応答して、シフト・レジスタ内
のフアネル形入力のチヤンネルの入力に直列的に
供給された電荷パケツトを出力端にシフトする。
チヤンネルは半導体基板中に配置され、チヤンネ
ル・ストツプによつて特定される側部（端部）を
持つている。チヤンネルはその長さに沿つて狭く
なり、そのためチヤンネルの入力端の幅はその出
力端の幅の何倍かになつている。ゲート電極構造
は電荷転送チヤンネルの幅に沿つて伸びており、
チヤンネル入力ポートの幅に沿う位置に導入さ
れ、チヤンネル長に沿つてシフトされる電荷パケ
ツトはチヤンネル出力ポートの比較的狭い幅の部
分にじようご（フアネル）を通して送り込まれ
る。

この発明の特徴によれば、電極構造中の電極は
その両端において各チヤンネル・ストツプの長さ
方向と実質的に直角に折曲げられている。

〈実施例の詳細な説明〉 以下、図示の実施例によつてこの発明を詳細に
説明する。なお、この出願では、半導体基板上の
方向についてはCCDの設計技術者の慣例に従つ
た。イメージヤの上面は、そのイメージヤの実際
の紙面上での方位がどうであろうとゲート電極構
造が配置される表面を指すものとする。反対面は
底面と称し、また“上げ（アツプ）”、“下げ（ダ
ウン）”、“下側（アンダ）”、“上側（オーバ）”等
の用語も通常の慣例に従がうものとする。上面、
底面はテレビジヨン・カメラの設計者は前面、背
面と称することもある。

第１図は電荷フアネル送り込み出力回路をもつ
たライン転送形式のCCDイメージヤの出力部分
のゲート電極構造を示す。第１図の左側はイメー
ジ・レジスタ２の右端部分を示す。この発明に特
に関係する電荷フアネル４は第１図の中心部分に
ある。電荷フアネル４は、イメージ・レジスタ２
から電荷パケツトの選択された行を読出し、これ
らの電荷パケツトを通常CCDイメージヤの出力
段である図の右側に示す通常の構成の電位計段７
に直列的に導入するために使用される。図面によ
る説明の都合上、イメージ・レジスタ２および電
荷フアネル４の双方において、２電極、２相クロ
ツキングが使用されるものと仮定し、また今日の
通常の２相CCD構造に従つて２層ポリシリコ
ン・ゲートが使用されるものと仮定する。第１図
および第２図では図面を簡単にするために省略さ
れているが、第３図の断面図に明確に示されてい
るように、２電極、２相構造中には拡散領域が含
まれている。もし第１図に示すとすれば、これら
の拡散領域は、各々のゲート電極の下の電界中に
非対称性を作り出すために垂直方向に配置され、
それによつて電荷は常に順方向（すなわち第１図
では右方向）に進むことになる。後程さらに詳し
く説明するように、イメージヤおよびフアネル中
の電荷転送チヤンネルは各々単一クロツクあるい
は２重クロツク・モードのいずれかで動作する。

第１図はCCDイメージヤが形成される半導体
基板の表面（以下では通常の半導体技術の慣例に
従つて上面と称す）を見降ろしている。ポリシリ
コンからなる第１の層は電気的に絶縁性の材料か
らなる中間層によつてこの表面から分離されてい
る。第１の群のゲート電極を形成するためにそれ
を選択的にエツチングした後、第１の層は電気的
に絶縁性の材料からなる第２の層によつて覆わ
れ、その上にポリシリコンの第２の層が形成さ
れ、次いでこの第２の層は第２の群のゲート電極
を形成するために部分的にエツチングされる。好
ましい形式のイメージヤでは、ポリシリコン層が
形成された面と反対側の面を通して半導体基板の
マスクされていない部分に光が入射する。この場
合、半導体基板は薄いので、光輻射は半導体基板
を通つて浸入し、イメージ・レジスタ２の下の領
域で光変換が行なわれる。

イメージ・レジスタ２では、ポリシリコンの第
１の層はエツチングされてくし形構造１０が形成
され、その後ポリシリコンの第２の層によつて被
覆される。くし形構造１０の歯は第１図に垂直方
向に示す１群の並列ゲート電極である。これらの
ゲート電極の端部の母線接続部はくし形構造１０
の後部すなわちスパイン（背骨）を構成し、クロ
ツク信号φ_1-Aをゲート電極に分配する。

イメージ・レジスタ２のポリシリコンの第２の
層は選択的にエツチングされて他の群の並列ゲー
ト電極１１乃至２４が形成され、これらのゲート
電極は第１のポリシリコン層くし形構造１０中の
ゲート電極上に直角方向に重畳している。各群中
のゲート電極は他の群のゲート電極と直角になつ
ている。第２のポリシリコン層のゲート電極１１
乃至２４がくし形構造１０の歯である第１のポリ
シリコン層電極上を横切つて形成されていると、
第１のポリシリコン層電極は第２のポリシリコン
層電極からの静電誘導から半導体基板を電気的に
シールドすることができる。そのため、イメー
ジ・レジスタ２はゲート電極１１乃至２４の対応
する１つの下に配置された複数の並列CCD電荷
転送チヤンネルからなると考えることができる。
一般にチヤンネル・ストツプおよびアンチ・ブル
ーミング・ドレンはこれらの電荷転送チヤンネル
間の半導体基板中に配置されている。

ゲート電極１１乃至２４は、イメージヤの出力
信号中のフイールド・トレース期間の任意の時点
で電極の選択された１つ（または隣接する電極
対）を除くすべての電極の下で電荷の集積または
蓄積が生ずるように、これらのゲート電極に供給
された電位をもつている。フイールド・トレース
期間中、選択された電極（または電極対）にはク
ロツク信号φ_2-Aが供給される。φ_2-Aクロツク信号
はクロツク信号φ_1-Aと相補関係にある。

ライン・インタレースが使用されないか、ある
いは真のライン・インタレースが使用される場合
を考える。そのとき走査されつゝあるときの映像
のラインを表わす電荷パケツトの行上のゲート電
極１１乃至２４のうち選択されたものにはクロツ
ク信号φ_2-Aが供給される。これによつてその下の
半導体基板を電荷転送装置として動作させるよう
に条件づけ、電荷パケツトをイメージ・レジスタ
２中で右方へシフトさせる。電荷パケツトはイメ
ージ・レジスタ２から電荷フアネル４へ１度に１
段づつシフトされる。

ライン・インタレースについてさらに具体的に
説明すると、奇数フイールド期間中は、イメージ
ヤ２の奇数番目のゲート電極１１，１３，１５…
…が順次に選択されて、これらのゲート電極にク
ロツク信号が順次に供給される。それによつて奇
数フイールドの終わりでは上記奇数番目のゲート
電極の下からの電荷パケツト・ラインが電荷フア
ネル４に入力に順次送り込まれる。偶数フイール
ドの期間中は、イメージヤ２の偶数番目のゲート
電極１２，１４，１６……が順次選択されてクロ
ツク信号φ_2-Aが供給され、偶数フイールドの終了
時に上記偶数番目のゲート電極の下から電荷パケ
ツト・ラインが電荷フアネル４の入力に順次送り
込まれる。

見掛けのライン・インタレースが使用されると
仮定すると、ゲート電極１１乃至２４の選択され
た隣接する対は、クロツク信号φ_2-Aを受信するよ
うに選択され、隣接する対（ペアリング）の様子
はライン・インタレースを形成するようにフイー
ルド毎に変化される。すなわち、イメージヤ出力
信号の各ラインは、先行するフイールド集積期間
中にイメージ・レジスタ２に蓄積された電荷パケ
ツトの２つの隣接する行の和である。

見かけのライン・インタレースについてさらに
具体的に説明すると、奇数フイールド期間中はゲ
ート電極対１１と１２、１３と１４、１５と１
６、……が順次選択されて、これらのゲート電極
対の双方に順次にクロツク信号φ_2-Aが供給され
る。それによつて奇数フイールドの終りでは、こ
れらのゲート電極対１１と１２、１３と１４、１
５と１６、……の下からの多数の電荷パケツト対
が電荷フアネル４の入力に順次送り込まれる。偶
数フイールドの期間中は、ゲート電極対１２と１
３、１４と１５、１６と１７、……が順次に選択
されて、これらのゲート電極の双方に順次にクロ
ツク信号φ_2-Aが供給され、偶数フイールドの終了
時にはこれらのゲート電極対１２と１３、１４と
１５、１６と１７、……の下から多数の電荷パケ
ツト対が電荷フアネル４の入力に順次送り込まれ
る。

電荷フアネル４は、ゲート電極１１乃至２４の
各選択されらものゝ下にある電荷転送チヤンネル
と同期してクロツクされる電荷転送チヤンネルで
ある。電荷フアネルおよびイメージ・レジスタの
双方が２重クロツク・モードで動作させられる
と、電荷フアネル４中の第１のポリシリコン層く
し形構造３１にはイメージ・レジスタ２に供給さ
れるクロツク信号φ_1-Aの第１の位相と同期した第
１の位相のクロツク信号φ_1-Fが供給される。従つ
て、φ_1-Fとφ_1-Aは同じクロツク電位として設計す
ることができる。フアネル４の第２のポリシリコ
ン層くし形構造３２には、実際には少なくともイ
メージ・レジスタ２に供給される第２位相のクロ
ツク信号φ_2-Aと同期した第２位相のクロツク信号
φ_2-Fが供給される。φ_1-Aとφ_2-Aは２相クロツクの
相補位相関係にある。くし形構造３１の歯は電荷
フアネル４の電荷転送チヤンネルに直角な方向の
一連のφ_1-A電極を構成し、くし形構造３２の歯は
φ_1-Fゲート電極とインタレース関係にあるφ_2-Fゲ
ート電構を構成する。電荷フアネル４を通る電荷
転送チヤンネルの入力端の幅は、イメージ・レジ
スタ２中のゲート電極１１乃至２４の下にある電
荷転送チヤンネルの任意のものからの電荷パケツ
トを受入れるように定められている。電荷フアネ
ル４を通る電荷転送チヤンネルの出力端の幅は相
当に狭くなつて電位計出力段７に接続されてい
る。フアネル４を通る電荷転送チヤンネルの側部
は半導体基板中のチヤンネル・ストツプの部分に
よつて制限されており、そのチヤンネル・ストツ
プはまた電位計段７の部分を包含している。この
チヤンネル・ストツプの位置は１点鎖線３３によ
つて示されている。

好ましい２相クロツク法では、イメージ・レジ
スタ２を単一クロツク・モードで動作させ、電荷
フアネル４を２重クロツク・モードで動作させ
る。単一クロツク・モードでは、２クロツク位相
の１つは実際には直流電位であり、２クロツク位
相の他方は上記直流位相に対して交互に正または
負である。イメージ・レジスタ２中のくし形構造
１０の下は大きな面積であるので、クロツクの電
力を節約するためにφ_1-Aを直流電位クロツク位相
にするのが有利である。このときゲート電極１１
乃至２４に供給されるクロツク信号φ_2-Aは交番ク
ロツク電位である。ゲート電極１１乃至２４にク
ロツク信号φ_2-Aが供給されない場合は、これには
直流電位が与えられる。直流電位は電極１１乃至
２４の下にある電荷転送チヤンネルの部分中の電
荷集積位置を誘導するが、これはくし形構造１０
の歯によつて静電的にシールドされていない。電
荷フアネル４をクロツク信号φ_2-Aを使つて２重ク
ロツク・モードでクロツクすると、クロツク信号
φ_2-Fと同じ電圧範囲で交番するφ_1-Fによる単一モ
ード・クロツクの場合に得られる電荷転送効率よ
りも高い効率が得られる。電荷フアネルの端部に
おける転送距離はその中心部における転送距離よ
りも大であるから、電荷フアネル４中の電荷転送
効率は殆んどの適用例において興味のあることで
ある。

電位計段７は通常のフローテイング拡散および
金属−絶縁物−半導体電界効果トランジスタ形式
のものとして例示されている。段７中の電界効果
トランジスタ（FET）のゲート電極３４は第１
図で上方に伸びて電位計段７の電荷転送チヤンネ
ル部分中のフローテイング拡散部分に接触してお
り、また第１図で下方に伸びてFETのソース領
域とドレイン領域に対するゲート部分を形成して
いる。金属接続部３５，３６は、半導体基板中に
配置されたFETのソースおよびドレイン領域と
オーム接触しており、またイメージヤの接続パツ
ド（図示せず）に向けて伸びている。FETのソ
ースおよびドレイン領域は最終的には動作電源に
接続されている。このような接続（通常ソース接
続）は一般にイメージヤの負荷を通して行なわれ
る。電荷フアネル４および電位計段７を通つて伸
びる電荷転送チヤンネルの端部はリセツト・ドレ
ン拡散中で終端している。リセツト・ドレン拡散
領域は金属接続３７によつてオーム接続されてお
り、これを通してドレン電位が供給される。フロ
ーテイング拡散領域は、FETのゲート３４とリ
セツト・ドレンとの間のリセツト・ゲート３８に
供給されるリセツト・パルスによつて誘導される
FET動作によつて周期的にドレン電位にクラン
プされる。第１層のポリシリコン層中に形成され
るＤ−Ｃゲート電極３９は従来と同様に電位計の
FETのゲート電極３４の側面を迂回している。

電荷フアネル入力回路４の入力のゲート電極が
広くなつていることにより、その動作は前述の電
荷併合段の集中ツリーあるいは電荷フアン・イン
回路と著しく異つたものとなつている。電荷パケ
ツトがこれらの広いゲート電極の第１のものの下
に誘導されると、その電荷パケツトはゲート電極
の幅に沿つて拡がる傾向がある。

クロツク通過率が低いと、クーロンの法則によ
り、広い幅のゲート電極の容量は大きくなるか
ら、その下に誘導された電位井戸の深さは導入さ
れた電荷による影響が殆んど受けない。しかしな
がら、電荷フアネル４内のもつと後では電荷転送
チヤンネルは狭くなり、ゲート電極の下の容量は
それに対応して減少するので、クーロンの法則に
より転送された電荷パケツトは井戸の深さを大き
く変化させる傾向があり、それによつて回路４と
電位計段７の全体の感度を維持することができ
る。換言すれば、電荷拡散効果は電位計段７への
入力として供給されるべき全体の電荷パケツトの
集積にはそれ程大きな影響を与えない、というこ
とになる。

しかしながら、遅いクロツク転送状態での動作
がある種の遅い走査イメージヤの適用に適してい
る場合には、ライン転送形式のCCDイメージヤ
は高速走査イメージヤの適用例においてより多く
見られ、この場合、その遅い転送時間は特に有利
である。電荷フアネル４中で高速クロツク転送率
の場合は、電荷パケツトが各ゲート電極の下にあ
る短かい時間は、その拡散をゲート電極が狭くな
る後の電荷転送段まで遅らせる。

電荷フアネル４のクロツク転送率がどうであれ
重要な事は、電荷転送方向と直角な方向の変換さ
れた電荷の拡散を禁止するためのチヤンネル・ス
トツプを挿入する必要がないということである。
あるイメージヤ構造、特に３あるいはそれ以上の
クロツク位相でクロツクされる構造（この場合
は、逆方向に電荷が転送されるのを防止するため
に使用される拡散領域は必要でない）では、フア
ネルの壁から中心に向けて電荷を加速するための
内部ドリフト電界が電荷フアネル中に導入される
ように半導体基板にドープするのが有利である。
低クロツク転送率で側方への拡散を防止してトラ
ツプの状態が有効な電荷の転送と干渉する可能性
を小さくするために、電荷フアネルを通じて電荷
転送チヤンネルの広い部分を分割するために幾つ
かのチヤンネル・ストツプを使用してもよい。

フアネルの壁相互間のチヤンネル・ストツプを
取除くとイメージヤの幾何学的問題を解決するこ
とができる。この場合、イメージ・レジスタの行
は可及的に狭くなるように設定される。イメー
ジ・レジスタのチヤンネル・ストツプの構造を幾
何学的に集中する領域にまで伸し進めることは現
実的でない。そうするためには、電荷転送チヤン
ネルの幅を、ライン転送形式のCCDイメージヤ
のイメージ・レジスタに隣接する領域中の電荷転
送チヤンネルの有効幅から狭くする必要があると
いう好ましくない要求を満たさなければならな
い。また、物理的な意味での拡散の固有の好まし
くない傾向なしに電気的な意味で電荷フアネルが
集中することが判る。これは米国特許第3811055
号明細書に示されているようなバケツ・リレー形
（バケツト・ブリゲード）電荷フアン・イン回路
と著しい対照をなす。上記米国特許第3811055号
明細書中の発明では、半導体基板上のレイアウト
についての幾何学的な制限により、順次に集中す
る電荷チヤンネルを順次に連続する電荷併合ステ
ツプが増大するにつれて拡散されている。

電荷フアネルの幅が集中する速さには限界があ
る。フアネルの壁に沿う電荷は、フアネルの中心
部分にある電荷が移動しなければならない距離d_c
よりも、電荷フアネル中のあるゲート電極の下か
ら次のゲート電極の下まで電荷を転送する間の長
い距離d_wを移動しなければならない。d_wとd_cの比
は〔（ｗ／2l）²＋１〕１／２で、ｗはその入力に
おける電荷フアネルの幅、ｌは電荷フアネルの幅
が直線的に集中する長さである。高クロツク転送
率では、電極転送効率の損失は主としてフアネル
の壁で現われる。この場合、dwは非常に長くな
り、電荷パケツトを完全に転送する時間が不足す
る。

電荷フアネル上で120°の傾斜角が可能と仮定す
れば、dwはdcの２倍になる。電荷フアネル・ゲ
ート電極がライン転送形式のCCDイメージヤの
イメージ・レジスタ中の電極と同じ長さであり、
またイメージ・レジスタは３：４の高さ対幅の比
をもつていると仮定すると、電荷フアネルはその
入力端から出力端までイメージ・レジスタの幅の
約22％に等しい距離伸びている。

フイールド転送形式の大抵のCCDイメージヤ
では、イメージ・レジスタに後続するフイールド
蓄積レジスタ中のゲート電極はイメージ・レジス
タ中のゲート電極の長さに比して短かくなつてい
る。フイールド蓄積レジスタにはイメージ・レジ
スタにおけるように反ブルーミング・ドレンを使
用することにより生ずるチヤンネル幅の必要性は
ないので、上記のようなゲート電極の長さの短縮
が可能になる。その結果、フイールド蓄積レジス
タ中ではイメージ・レジスタ中で使用されるより
も僅かに広く且つ短かいゲート電極を使用するこ
とにより、フイールド蓄積レジスタ中の電位井戸
の容量をイメージ・レジスタ中のそれと同じにす
ることができる。同様にライン転送形式のCCD
イメージヤでは、電荷フアネル中に反ブルーミン
グ・ドレンは必要でない。しかし、さらに行間の
チヤンネル・ストツプを少なくとも部分的に電荷
フアネル中で省略することができる。電荷フアネ
ルのゲート電極の下の電位井戸の実効幅を広くす
ることにより、それらのゲート電極の長さを短縮
することができる。従つて、入力端から出力端へ
の電荷フアネルの長さは所定の入力傾斜の幅に対
して多少短縮することができる。

電荷フアネル中のゲート電極の長さを短縮する
ことによりdcと同様にdwも短縮し、従つて電荷
転送効率を改善することができるが、電荷転送効
率をさらに改善するためにクロツキングを変更す
ることもできる。この変形が必要なことを、その
必要性を示す第２図を参照して詳細に説明する。
第４図に関連して説明するように、図示の変形例
では、電荷フアネル構造の側部に沿つて“ブース
タ”ゲート電極が設けられている。これらのブー
スタ・ゲート電極は、電荷転送効率を高めるため
に、正規のピクセル（画素）転送率クロツクと中
間の位相でクロツクされる。

第２図は右へ折曲つた電荷フアネル４′の上側
にくし形構造３２の歯を形成するゲートの第２ポ
リシリコン層電極の先端を示す。同様に電荷フア
ネル４′の下側では、第１のポリシリコン層ゲー
ト電極がそれらの先端で折曲つており、第２のポ
リシリコン層ゲート電極がその基部で折曲つてい
る。電荷フアネルの側部におけるゲート電極構造
に関する第２図の変形例は、電荷の転送期間中に
電荷フアネルの側部においてチヤンネル・ストツ
プに沿つて電荷が移動しなければならない距離
dwと、電荷フアネルの中心部において電荷が移
動しなければならない距離dcとの間の差をより
図式的に示している。

第３図は第２図の３−３′線に沿う断面を示し
ている。第２図および第３図は左右の方向に一致
して配列されている。半導体基板４０の上面には
電気的に絶縁性の層４１が形成されており、好ま
しくはその底面を通して入射光を受光する。この
ような後方照射を容易にするために基板４０は薄
く示されている。なお、このような図面の実際の
慣例により第２図と第３図では寸法関係は必ずし
も正確でない。ゲート電極構造の前方端の下に示
されているプラス（＋）符号は、以下に述べるよ
うに基板４０中のドーピングの変化を示してい
る。このドーピングの変化により、２相電荷転送
構造中で電荷を順方向にのみ転送することができ
る。第１ポリシリコン層４２はゲート電極を構成
するように分離されており、第２の電気的に絶縁
性の層４３によつて覆われている。層４３には開
孔が選択的に配置されており、ポリシリコンの第
２の層４４がこれらの孔を充填して層４３上に形
成されている。続いて層４４上に第３図には示さ
れていないキヤツプ絶縁層が形成されており、さ
らにイメージヤ上の接続は一般にアルミニウムの
蒸着によつて行なわれる。第１図の平面図に示す
イメージヤについても同じような断面形状が得ら
れる。

第３図の左方にあるイメージ・レジスタ２にお
いて、第１のポリシリコン層ゲート電極は基板４
０中の電荷転送チヤンネルを、上記ゲート電極上
にこれと直交する方向に形成された第２のポリシ
リコン層ゲート電極（第２図の１７）の部分によ
つて誘起される電界からシールドする。それによ
つて順方向の電荷転送は第２図の右方の後続する
電荷フアネル４′と実質的に同様に進行する。そ
の形態は電荷転送チヤンネル用としてより一般的
なものである。

第４図は、電荷フアネル６の側部に沿う追加さ
れたブースタ・ゲート電極が、電荷フアネルの側
部に沿つて電荷が転送される距離を、電荷フアネ
ルのより中心部において電荷が転送される距離
dcの僅か２倍の距離dw′に短縮される様子を示し
ている。電荷フアネル６は４電極、２相クロツク
形式のCCDとして示されている。構造を判り易
くするためにゲート電極構造の平面図は簡略化し
て示されており、ゲート電極の母線接続はポリシ
リコン層のくし形構造のスパイン中に配置されて
いるものとしては示されておらず、代りに等価電
気的接続が示されている。半導体片上のCCD構
成の配置で周知のように、電気的接続は、電荷フ
アネルの各側部に沿う３個の並列給電母線を使用
して行なわれる。ゲート電極に接続される２相ク
ロツク信号の各１つに対する１本の母線は全電荷
フアネル６に沿つて伸びており、他の２本の母線
は電荷フアネル６の側部におけるブースタ・ゲー
ト電極の１つおきのものにそれぞれ供給される２
相クロツク信号用のものである。構造を判り易く
示すために更に第１ポリシリコン層電極の境界端
縁全体が点線で示されており、これは境界端縁が
実線で示された第２ポリシリコン層ゲート電極が
重畳していない部分も点線で示されている。

転送ゲート電極６１，６３，６５および蓄積ゲ
ート電極６２，６４，６６はブースタ電極であ
る。例えばゲート電極６３および６４は、電荷を
第１ポリシリコン層中の第１クロツク位相ゲート
電極６７から同じ層の第２クロツク位相ゲート電
極６８へ２段階で転送する。各電荷転送段階にお
ける距離d′wは、電荷フアネル６のより中心部分
における電荷転送距離dcよりも長いが、それ程
長くはない。

第６図は第４図の電荷フアネル６のクロツク・
ダイヤグラムを示す図である。第６図のａ，ｂ，
ｃ，ｄはそれぞれ第４図の右側に示すクロツク母
線に供給されるφ_1-F，φ_2-B，φ_2-F，φ_1-Bのクロツ
ク電圧を示している。ブースタ・ゲート電極は短
かい持続時間のパルスでクロツクされ、これは充
分なクロツク・パルスの限定に必要なクロツク駆
動インピーダンスを引下げている。ブースタ・ゲ
ート電極の幅は比較的狭く、それに関連する全容
量値を小さくしている。容量値が小さいことによ
りクロツク駆動を高インピーダンスで行なうこと
ができる。これらの要件を整合させた結果とし
て、側部に沿つてブースタ電極をもつた電荷フア
ネルは極く控えめな追加クロツク電力を必要とす
るに過ぎない。

クロツク電圧φ_1-F，φ_2-B，φ_2-F，φ_1-Bによつて
行なわれる電荷転送段階は矢印のある点線で示さ
れている。φ_1-Fクロツク電圧が低レべルに低下す
ると、高レべルになるφ_2-Fは、電荷フアネル６の
中心部における電荷をφ_1-Fの位相のクロツクを受
信するゲート電極の下からφ_2-Fの位相のクロツク
を受信するゲート電極の下へせいぜいdcの電荷
転送距離を通つて前方へ転送する。電荷フアネル
６の側部では、φ_1-Fクロツク電圧が低くなると、
高レべルになるφ_1-Bは、φ_1-Fの位相のクロツクを
受信するゲート電極の下からφ_1-Bの位相のクロツ
クを受信するゲート電極の下に向けて電荷を距離
d′wを経て前方へ転送する。φ_1-Bが低くなりφ_2-F
が高レべルにあるときは、ブースタ・ゲート電極
が設けられている電荷フアネル６の側部において
のみ別の電荷転送段階が生じ、電荷はφ_1-Bを受信
するゲート電極の下からφ_2-Fを受信するゲート電
極の下へせいぜいd′wの追加距離を通つて転送さ
れる。φ_1-Fが低くφ_2-Fが高い期間の終りでは、先
にφ_1-Fを受信するゲート電極の下にあるすべての
電荷はその実質的に完全な応答性によつてφ_2-Fを
受信する後続するゲート電極の下へ転送される。
これは電荷フアネル６の中心部では１ステツプの
電荷転送動作によつて行なわれ、またブースタ・
ゲート電極が設けられている電荷フアネル６の側
部に沿つて２ステツプの電荷転送動作で行なわれ
る。φ_1-Fが高くなりφ_2-Fが低下した後の期間で
は、電荷フアネル６の中心部ではφ_2-Fを受信する
ゲートの下からφ_1-Fを受信するゲートの下へ同様
な１ステツプの電荷転送が行なわれ、電荷フアネ
ル６の側部に沿う同様な２ステツプの電荷転送が
行なわれる。上記のような順方向電荷転送の全サ
イクルは周期的にくり返される。

第５図は第４図のCCDイメージヤの５−５′線
に沿う部分断面を示し、４電極、２相クロツク用
の一般的な電荷フアネル６の断面を示している。
第４図および第５図は左右の方向に互いに一致し
て配列されている。第５図には基板５０、絶縁層
５１、第１ポリシリコン層５２からなるゲート電
極および絶縁層５３上に形成された残りの部分、
および第２のポリシリコン層５４からなるゲート
電極が示されている。第５図ではキヤツプとなる
絶縁層は省略されている。

第４図の電荷フアネルの傾斜角は138°で、これ
はイメージ・レジスタ２の１つの行から他の行へ
のダイナミツク・クロツクの切換が、電位計７の
出力ビデオ信号の線トレース期間中にイメージヤ
の基板を通つて電位計７に結合されないようにす
るのに充分な電荷フアネルの潜在時間を減少させ
るのに必要な傾斜角よりもかなり広い。傾斜角を
120°よりもそれ程大きくすることなく、実効dw
対dcの比を１に向けて減少させることが望まし
い。この目的は、電荷の転送方向が電荷フアネル
のゲート電極の下の基板中のドーピングをこれら
のゲート電極の前端と後端とで異つたものとする
ことによつて決定される電荷フアネルを使用する
ことにより容易に達成される。この方法により同
じ位相のクロツクを受信する連続するゲート電極
の数を２個から１個のみに減らすことができ、よ
り好ましいブースタ電極の配置（レイアウト）が
可能になる。dwがdcに等しいブースタ電極の配
置は容易に実現することができる。

第７図はイメージ・レジスタ２の一部と後続す
る電荷フアネル１００の端部の一部の平面図であ
る。電荷フアネル１００の第１の４個のゲート電
極１０１，１０２，１０３，１０４に後続して電
荷フアネル１００のより中心部分にゲート電極１
０５が設けられている。電荷フアネル１００の右
上端において、第１の４個のゲート電極１０１，
１０２，１０３，１０４に後続して２個のブース
タ電極１０６，１０７と、さらにゲート電極１０
５が設けられている。ゲート電極１０１，１０
２，１０３，１０４，１０５にはそれぞれ位相
φ_2-F，φ_1-F，φ_2-F，φ_1-F，φ_2-Fクロツクが供給さ
れる。ゲート電極１０５，１０６にはそれぞれ
φ_2-B，φ_1-Bの位相のブースタ・クロツクが供給さ
れる。電荷フアネル１００のより中心部では、そ
れぞれφ_2-F，φ_1-Fの位相のクロツクが供給される
連続するゲート電極および１０８に直ぐに後続し
てφ_2-F，φ_1-Fの位相のクロツクが供給される連続
するゲート電極１０９，１１２が設けられてい
る。電荷フアネル１００の端部では、ゲート電極
１０８と１１２との間にそれぞれφ_2-B，φ_1-Bの位
相のブースタ・クロツクが供給されるブースタ・
ゲート電極１１０と１１１とが配置されている。

第８図は第７図のCCDイメージヤの８−８線
方向の断面図である。第９図は、第７図のイメー
ジ・レジスタ２中の点１１３から後続するゲー
ト・フアネル１００中の点１１５へ電荷を移動さ
せるための多相クロツク・ダイヤグラムを示す。
ゲート電極の電圧は基板の接地電位を基準として
測定したものである。点線は第６図中で使用され
ている法則に従がう各種の電荷転送動作を示す。
第７図の電荷フアネルは傾斜角は126.8°であり、
潜在時間は10.05マイクロ秒で、放送用テレビジ
ヨンの線リトレース時間11.12マイクロ秒より短
かい。

第１０図はイメージ・レジスタ２およびこれに
後続する電荷フアネル１２０の各一部の平面図で
ある。電荷フアネル１２０は、第４図の電荷フア
ネル６や第７図の電荷フアネル１００の場合のよ
うな２相クロツク率ではなく、電荷フアネル１２
０の幅全体にわたつて伸びるゲート電極に対して
３相クロツク率でクロツクされるブースタ電極１
２１乃至１２６を具備している。第１１図は、電
荷パケツトをイメージ・レジスタ２の点１１３か
ら後続する電荷フアネル１２０中の点１２７に移
動させる動作を説明するために使用される第１０
図のイメージヤ用の多相クロツク・ダイヤグラム
である。

電荷フアネルに対するゲート電極は交互に行間
に入り込むような関係、すなわちインタリーブ関
係にあるくし形フイルタ構造の歯として説明した
が、各群のゲート電極の端部に沿つてゲート電極
を両端から駆動するように相互接続母線を設ける
ことが望ましい場合もしばしばある。これによる
と、ゲート電極のRC時定数の抵抗部分は半分に
なるので、急速クロツクが可能になる。ポリシリ
コン・ゲート電極の内側部分に対する接続、特に
電荷フアネルの入力端における広いゲート電極に
対する接続にアルミ被覆を使用することもでき
る。

第１２図は前述のような形式のライン転送
CCDイメージヤを使用したテレビジヨン・カメ
ラの全体を示す図である。輻射エネルギ（例えば
可視光）映像はカメラ光学系７０よりライン転送
CCDイメージヤのイメージ・レジスタ２に投映
される。縦続接続されたイメージ・レジスタ２お
よび電荷フアネル（例えば４）には発生器７１よ
りピクセル走査率クロツクが供給される。イメー
ジ・レジスタ２中の各選択された行から電荷フア
ネルを経て電位計７に連続的に電荷パケツトを進
めるために、通常クロツキングは２あるいはそれ
以上の相で行なわれる。フイールドからフイール
ドへのライン・インタレースが使用されないと
き、イメージ・レジスタ２中の行選択動作がどの
ようにして行なわれるかについて説明すれば、電
位計段７から出力として供給されるラスタ走査サ
ンプル化ビデオ出力信号を発生させるために、ど
のようにして線毎の走査が行なわれるかを理解す
ることができる。勿論ピクセル毎の走査は、電荷
フアネルを通してイメージ・レジスタ２の各行中
の電荷パケツトを順次に読出すことによつて行な
われる。

フイールド・リトレース期間中は、フイールド
同期発生器７２はフイールド同期パルス信号をマ
ルチプル・タツプ・シフト・レジスタ７３の入力
に供給する。このパルス信号は線走査率クロツク
発生器７４によつて供給されるクロツク信号に応
答して線走査率でシフト・レジスタ７３中を段か
ら段へ順方向にシフトされる。シフト・レジスタ
７３は金属−絶縁物−半導体電界効果トランジス
タを使用した形式のものである。あるいはシフ
ト・レジスタ７３はCCD形式のものでもよく、
そのためこれを集積化技術によつてイメージ・レ
ジスタ２および電荷フアネル転送チヤンネルと一
緒に構成することができる。いずれの場合も、シ
フト・レジスタ７３の各段はイメージ・レジスタ
２の電荷転送チヤンネル（あるいは行）およびイ
メージ・レジスタの行装置の群７５中の行駆動装
置に応答する。パルス信号がイメージ・レジスタ
２中の特定の電荷転送チヤンネルに対応するシフ
ト・レジスタ７３の段中にあるとき、これはイメ
ージ・レジスタ行駆動群７５中の対応する行駆動
段を付勢する。付勢された行駆動段は交番する
φ_2-Aの位相のクロツク信号をイメージ・レジスタ
２の選択された電荷転送チヤンネル上を覆うゲー
ト電極１１乃至２４の１つに供給する。群７５中
の各行駆動装置は例えば金属−絶縁物−半導体電
界効果トランジスタからなり、そのチヤンネルは
選択的に導通状態にされてゲート電極１１乃至２
４の選択された１つにφ_2-Aクロツク信号電圧を供
給する。行駆動装置の電界効果トランジスタのゲ
ート電極にシフト・レジスタ７３中の関連する段
からフイールド同期パルス信号が供給されると、
チヤンネルは導通状態にされる。

見掛けの線インタレースのための行選択動作
は、フイールド・リトレース期間の適当な時点で
シフト・レジスタ７３に２個の連続するパルスを
導入することによつて実行される。線インタレー
ス用の行選択過程では偶数フイールドと奇数フイ
ールドとで異つた値をもつた選択モード信号を使
用し、奇数フイールド中の１つおきの行駆動装置
群および偶数フイールド中の相補関係にある１つ
おきの行駆動装置群によつてφ_2-Aクロツク信号の
選択的供給を選択的に行なわせる。

前に指摘したように、電荷が電荷フアネルによ
つて集中させる速さには幾何学的な制限がある。
この制限は、電荷フアネルの傾斜角が大きくなる
とき、電荷フアネルの側部における電荷転送距離
が長くなることによつて課せられる。フアネル中
の単位長当りの電荷の集中をより大きくするため
に傾斜角は大きくされる。フアネルの傾斜角が小
さいと、イメージ・レジスタが占める半導体片の
面積に比して半導体イメージヤ片上の電荷フアネ
ルが占める面積はより大きくなる。この影響はイ
メージ・レジスタ中の線の数が多くなれば大きく
なる。

フイールド毎の線インタレースを使用する480
本の実動線を持つたテレビジヨン・カメラでは、
イメージ・レジスタがその中に481本の並列電荷
転送チヤンネルを持つようにイメージヤを構成す
ることが望ましい。上述のように、481本の線の
イメージ・レジスタ用の電荷フアネルはイメージ
ヤの片上のかなりの面積を占める。電荷フアネル
の両側（例えば第１図中の４の上下）の面積は、
他のイメージヤ素子（例えば行選択回路）で満た
すのには不適切である。このような電荷フアネル
で消費される電力は、電荷フアネルの代りにサイ
ド・ローデツドCCDシフト・レジスタの場合に
必要とする電力よりも相当に大きくなる。これは
電荷フアネルはそのゲート電極の下にかなりの大
きさの面積を有し、それに対応して全ゲート電極
の容量値が大きくなるからである。そのため、電
荷フアネル構造の長さを短縮し、クロツク信号が
供給されるゲートの容量を小さくすることが極め
て望ましい。

例えば、120°の入力傾斜角が、ある所定周波数
または率でクロツクされる電荷フアネルに対する
実用上の限界であると仮定する。もしブースタ・
ゲート電極が使用されなければ、この入力傾斜角
ではd_wは電荷フアネル中のd_cの２倍になる。もし
電荷フアネルのゲート電極の長さがライン転送形
式のCCDイメージヤのイメージ・レジスタ中の
ゲート電極と同じ長さであり、またイメージ・レ
ジスタの高さと幅との比が３：４であれば、電荷
フアネルはその入力端から出力端にまでイメー
ジ・レジスタの幅の約22％に等しい距離伸びる。

前に述べたように、大抵のフイールド転送形式
のCCDイメージヤでは、イメージ・レジスタに
後続するフイールド蓄積レジスタ中のゲート電極
は、イメージ・レジスタ中のゲート電極に比して
その長さが短かくなつている。これはイメージ・
レジスタ中ではアンチ・ブルーミング・ドレンを
挿入したためにチヤンネルは圧縮されるが、フイ
ールド蓄積レジスタ中ではこのようなチヤンネル
幅の圧縮はないからである。そのためフイールド
蓄積レジスタ中のゲート電極をイメージ・レジス
タ中のゲート電極に比して僅かに広く且つ短かく
することにより、フイールド蓄積レジスタ中の電
位井戸の容量をイメージ・レジスタ中のそれと同
じ大きさにすることができる。同様に、ライン転
送形式のCCDイメージヤ中では、電荷フアネル
中にアンチ・ブルーミング・ドレンを必要としな
い。その結果として、電荷フアネル中の少なくと
も一部において、行間のチヤンネル・ストツプを
省略することができる。電荷フアネルのゲート電
極の下の電位井戸の幅を広くすることにより、こ
れらのゲート電極の長さを短縮することができ
る。従つて、入力端から出力端までの電荷フアネ
ルの長さは所定の入力傾斜幅に対して多少短かく
できる。

次に、ゲート電極の長さを短かくし、また何ら
かの技術を用いて電荷フアネルの傾斜角を広くし
ても軽減することのできない電荷フアネル４の長
さに関する別の問題について述べる。ピクセル走
査率で走査される電荷フアネル中の電荷転送段の
有効数は、電荷パケツトが電荷フアネル４を通過
するときに受ける時間遅延、すなわち電荷フアネ
ル４の潜在時間の大きさを一定にする。イメー
ジ・レジスタ２の線トレース期間中（電位計７で
遅れて現われる）、電位計７と同じ半導体材料の
基板を共有するイメージ・レジスタ２、電荷フア
ネル４、および他のCCD装置中のダイナミツ
ク・クロツキングの開始や停止が無いことが望ま
しい。もしこれがあると、基板を通つてクロツク
信号が電位計７に浮遊結合することにより、電位
計７からの好ましい応答の他にクロツキング状態
の変化にも応答するという好ましくない状態が生
ずる。テレビジヨン映像の垂直の縞の形の分裂は
このような好ましくない応答によつて生ずるもの
である。テレビジヨン映像の垂直の縞は電荷フア
ネル４の最大潜在時間をせいぜい線リトレース期
間に制限することによつて避けることができる。

米国における標準テレビジヨン方式では、線リ
トレース時間は11マイクロ秒であるのに対し、線
リトレース時間は52マイクロ秒である。このよう
な種々の状況のもとでは、イメージ・レジスタの
行クロツキング中の切換が避けるべきものである
なら、電荷フアネル４はイメージ・レジスタ２の
電荷転送チヤンネルの21％より長くすることがで
きない。CCDイメージヤから直接供給される標
準放送方式と両立するビデオを発生し、また線走
査を拡大する走査コンバータが後段に設けられて
いないイメージヤ中で電荷フアネルの傾斜角を
120°よりも多少大きくすることによつて上記のよ
うな切換を避けることができる。

幅の広い入力を有し、従つて電荷フアネルの集
中率に制限があるために相当な長さをもつた１個
の電荷フアネルを使用する代りに並列に配列され
た多数の電荷転送チヤンネルを使用した場合に、
この電荷転送チヤンネルからの出力電荷パケツト
を時分割マルチプレツクスするためには、複数の
電荷フアネルを使用することが望ましい。電荷フ
アネルの入力端は密に詰込まれた並列構造を有
し、各入力端は電荷転送チヤンネル帯の出力端に
結合されている。ライン転送形式のCCDイメー
ジヤでは、これらの電荷転送チヤンネル帯のすべ
てがイメージ・レジスタを構成する。電荷フアネ
ルは出力端で電荷パケツトを感知するために各別
の電位計を使用することができ、電位計の出力信
号はその後に合成される。特に１対の電荷フアネ
ルを使用した場合は電荷フアネルの出力端を各電
荷転送チヤンネルを通つてチヤンネル併合段に導
いてもよく、併合段の出力は各電荷フアネルから
遅延された出力電荷パケツトを感知するために使
用される電位計の入力に接続される。

第１３図は第１２図のカメラの単一の電荷フア
ネル４の代りに２個のフアネル８１，８２を使用
した状態を示す。各電荷フアネル８１，８２の入
力傾斜角が電荷フアネル４の入力傾斜角と等しい
と仮定すると、各電荷フアネル８１，８２の入力
端の幅は電荷フアネル４の幅の半分であり、それ
に比例して長さも電荷フアネル４よりも短かくな
つている。第１３図では、電荷フアネル８１，８
２は、各々あるフイールドの実働部分中の線走査
期間中に発生器７１からピクセル走査率のクロツ
クを連続的に受信するものとして示されている。
第１３図に示すようにイメージ・レジスタ２の上
半分の電荷のラインは電荷フアネル８１を通つて
順次電位計段８３に導かれ、イメージ・レジスタ
２の下半分の電荷のラインは電荷フアネル８２を
通つて順次電位計段８４に導かれる。

電位計段８３および８４からの出力信号は合成
されてカメラの出力信号としてラスタ走査ビデ
オ・サンプルの全フイールドが発生される。信号
のこの合成は単にそれらを加え合わせることによ
つて行なわれるが、現在サンプルされた線からの
電荷パケツトを供給していない電荷フアネルと電
位計との縦続接続中のノイズは、このような電荷
パケツトを現在供給しつゝある電荷フアネルと電
位計との縦続接続中のノイズおよび信号応答にベ
クトル的に加算される。後程第１６図に関連して
説明するように、装置中の電位計８３，８４によ
つて供給される出力信号を合成するために、フイ
ールド周波数の1/2の周波数で切換えられる時分
割マルチプレクサ８５を使用することにより、
CCDイメージヤの出力信号中の信号対雑音比を
向上させることができる。

電荷フアネル８１，８２の長さは電荷フアネル
４の長さに比して短かいので、電荷フアネル中を
通過する信号の潜在時間は短縮される。潜在時間
が短縮されると、イメージ・レジスタ２のクロツ
クをオン、オフに切換えることによつて生ずる上
述の問題は実質的に簡単になる。複数の電荷フア
ネルを使用することによつて得られる電荷フアネ
ルの潜在時間の短縮、および電荷転送チヤンネル
の面積の減少により、複数の電荷フアネルの傾斜
角を容易に小さくすることができる。このような
電荷フアネルでは、前述のブースタ電極およびそ
れに伴なうゲート電極信号をそれに伝送するため
の複雑な母線を省略することができる。

第１４図は第１図に示すような単一の電荷フア
ネル４の代りに第１３図に示すような２個の電荷
フアネル８１および８３を使用することにより得
られる電荷転送チヤンネルに直接依存する全ゲー
ト電極容量の減少状態を示している。第１４図で
は電荷フアネル８１および８２の面積は全部実線
で境界が示されているが、電荷フアネル４の面積
は一部は実線で他の一部は点線で境界が示されて
いる。電荷フアネル４が占める面積の境界線は第
１４図では参照番号４で示されている。電荷フア
ネル４に必要とする追加面積は点彩で示されてお
り、１点鎖線の中心線で分割されている。電荷フ
アネル８１，８２の面積と点彩された領域の面積
は同じであるから、電荷フアネル８１，８２の合
計面積は電荷フアネル４の面積の２分の１にな
る。

一般に単一の電荷フアネルの代りに複数個、例
えばｎ個の並列電荷フアネルを使用すると電荷フ
アネルの面積はｎ分の１に減少する。並列に配列
された複数の電荷フアネルをマルチプレツクスす
ると、必要とする電位計段の数は多くなる。その
ため、多数の電位計段の応答特性を整合させるこ
との問題、あるいは多数の電荷フアネルの出力を
より少数の電位計段の入力に導くことについての
問題が出てくる。このような問題のために、電荷
フアネルの構造の長さをCCDイメージヤ全体の
寸法の極く僅かな割合に低下させると、電荷フア
ネルをさらに並列化することの利益は存在しなく
なる。

第１２図の電荷フアネル４のような電荷フアネ
ルによつて発生されるノイズの主な源は基板から
各段への暗電流の漏洩である。これらの電流は幾
何学的に集中する電荷フアネルによつて加算さ
れ、平均値シヨツト・ノイズが次の(1)式によつて
示されるような出力電流を発生する。

N_f＝Ｋ（L_L・A_f）１／２ (1) こゝで、N_fは電荷フアネルによつて発生される
ノイズ、 Ｋは比例定数、 L_Lは単位面積当りの電荷漏洩電流、 A_fは電荷フアネルの全面積である。

イメージ・アレイからのノイズは主として各ピ
クセルの蓄積領域への電荷漏洩によつて生じ、各
走査読出しに先行する1/30秒のフレーム時間中に
生ずる。各ピクセルでの電荷の蓄積は走査中の全
放電電流をＳ倍に増加させる。Ｓは次に(2)式によ
つて示される。

Ｓ＝t_F／t_e＝ｎ (2) こゝで、t_Fはフレーム時間、 t_eは１ピクセルを走査する時間、 ｎはフレーム当りのピクセルの全数であ
る。

イメージ・レジスタ２中の電荷漏洩に関連する
出力ノイズN_iは次の(3)式によつて示される。

N_i＝Ｋ（I_L・A_e・ｎ）１／２＝Ｋ（I_L・A_i）^1/2 (3) こゝで、Ｋ、I_L、ｎは先に示した通りであり、 A_eは１ピクセルの面積、 A_iはイメージ部分の全面積である。

式(1)を式(3)で割ることにより、電荷フアネル４
で発生される暗電流ノイズとイメージ・レジスタ
２で発生される暗電流ノイズとの比が得られる。

N_f／N_i＝（A_f／A_i）^1/2 (4) 式(4)は出力ノイズを最少にするためには、電荷
フアネル４の面積をイメージの面積に比して出来
るだけ小さくすべきであるということを示してい
る。イメージ・レジスタ２の高さと幅の比が３：
４、電荷フアネル４の傾斜角が120°であると仮定
すると、比A_f／A_iは0.1083で、電荷フアネル４に
よつて発生される暗電流ノイズはイメージ・レジ
スタ２によつて発生される暗電流ノイズの31％に
なる。このとき、電荷フアネル４によつて発生さ
れる付加ノイズは容認できる程度に低い。

第１３図のカメラでは、120°の傾斜角をもつた
２個の電荷フアネル８１，８２の各面積は120°の
傾斜角をもつた電荷フアネル４の４分の１の面積
をもつている。電荷フアネル８１，８２の選択さ
れた１つによつて発生される暗電流ノイズはイメ
ージ・レジスタ２によつて発生される暗電流ノイ
ズの15％に減少する。

第１５図は電位計の感度特性の整合性に関する
問題を解消するために第１３図のカメラに実施す
ることのできる変形を示す。電荷フアネル８１の
出力および電荷フアネル８２の出力をそれぞれ感
知するための２個の電位計８３，８４の代りに単
一の電位計８９が使用される。電荷フアネル８１
および８２の出力端はそれぞれCCDシフト・レ
ジスタ８７，８８によつて電位計８９に接続され
ている。シフト・レジスタ８７および８８は、ダ
イナミツクおよびスタテイツク・クロツキング間
の変移の問題を避けるために好ましくは連続的に
ピクセル走査率で動的にクロツクされる。第１５
図の変形で生ずる困難な点は、(a)既存の電荷フア
ネル８１，８２をCCDシフト・レジスタ８７，
８８へ方向変化させる必要のある点、(b)電位計の
接続にクロス・オーバを必要とする点、および(c)
CCDシフト・レジスタ８７，８８を通つてクロ
ツクすることにより映像のサンプルに更に遅れを
生じさせる点である。

こゝで第１３図のテレビジヨン・カメラおよび
第１５図によつて変形された第１３図のテレビジ
ヨン・カメラで時分割マルチプレツクスがどのよ
うに行なわれるかについて考察する。

第１６図は第１３図のテレビジヨン・カメラ用
のタイミングを示す図である。イメージ・レジス
タ２のＮ番目の線毎のフイールド走査において、
マルチプレクサ８５で行なわれる選択により、電
荷フアネル８１の出力および電荷フアネル８２の
出力のいずれか一方に電位計を応答させるか、電
位計を両方に応答させないようにする。“ドン
ト・ケア”状態は、電荷パケツトがイメージ・レ
ジスタ２から電荷フアネル８１を通つて電位計８
３に通過する潜在時間９０の期間続き、その期間
の終了時にマルチプレクサ８５はフイールド走査
時間の半分の期間中９１の出力を選択する。この
期間はＮ番目のフイールド走査の中間点後に潜在
時間の期間９１を終了させ、この潜在時間９１の
期間中にイメージ・レジスタ２からの電荷パケツ
トは電荷フアネル８２および電位計８４を通過し
てマルチプレクサ８４によつて選択される。マル
チプレクサ８５は“ドント・ケア”状態の前の半
分のフイールド走査期間に電位計８４を選択し、
フイールド・リトレース期間が始まつた後に電荷
フアネル８２がイメージ・レジスタ２からの電荷
パケツトをクリアするために潜在時間８２を得
る。この過程はイメージヤ・レジスタ２の（Ｎ＋
１）番目の線毎のフイールド走査が行なわれると
きにくり返される。

第１７図は第１８図のタイミング図に従つて動
作する第１３図のライン転送CCDイメージヤの
変形を示す。フイールド・リトレース期間は実際
には映像の転送には使用されないフイールド・ト
レース中のこれらの線を含むと考える。

フイールド・トレース期間の前半の期間中にイ
メージのサンプルを表わす電荷パケツトが転送さ
れるとき、クロツク制御回路８６はダイナミツク
φ_1-F，φ_2-Fクロツク信号を電荷フアネル８２に供
給する。しかしながらフイールド・トレース期間
の第２の期間およびフイールド・リトレース期間
中、クロツク制御回路８６は電荷フアネル８２か
らのダイナミツク・クロツク電圧を保留し、それ
にスタテイツク・クロツク電圧を供給する。フイ
ールド・トレース期間の第２の期間中は、電荷フ
アネル８２にはスタテイツク・クロツク電圧が供
給されるが、イメージ・サンプルを表わす電荷パ
ケツトが電荷フアネル８１を通して転送されると
き、クロツク制御回路８６は電荷フアネル８１に
ダイナミツク・クロツク電圧を供給する。次い
で、フイールド・リトレース期間および後続する
フイールド・トレース期間の第１の半分の期間中
は、クロツク制御回路８６は電荷フアネル８１か
らのダイナミツク・クロツク電圧を保留し、電荷
フアネル８１にスタテイツク・クロツク電圧を供
給する。各電荷フアネルは全フイールド・トレー
ス期間中ではなくフイールド・トレース期間の２
分の１の期間中のみ動的（ダイナミツク）にクロ
ツクされるので、電荷フアネル８１および８２に
対するクロツク電力は必然的に２分の１になる。

マルチプレクサ８５の出力信号の各ライン転送
期間の終了直後に、信号パルスをマルチプル・タ
ツプ・シフト・レジスタ７３中で前方へシフトさ
せるのが便利である。第１８図では、フイールド
走査の前半の期間中は電荷フアネル８２を連続的
に選択し、フイールド走査の後半では電荷フアネ
ル８１を連続的に選択するものとして示している
が、実際にはマルチプレクサ８５は線リトレー
ス・ブランキングを与えるように動作する。ライ
ン・リトレース・ブランキングを他の手段によつ
て与えることもできる。

線トレース期間の前に開始しなければならない
イメージ・レジスタ２の選択された行の順方向ク
ロツキングはマルチプレクサ８５の出力信号中に
存在し、電荷フアネル８１あるいは８２を通して
遅延を生じさせる。電荷フアネル８１および８２
を通過する遅延が線リトレース期間よりも長くな
らないように維持されていると、線選択アーテイ
フアクトは線トレース期間中は現われず、また線
リトレース・ブランキングによつて制御される非
常に好都合である。もしこれが行なわれないと、
イメージ・レジスタ２は多数の電荷フアネルに沿
つて配分される。

第１３図のライン転送CCDイメージヤあるい
は第１７図のライン転送CCDイメージヤを、フ
イールド・リトレース期間中にフイールド同期パ
ルスを、電荷フアネル８１を通じて読出されるべ
きイメージ・レジスタ２の第１の行に関連するシ
フト・レジスタ７３の入力段のみならず、電荷フ
アネル８２を通じて読出されるべきイメージ・レ
ジスタの第１の行に関連するシフト・レジスタ７
３の中心段あるいは中心近くの段にも選択的にロ
ーデイングできるように変形することができる。
このシフト・レジスタ７３の別のローデイング方
法が選択されると、電位計８３および８４は交互
ではなく同時に読出され、半分の時間で部分的に
マルチプレツクスされた形式でイメージ・レジス
タ２中のすべてのピクセルを読出すことができ
る。この形式の動作は、多種多様の電荷フアネル
および丁度２個以外の関連する電位計の組合せと
共に使用することができる。特定の空間マルチプ
レツクスおよび選択された時分割マルチプレツク
スに基づいて、多数のフレーム周波数間で選択で
きるように構成することができる。この形式の動
作は例えば電子スチール写真で特に興味がある。

CCDイメージヤの設計技術者および前述の文
献に示されている設計者は、入力電荷パケツトを
電位計出力段にマルチプレツクスするための電荷
フアネルの多数の変形例を設計することができ
る。例えば、電荷フアネルを、CCD装置中で順
方向の電荷転送クロツクを行なわせる多くの周知
の方法のいずれかに電荷フアネルを適合するよう
にすることもできる。例えば、CCDメモリで見
られるように、関連する電荷パケツト時分割マル
チプレツクス装置中で電荷フアネルを使用し得る
ことは前記の文献により当業者には明らかであ
る。このことは特許請求の範囲の構成を解釈する
に当つて考慮しなければならない点である。

【図面の簡単な説明】

第１図はこの発明を実施したライン転送形式の
CCDイメージヤの上面の一部のゲート電極構造
の平面図、第２図は第１図における電荷フアネル
構造の側面における別のゲート電極構造の平面
図、第３図はCCDが２個の電極を有し、２相ク
ロツクされる場合のゲート電極構造を示す第２図
の断面図、第４図は４個の電極を有し、２相クロ
ツクされ、さらにこの発明の別の特徴によるブー
スタ・ゲート電極を有する電荷フアネル構造の側
部のゲート電極構造の平面図、第５図は第４図の
電荷フアネルの断面図、第６図は第４図の電荷フ
アネル構造の多相クロツク・ダイヤグラムを示す
図、第７図は２個の電極を有し、２相クロツクさ
れ、この発明の他の特徴によるブースタ・ゲート
電極を有する電荷フアネルの側部のゲート電極構
造を示す図、第８図は第７図のイメージヤおよび
電荷フアネル構造の中央部分の構造を示す図、第
９図は第７図の電荷フアネル構造の多相クロツ
ク・ダイヤグラムを示す図、第１０図はブース
タ・ゲート電極が、２重ゲート電極クロツク率で
はなく３重の正規の電荷フアネル・ゲート電極ク
ロツク率でクロツクされるこの発明のさらに他の
特徴による第７図の構造の変形例の平面図、第１
１図は第１０図の電荷フアネル構造用の多相クロ
ツク・ダイヤグラムを示す図、第１２図はこの発
明によつて構成されたライン転送CCDイメージ
ヤを採用したテレビジヨン・カメラのブロツク
図、第１３図はこの発明を実施したライン転送形
CCDイメージヤを使用し、そのイメージ・レジ
スタからの電荷パケツトのラインを変換するため
の複数の並列電荷フアネルを有するテレビジヨ
ン・カメラのブロツク図、第１４図は２個の入力
電荷転送チヤンネル間の変換を行なうための並列
入力を有する２個のより小さい電荷フアネルと比
較した単一の電荷フアネルについて占められる半
導体片の面積の幾何学的比較を示す図、第１５図
はこの発明のさらに他の実施例を構成するために
第１３図のテレビジヨン・カメラに実施すること
のできる変形を示すブロツク図、第１６図は第１
２図のテレビジヨン・カメラ用のタイミング図、
第１７図は第１３図のテレビジヨン・カメラと同
様な構造のテレビジヨン・カメラであつて、クロ
ツク信号の電力を節約するために、電荷パケツト
が電荷フアネルを通じて転送される時間のみ電荷
フアネルがクロツクされるテレビジヨン・カメラ
のブロツク図、第１８図は第１７図のタイミン
グ・ダイヤグラムを示す図である。 ２……イメージ・レジスタ、４……電荷フアネ
ル、７……電位計、３１，３２，３２Ｆ……ゲー
ト電極、３３……チヤンネル・ストツプ、４０…
…半導体基板、φ_1-F，φ_2-F……クロツク信号。

Claims (1)

1. 【特許請求の範囲】 １ 各々互いに並列に配列された出力ポートを有
   し、選択的に形成された、クロツクされる電荷転
   送チヤンネル群を含むイメージ・レジスタと、 選択的に順方向クロツクされる電荷転送チヤン
   ネルの出力ポートから転送される電荷パケツトを
   測定するための電位計と、 上記イメージ・レジスタの上記電荷転送チヤン
   ネル群の上記配列された出力ポートに接続された
   比較的幅の広い入力ポートと、上記電位計の入力
   ポートに接続された比較的幅の狭い出力ポート
   と、順方向クロツキング電圧が供給されるゲート
   電極とを有する電荷フアネルとからなり、 上記電荷フアネルの入力ポートの幅はその出力
   ポートの幅よりも少なくとも１桁大きく、また上
   記ゲート電極には上記電荷フアネルの出力ポート
   の電荷パケツトを転送するために、少なくとも上
   記電荷転送チヤンネル群の出力ポートから電荷パ
   ケツトが転送される期間中、上記順方向クロツキ
   ング電圧が供給される、ライン転送形式の電荷結
   合装置。 ２ 各々互いに並列に配列された出力ポートを有
   し、選択的に形成された、クロツクされる第１お
   よび第２の電荷転送チヤンネル群を含むイメー
   ジ・レジスタと、 選択的に順方向クロツクされる電荷転送チヤン
   ネルの出力ポートから転送される電荷パケツトを
   測定するための第１および第２の電位計と、 各々が、上記イメージ・レジスタの上記電荷転
   送チヤンネル群の各１つの上記配列された出力ポ
   ートに接続された比較的幅の広い入力ポートと、
   上記電位計の各１つの入力ポートに接続された比
   較的幅の狭い出力ポートと、順方向クロツキング
   電圧が供給されるゲート電極とを有する第１およ
   び第２の電荷フアネルとからなり、 上記各電荷フアネルの入力ポートの幅はその出
   力ポートの幅よりも少なくとも１桁大きく、また
   上記ゲート電極には、上記電荷フアネルの出力ポ
   ートに電荷パケツトを転送するために、少なくと
   も上記電荷転送チヤンネル群の出力ポートから電
   荷パケツトが転送される期間中、上記順方向クロ
   ツキング電圧が供給される、ライン転送形式の電
   荷結合装置。 ３ 各々互いに並列に配列された出力ポートを有
   し、選択的に形成された、クロツクされる第１お
   よび第２の電荷転送チヤンネル群を含むイメー
   ジ・レジスタと、 選択的に順方向クロツクされる電荷転送チヤン
   ネルの出力ポートから転送される電荷パケツトを
   測定するための１対の入力ポートを有する電位計
   と、 各々が、上記イメージ・レジスタの上記電荷転
   送チヤンネル群の各１つの配列された出力ポート
   に接続された比較的幅の広い入力ポートと、比較
   的幅の狭い出力ポートと、順方向クロツキング電
   圧が供給されるゲート電極とを有する第１および
   第２の電荷フアネルと、 上記第１の電荷フアネルの出力ポートと上記電
   位計の一方の入力ポートとの間に結合された第１
   のCCDシフトレジスタと、 上記第２の電荷フアネルの出力ポートと上記電
   位計の他方の入力ポートとの間に結合された第２
   のCCDシフトレジスタとからなり、 上記各電荷フアネルの入力ポートの幅はその出
   力ポートの幅より少なくとも１桁大きく、また上
   記ゲート電極には、上記電荷フアネルの出力ポー
   トに電荷パケツトを転送するために、少なくとも
   上記電荷転送チヤンネル群の出力ポートから電荷
   パケツトが転送される期間中、上記順方向クロツ
   キング電圧が供給される、ライン転送形式の電荷
   結合装置。