JPH057141A - スイツチ回路 - Google Patents

Abstract

(57)【要約】 【目的】 第２のトランジスタのゲート電圧を高くし、
従来よりも入力信号を低下させずに出力する。 【構成】 第１のトランジスタＴ１とＴ１のソースをゲ
ートに接続した第２のトランジスタＴ２からなるスイッ
チ回路の、Ｔ１のゲートに、ドレインに加える制御信号
Ｖ_{S W} の高レベルの電圧より高く、この電圧とＴ１のし
きい値電圧の和よりも低い電圧Ｖ_x を印加する。それに
より、Ｔ２のゲートの初期電位を従来よりも高くでき、
入力信号Ｖ_{I N} を従来より低下させずに出力するのに十
分な電位まで、Ｔ２のゲート電位Ｖ_G を昇圧することが
できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スイッチ回路に関し、
特に集積回路の双方向スイッチ回路に関する。

【０００２】

【従来の技術】現在ダイナミック・ランダム・アクセス
・メモリ（以下ＤＲＡＭと称す）では、メモリセルに２
値情報の高レベルとして電源電圧を書き込むために、ワ
ード線を電源電圧より高く昇圧することが通常行われて
いる。また、その他の集積回路においても節点を電源電
圧以上に昇圧することが望ましい場合がある。

【０００３】このような昇圧された電圧を伝達するため
のスイッチ回路の従来例について説明する。図３は、従
来のスイッチ回路の回路図、図４は各節点の動作波形を
示す図である。図３において、ＳＷは制御信号入力端
子、Ｖ_{D D} は電源電圧、Ｇは節点、ＩＮは入力信号端
子、ＯＵＴは出力信号端子、Ｃ₁ は寄生容量、Ｃ₂ は昇
圧容量、Ｔ１、Ｔ２はｎＭＯＳＦＥＴである。

【０００４】次に、この従来のスイッチの動作を図４に
示した各節点の動作波形を参照して説明する。入力端子
ＳＷに加えられている制御信号が低レベルから高レベル
Ｖ_SW に変化すると、ｎＭＯＳＦＥＴ Ｔ１のゲート電
圧が電源電圧Ｖ_{D D} であるので節点Ｇが電源電圧Ｖ_{D D}
よりｎＭＯＳＦＥＴ Ｔ１のしきい値電圧Ｖ_{T 1} だけ低
い（Ｖ_{D D} −Ｖ_{T 1} ）高レベルとなりｎＭＯＳＦＥＴ
Ｔ２が導通する。このとき、ｎＭＯＳＦＥＴ Ｔ１はゲ
ートソース間電圧がしきい値Ｖ_T1 となるために、非導
通になり節点Ｇがフローティングになる。入力端子ＩＮ
の入力信号が高レベルＶ_{I N} になると、出力端子ＯＵＴ
の電圧Ｖ_{O U T} が上昇し、節点Ｇが、ｎＭＯＳＦＥＴ
Ｔ２のゲート容量Ｃ_g による自己昇圧、または、昇圧容
量Ｃ₂ による昇圧により電源電圧以上のレベルＶ_G に昇
圧されて、入力信号端子ＩＮに入力した信号を出力端子
ＯＵＴに出力するものである。

【０００５】このときの、節点Ｇの電位Ｖ_G は次の式
（１）のようになる。

【０００６】

【数１】

【０００７】

【発明が解決しようとする課題】このような従来技術で
は、ｎＭＯＳＦＥＴ Ｔ１のゲートに電源電圧Ｖ_{D D} を
印加しているために、節点Ｇには初期値として電源電圧
Ｖ_{D D} からしきい値電圧Ｖ_{T 1} だけ低下した電圧しか印
加することができず、節点Ｇは式（１）に示した電位Ｖ
_G までしか昇圧されない。そのため、電源電圧Ｖ_{D D} を
現状の５Ｖより低くしたとき、節点Ｇの初期値が、基板
効果によって高くなったｎＭＯＳＦＥＴＴ２のしきい値
電圧Ｖ_{T 2} より低くなるために、出力信号Ｖ_{O U T} が入
力信号の高レベルＶ_{I N} よりかなり低い電圧になってし
まうという問題点がある。

【０００８】本発明は、以上に述べた問題点を解決する
ためのものであり、その目的は入力信号を従来より低下
せずに出力するためのスイッチ回路を提供することであ
る。

【０００９】

【課題を解決するための手段】本発明は、第１のトラン
ジスタと前記第１のトランジスタのソースをゲートに接
続した第２のトランジスタからなり、前記第２のトラン
ジスタのドレインに信号を入力し、ソースから出力する
スイッチ回路において、前記第１のトランジスタのゲー
トにドレインに加える制御信号の高レベルの電圧より高
く、この電圧と前記第１のトランジスタのしきい値電圧
の和よりも低い電圧を印加することを特徴とするスイッ
チ回路である。

【００１０】

【実施例】図１は、本発明のスイッチ回路の回路図、図
２は各節点の動作波形を示す図である。

【００１１】図１において、ＳＷは制御信号入力端子、
Ｖ_x はゲート電圧、Ｇは節点、ＩＮは入力信号端子、Ｏ
ＵＴは出力信号端子、Ｃ₁ は寄生容量、Ｃ₂ は昇圧容
量、Ｔ１、Ｔ２はｎＭＯＳＦＥＴである。

【００１２】次に本発明のスイッチ回路の動作を、図２
に示した動作波形を参照して説明する。

【００１３】ゲート電圧Ｖ_x は、制御信号の高レベルＶ
_{S W} より高くまた、制御信号が高レベルＶ_{S W} として節
点Ｇを昇圧する時に、ｎＭＯＳＦＥＴ Ｔ１が非導通と
なるように、制御信号の高レベルＶ_{S W} とｎＭＯＳＦＥ
Ｔ Ｔ１のしきい値Ｖ_{T 1} の和（Ｖ_{S W} ＋Ｖ_{T 1} ）より
低い電圧であり、制御信号が低いレベルから高レベルに
変化すると、節点Ｇがゲート電圧Ｖ_x としきい値電圧Ｖ
_{T 1} の差（Ｖ_x −Ｖ_T1 ）の高レベルになり、ｎＭＯＳ
ＦＥＴ Ｔ２が導通する。このとき、ｎＭＯＳＦＥＴ
Ｔ１はｎＭＯＳＦＥＴ Ｔ１のゲートソース間電圧がし
きい値Ｖ_{T 1} となるために非導通となり、節点Ｇがフロ
ーティングになる。入力信号が高レベルＶ_{I N} になる
と、出力端子ＯＵＴがＶ_{O U T 1} のレベルに上昇し、節
点ＧがｎＭＯＳＦＥＴ Ｔ２のゲート容量Ｃ_g による自
己昇圧または、昇圧容量Ｃ２による昇圧により節点Ｇの
電位を電源電圧以上に昇圧させる。このときの節点Ｇの
電位Ｖ_{G 1} は次の式（２）のようになる。

【００１４】

【数２】

【００１５】ここで、従来のスイッチ回路における式
（１）と本発明のスイッチ回路における式（２）とを比
較するとＶ_x ＞Ｖ_{D D} であるため、Ｖ_{G 1} ＞Ｖ_G であ
る。このように従来のスイッチ回路に比べ、節点Ｇの電
位を高くすることができるため、入力信号の高レベルを
従来より低下させずに出力することができる。

【００１６】

【発明の効果】以上説明したように、本発明は入力信号
を従来よりも低下させずに出力に伝達できる。

【図面の簡単な説明】

【図１】スイッチ回路の構成を示した説明図である。

【図２】スイッチ回路の動作を示した説明図である。

【図３】従来のスイッチ回路の構成を示した説明図であ
る。

【図４】従来のスイッチ回路の動作を示した説明図であ
る。

【符号の説明】

ＳＷ 制御信号入力端子 Ｖ_x ゲート電圧 Ｗ_{D D} 電源電圧 Ｇ 節点 ＩＮ 入力信号端子 ＯＵＴ 出力信号端子 Ｔ１ ｎＭＯＳＦＥＴ Ｔ２ ｎＭＯＳＦＥＴ Ｃ₁ 寄生容量 Ｃ₂ 昇圧容量

Claims (1)

1. 【特許請求の範囲】 【請求項１】 第１のトランジスタと前記第１のトラン
   ジスタのソースをゲートに接続した第２のトランジスタ
   からなり、前記第２のトランジスタのドレインに信号を
   入力し、ソースから出力するスイッチ回路において、前
   記第１のトランジスタのゲートにドレインに加える制御
   信号の高レベルの電圧より高く、この電圧と前記第１の
   トランジスタのしきい値電圧の和よりも低い電圧を印加
   することを特徴とするスイッチ回路。