JPH057143A - Solid State Relay - Google Patents
Solid State RelayInfo
- Publication number
- JPH057143A JPH057143A JP3156524A JP15652491A JPH057143A JP H057143 A JPH057143 A JP H057143A JP 3156524 A JP3156524 A JP 3156524A JP 15652491 A JP15652491 A JP 15652491A JP H057143 A JPH057143 A JP H057143A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- photocoupler
- voltage
- triac
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】トライアックの逆点弧のないソリッドステート
リレーを提供する。
【構成】負荷電圧を全波整流するダイオードスタック回
路DSと、2個の抵抗R13、R 14からなり、ダイオード
スタック回路DSの全波整流電圧を分圧する分圧回路
と、分圧された電圧によりON/OFFする第1のフォ
トカプラPC1 と、この第1のフォトカプラPC1 と入
力端子PI1 、PI2 に加えられる入力とによりゼロク
ロスのタイミングでONするワーMOSFETPT2 を
出力とする双方向出力の第2のフォトカプラPC2 と、
この第2のフォトカプラ出力でトリガ電流がON/OF
FされるトライアックTCとから構成される。
(57) [Summary]
[Purpose] Solid state without reverse firing of TRIAC
Provide a relay.
[Configuration] Diode stack circuit for full-wave rectification of load voltage
Path DS and two resistors R13, R 14Consisting of a diode
Voltage dividing circuit for dividing the full-wave rectified voltage of the stack circuit DS
And the first voltage that is turned on / off by the divided voltage.
To coupler PC1And this first photo coupler PC1And enter
Force terminal PI1, PI2The input applied to and zero
War MOSFET PT that turns on at the timing of loss2To
Bidirectional output second photocoupler PC for output2When,
This second photocoupler output turns the trigger current ON / OF.
F triac TC.
Description
【0001】[0001]
【産業上の利用分野】この発明は、ソリッドステートリ
レーに関する。FIELD OF THE INVENTION This invention relates to solid state relays.
【0002】[0002]
【従来の技術】従来のソリッドステートリレーとして
は、図2に示すものがある。このソリッドステートリレ
ーは、出力端子PO1 、PO2 に、交流電源及び負荷が
接続される(図示省略)。そして、出力端子PO1 、P
O2 に、抵抗R7 とコンデンサCの直列回路からなるス
ナバ回路と、トライアックTRと、ダイオードD1 、D
2 、D3 、D4 からなるダイオードスタック回路DSが
それぞれ並列に接続されている。ダイオードスタック回
路DSは、全波整流回路であり、この回路DSのb点と
出力端子PO2 間にトライアックTRのゲート抵抗R6
が接続されている。ダイオードスタック回路DSのc点
とd点の入力側にゼロクロス回路1が接続されている。
このゼロクロス回路1は、入力信号が加えられる入力端
子PI1 、PI2 に抵抗R1 とフォトカプラPCの発光
素子LDの直列回路が接続される一方、ダイオードスタ
ック回路DSのc点、d点間に、抵抗R2 とフォトカプ
ラPCのフォトトランジスタPTの直列回路、抵抗R3
とトランジスタTr1 の直列回路、抵抗R1 とR2 の直
列回路、サイリスタSCRとダイオードD1 の直列回路
が、それぞれ互いに並列に接続され、トランジスタTr
1 のベースがフォトトランジスタPTのコレクタに接続
されるとともに、トランジスタTr2がトランジスタT
r1 に並列に接続され、さらにトランジスタTr2 のコ
レクタがサイリスタSCRのゲートに接続されるととも
に、ベースが抵抗R4 、R5 の接続点に接続されて構成
されている。2. Description of the Related Art A conventional solid state relay is shown in FIG. In this solid state relay, an AC power supply and a load are connected to the output terminals PO 1 and PO 2 (not shown). And the output terminals PO 1 , P
The O 2, and a snubber circuit comprising a series circuit of a resistor R 7 and capacitor C, and the triac TR, a diode D 1, D
A diode stack circuit DS including 2 , D 3 , and D 4 is connected in parallel. The diode stack circuit DS is a full-wave rectification circuit, and the gate resistance R 6 of the triac TR is provided between the point b of the circuit DS and the output terminal PO 2.
Are connected. The zero cross circuit 1 is connected to the input sides of the points c and d of the diode stack circuit DS.
In this zero-cross circuit 1, a series circuit of a resistor R 1 and a light emitting element LD of a photocoupler PC is connected to input terminals PI 1 and PI 2 to which an input signal is applied, while a point between points c and d of a diode stack circuit DS. A series circuit of the resistor R 2 and the phototransistor PT of the photocoupler PC, the resistor R 3
And a series circuit of a transistor Tr 1, a series circuit of resistors R 1 and R 2, and a series circuit of a thyristor SCR and a diode D 1 are connected in parallel to each other,
The base of 1 is connected to the collector of the phototransistor PT, and the transistor Tr 2 is connected to the transistor T 2.
The transistor Tr 2 is connected in parallel to r 1 , the collector of the transistor Tr 2 is connected to the gate of the thyristor SCR, and the base is connected to the connection point of the resistors R 4 and R 5 .
【0003】このソリッドステートリレーでは、入力端
子PI1 、PI2 に入力信号が加えられない状態では、
フォトカプラPCの発光素子LDが発光せず、フォトト
ランジスタPTがOFFなので、トランジスタTr1 が
ON、したがってサイリスタSCRにはトリガ電流が流
れず、ゲート抵抗R6 に流れる電流も少なく、トライア
ックTRはOFFしたままである。入力信号が加えられ
ると、発光素子LDが点灯しフォトトランジスタPTが
ONし、応じてトランジスタTr1 がOFFする。この
状態で交流信号があるレベルにあると、抵抗R4 とR5
の分電圧によりトランジスタTr2 がONし、サイリス
タSCRはOFFしたままであり、ゲート抵抗Rには電
流Iが流れるか、トライアックTRはトリガされない。
交流信号があるレベル以下(ゼロクロス点)になると、
トランジスタTr2 がOFFし、サイリスタSCRにト
リガ電流IT が流れ、ゲート抵抗R6 にI+IT の電流
が流れ、トライアックTRがONする。In this solid state relay, when no input signal is applied to the input terminals PI 1 and PI 2 ,
Since the light emitting element LD of the photocoupler PC does not emit light and the phototransistor PT is OFF, the transistor Tr 1 is ON, so that the trigger current does not flow through the thyristor SCR, the current flowing through the gate resistor R 6 is small, and the triac TR is OFF. It is still done. When an input signal is applied, the light emitting element LD is turned on, the phototransistor PT is turned on, and the transistor Tr 1 is turned off accordingly. In this state, if the AC signal is at a certain level, resistors R 4 and R 5
The transistor Tr 2 is turned on and the thyristor SCR is still turned off by the voltage corresponding to, the current I flows through the gate resistor R, or the triac TR is not triggered.
When the AC signal falls below a certain level (zero cross point),
The transistor Tr 2 is turned off, the trigger current I T flows through the thyristor SCR, the current I + I T flows through the gate resistor R 6 , and the triac TR is turned on.
【0004】[0004]
【発明が解決しようとする課題】上記した従来のソリッ
ドステートリレーでは、トライアックのトリガ時も、非
トリガ時も、トライアックのゲートにゼロクロス回路の
電流Iが流れ込むため、出力dV/dtが大きい場合、
dV/dtによる変位電流が流れ込み、トライアックを
誤点弧するという問題があった。この問題はL(インダ
クタンス)負荷の場合に、特に顕著である。又、高温時
も同様である。In the above-mentioned conventional solid state relay, when the triac is triggered or not triggered, the current I of the zero-cross circuit flows into the gate of the triac, so that when the output dV / dt is large,
There has been a problem that a displacement current due to dV / dt flows in and the TRIAC is erroneously fired. This problem is particularly remarkable in the case of an L (inductance) load. The same applies at high temperatures.
【0005】この発明は、上記問題点に着目してなされ
たものであって、出力の電圧変化(dV/dt)が大き
い場合でも、トライアックを誤点弧しないソリッドステ
ートリレーを提供することを目的としている。The present invention has been made in view of the above problems, and an object thereof is to provide a solid state relay which does not erroneously fire a triac even when the output voltage change (dV / dt) is large. I am trying.
【0006】[0006]
【課題を解決するための手段及び作用】この発明のソリ
ッドステートリレーは、負荷電圧を全波整流するダイオ
ードスタック回路と、前記ダイオードスタック回路の全
波整流電圧を分圧する分圧回路と、分圧された電圧によ
りON/OFFする第1のフォトカプラと、この第1の
フォトカプラと入力とによりゼロクロスのタイミングで
ONする、パワーMOSFETを出力とする双方向出力
の第2のフォトカプラと、この第2のフォトカプラ出力
でトリガ電流がON/OFFされるトライアックとから
構成されている。A solid-state relay of the present invention comprises a diode stack circuit for full-wave rectifying a load voltage, a voltage dividing circuit for dividing the full-wave rectified voltage of the diode stack circuit, and a voltage dividing circuit. A first photocoupler that is turned on / off by the applied voltage, a second photocoupler that outputs a power MOSFET and that is turned on at a zero-cross timing by the first photocoupler and the input, and It is composed of a triac whose trigger current is turned on / off by a second photocoupler output.
【0007】このソリッドステートリレーでは、交流信
号がダイオードスタック回路で全波整流され、その整流
電圧が分圧回路で分圧されて、所定電圧以上になると、
第1のフォトカプラがONする。交流信号がゼロクロス
時は、分圧電圧が所定電圧以下であり、第1のフォトカ
プラがONしない。第1のフォトカプラがONしている
状態で、入力信号が加えられると、第2のフォトカプラ
はONしないが、入力信号有の状態でゼロクロス点にな
り、第1のフォトカプラがOFFすると、第2のフォト
カプラがONし、第2のフォトカプラの出力パワーMO
SFETがONし、トライアックがトリガされONす
る。このソリッドステートリレーでは、トリガー時の
み、トライアックにゲート電流が流れる。つまり、ゼロ
クロス回路の電流が、トライアックのゲートに流れ込ま
ない。In this solid-state relay, the AC signal is full-wave rectified by the diode stack circuit, and the rectified voltage is divided by the voltage dividing circuit to reach a predetermined voltage or more.
The first photo coupler turns on. When the AC signal is at zero cross, the divided voltage is equal to or lower than the predetermined voltage, and the first photo coupler is not turned on. When an input signal is applied while the first photo coupler is on, the second photo coupler does not turn on, but when there is an input signal, the zero cross point is reached, and when the first photo coupler turns off, The second photo coupler turns on, and the output power MO of the second photo coupler
The SFET turns on and the triac is triggered to turn on. In this solid state relay, the gate current flows through the triac only when it is triggered. That is, the current of the zero-cross circuit does not flow into the gate of the triac.
【0008】[0008]
【実施例】以下、実施例により、この発明をさらに詳細
に説明する。図1は、この発明の一実施例を示すソリッ
ドステートリレーの回路図である。この実施例ソリッド
ステートリレーは、交流電源及び負荷(図示せず)が接
続される出力端子PO1 、PO2 に、抵抗R17とコンデ
ンサC1 からなるスナバ回路と、トライアックTRと、
ダイオードD1 、D2 、D3 、D4 からなるダイオード
スタック回路DSがそれぞれ互いに並列に接続されてい
る。そして、トライアックTRのゲートとカソード間に
ゲート抵抗R16が接続され、さらにトライアックTRの
ゲートと出力端子PO1 間に抵抗R15とフォトカプラP
C2 の出力パワーMOSFETPT2 の直列回路が接続
されている。ダイオードスタック回路DS’は全波整流
回路であり、このダイオードスタック回路DSのc点と
d点に、ゼロクロス回路2が接続されている。The present invention will be described in more detail with reference to the following examples. FIG. 1 is a circuit diagram of a solid state relay showing an embodiment of the present invention. The solid-state relay of this embodiment has a snubber circuit composed of a resistor R 17 and a capacitor C 1 at output terminals PO 1 and PO 2 to which an AC power source and a load (not shown) are connected, a triac TR,
A diode stack circuit DS including diodes D 1 , D 2 , D 3 , and D 4 is connected in parallel with each other. A gate resistor R 16 is connected between the gate and cathode of the triac TR, and a resistor R 15 and a photocoupler P are provided between the gate of the triac TR and the output terminal PO 1.
A series circuit of the output power MOSFET PT 2 of C 2 is connected. The diode stack circuit DS ′ is a full-wave rectifier circuit, and the zero-cross circuit 2 is connected to points c and d of this diode stack circuit DS.
【0009】このゼロクロス回路2は、ダイオードスタ
ック回路DSのc点とd点間に接続される抵抗R13、R
14の直列回路からなる分圧回路と、この抵抗R14に並列
に接続されるフォトカプラPC1 の発光素子LD1 と、
さらに、入力端子PI1 とPI2 間に接続される抵抗R
11、フォトカプラPC2 の発光素子LD2 、トランジス
タTr11の直列回路と、さらに同じく入力端子PI1 と
PI2 間に接続される抵抗R12とフォトカプラPC1 の
フォトトランジスタPT1 の直列回路とから構成されて
いる。なお、フォトカプラPC1 のフォトトランジスタ
PT1 のコレクタはトランジスタTr11のベースに接続
されている。The zero-cross circuit 2 has resistors R 13 and R connected between the points c and d of the diode stack circuit DS.
A voltage dividing circuit composed of 14 series circuits, and a light emitting element LD 1 of a photocoupler PC 1 connected in parallel with the resistor R 14 .
Further, a resistor R connected between the input terminals PI 1 and PI 2
11, the light emitting element LD 2 of the photocoupler PC 2, the series circuit and, further also resistor R 12 in series circuit of the phototransistor PT 1 of the photocoupler PC 1 which is connected between the input terminal PI 1 and PI 2 of the transistor Tr 11 It consists of and. The collector of the phototransistor PT 1 of the photocoupler PC 1 is connected to the base of the transistor Tr 11 .
【0010】次に、この実施例ソリッドステートリレー
の動作について説明する。出力端子PO1 、PO2 に負
荷を介して交流信号が加えられると、ダイオードスタッ
ク回路DSで全波整流され、その信号に応じた電圧が抵
抗R13、R14で分圧されて、フォトカプラPC1の発光
素子LD1 に加えられ、分圧電圧が所定レベル以上の時
に、発光素子LD1 は発光する。これにより、フォトト
ランジスタPT1 がONする。ダイオードスタック回路
DSに加えられる交流信号がゼロレベルに近い場合に
は、抵抗R13、R14で分圧される電圧も0あるいは非常
に小さく、発光素子LD1 は発光せず、従って、フォト
トランジスタPT1 もONしない。いずれの場合でも、
入力信号が入力端子PI1 、PI2 に加えられない状態
下では、フォトカプラPC1 のフォトトランジスタPT
1 がON/OFFの如何に関わらずフォトカプラPC2
の発光素子LD2には電流が流れず、従ってフォトカプ
ラPC2 の出力パワーMOSFETPT2 がONせず、
トライアックTRもトリガされない。したがって、入力
信号が加えられない状況下では、交流信号のレベルの如
何にかかわらず、ゼロレベルクロス回路2の電流Iは、
トライアックTRのゲートに流されることなく、分離状
態で流される。Next, the operation of the solid state relay of this embodiment will be described. When an AC signal is applied to the output terminals PO 1 and PO 2 via a load, the diode stack circuit DS performs full-wave rectification, and the voltage corresponding to the signal is divided by the resistors R 13 and R 14 , and the photocoupler is used. When the divided voltage applied to the light emitting element LD 1 of PC 1 is equal to or higher than a predetermined level, the light emitting element LD 1 emits light. As a result, the phototransistor PT 1 is turned on. When the AC signal applied to the diode stack circuit DS is close to zero level, the voltage divided by the resistors R 13 and R 14 is 0 or very small, and the light emitting element LD 1 does not emit light. PT 1 also does not turn on. In any case,
Under the condition that the input signal is not applied to the input terminals PI 1 and PI 2 , the phototransistor PT of the photocoupler PC 1
Photo coupler PC 2 regardless of whether 1 is ON or OFF
A current does not flow in the light emitting element LD 2 of, and therefore the output power MOSFET PT 2 of the photocoupler PC 2 does not turn ON,
Triac TR is also not triggered. Therefore, under the condition that the input signal is not applied, the current I of the zero level crossing circuit 2 is
It is flowed in a separated state without being flown to the gate of the triac TR.
【0011】今、入力端子PI1 、PI2 に入力信号が
加えられると、交流信号が所定レベル以上あり、フォト
カプラPC1の発光素子LD1が発光している状態下で
は、フォトトランジスタPT1 がONしており、従って
トランジスタTr11がOFF状態にあり、入力信号の印
加にも関わらず、発光素子LD2 は点灯せず、従って、
出力パワーMOSFETPT2 もONせず、トライアッ
クTRのゲート抵抗R16に電流が流れず、トライアック
TRはトリガされない。しかし、入力信号が加えられる
状態が続き、交流信号が0レベルになると、フォトカプ
ラPC1 の発光素子LD1 が点灯せず、このタイミング
では、フォトトランジスタPT1 がOFFしているの
で、トランジスタTr11はON状態にあり、従って、入
力端子PI1 を通し、抵抗R11、発光素子LD2 、トラ
ンジスタTr11の経路で電流が流れ、発光素子LD2 が
点灯する。この点灯により、出力パワーMOSFETP
T2 にも電流が流れ、ここで、トランアックTRがトリ
ガされる。トリガ後は、この交流信号は、トライアック
TRを通して出力電流を流すことになる。[0011] Now, when the input signal is applied to the input terminal PI 1, PI 2, there AC signal above a predetermined level, under a state where the light-emitting element LD 1 of the photocoupler PC 1 is emitting light, the phototransistor PT 1 Is ON, therefore the transistor Tr 11 is OFF, and the light emitting element LD 2 does not light up despite the application of the input signal.
The output power MOSFET PT 2 also does not turn on, no current flows through the gate resistance R 16 of the triac TR, and the triac TR is not triggered. However, when the input signal continues to be applied and the AC signal becomes 0 level, the light emitting element LD 1 of the photocoupler PC 1 does not light up, and the phototransistor PT 1 is off at this timing, so the transistor Tr 11 is in the ON state, and accordingly, a current flows through the path of the resistor R 11 , the light emitting element LD 2 and the transistor Tr 11 through the input terminal PI 1 , and the light emitting element LD 2 is turned on. By this lighting, the output power MOSFET P
A current also flows through T 2 , where the Transac TR is triggered. After the trigger, this AC signal causes an output current to flow through the triac TR.
【0012】[0012]
【発明の効果】この発明によれば、トライアックのトリ
ガ回路にパワーMOSFETのフォトカプラを使用し、
トライアックのゲートには、ゼロクロス回路の電流Iが
流れ込まないようにしているので、たとえ出力の変化d
V/dtが大きい場合でも、トライアックが逆点弧しな
いので、モータやソレノイド等のL負荷に対しても強く
なる。また、その分スナバ回路のCとRを小さくするこ
とができるため、スリッドステートリレーの外形を小さ
くすることができる。さらに、トライアックが高温とな
った場合でも逆点弧がなくなるという利点がある。According to the present invention, a power MOSFET photocoupler is used in a triac trigger circuit.
Since the current I of the zero-cross circuit is prevented from flowing into the gate of the triac, even if the output change d
Even when V / dt is large, the triac does not reverse-fire, so that it is strong against an L load such as a motor or a solenoid. Further, since C and R of the snubber circuit can be reduced accordingly, the outer shape of the slip state relay can be reduced. Further, there is an advantage that the reverse ignition is eliminated even when the triac becomes hot.
【図1】この発明の一実施例ソリッドステートリレーの
回路図である。FIG. 1 is a circuit diagram of a solid state relay according to an embodiment of the present invention.
【図2】従来のソリッドステートリレーを示す回路図で
ある。FIG. 2 is a circuit diagram showing a conventional solid state relay.
2 ゼロクロス回路 PI1 、PI2 入力端子 PO1 、PO2 出力端子 TR トライアック DS ダイオードスタック回路 PC1 、PC2 フォトカプラ PT2 出力パワーMOSFET R13、R14 分圧用抵抗2 Zero cross circuit PI 1 , PI 2 Input terminal PO 1 , PO 2 output terminal TR TRIAC DS Diode stack circuit PC 1 , PC 2 Photo coupler PT 2 Output power MOSFET R 13 , R 14 Dividing resistance
Claims (1)
ク回路と、前記ダイオードスタック回路の全波整流電圧
を分圧する分圧回路と、分圧された電圧によりON/O
FFする第1のフォトカプラと、この第1のフォトカプ
ラと入力とによりゼロクロスのタイミングでONする、
パワーMOSFETを出力とする双方向出力の第2のフ
ォトカプラと、この第2のフォトカプラ出力でトリガ電
流がON/OFFされるトライアックとからなるソリッ
ドステートリレー。Claim: What is claimed is: 1. A diode stack circuit for full-wave rectifying a load voltage, a voltage dividing circuit for dividing a full-wave rectified voltage of the diode stack circuit, and ON / O by the divided voltage.
The first photocoupler that performs FF, and the first photocoupler and the input turn on at the zero-cross timing.
A solid-state relay including a bidirectional output second photocoupler having a power MOSFET as an output and a triac whose trigger current is turned ON / OFF by the second photocoupler output.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3156524A JPH057143A (en) | 1991-06-27 | 1991-06-27 | Solid State Relay |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3156524A JPH057143A (en) | 1991-06-27 | 1991-06-27 | Solid State Relay |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH057143A true JPH057143A (en) | 1993-01-14 |
Family
ID=15629677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3156524A Pending JPH057143A (en) | 1991-06-27 | 1991-06-27 | Solid State Relay |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH057143A (en) |
-
1991
- 1991-06-27 JP JP3156524A patent/JPH057143A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0242022B1 (en) | Device for limiting surge current | |
| US6856098B2 (en) | Converter for converting an AC power main voltage to a voltage suitable for driving a lamp | |
| US10903751B2 (en) | Method and system of driving an electrically controlled switch with a snubber capacitor | |
| CA2516258A1 (en) | Switch mode power converter | |
| JP2000306685A (en) | LED lighting circuit | |
| JPH057143A (en) | Solid State Relay | |
| JPH08186285A (en) | Optical coupling element | |
| JP3469045B2 (en) | Power semiconductor device and power supply device | |
| JP2643490B2 (en) | Overcurrent protection circuit for ringing choke converter | |
| EP2523531A1 (en) | Method and device for driving light-emitting diode | |
| JP3543266B2 (en) | Optical coupling device and solid state relay including the same | |
| JPS59136028A (en) | Protecting device for dc stabilized power source | |
| JPS619715A (en) | Rectifying device | |
| JPH023277Y2 (en) | ||
| JP2687290B2 (en) | Switching power supply | |
| JPH0715348Y2 (en) | Stabilized power supply circuit | |
| JPS60223470A (en) | Dc/dc converter with overcurrent protecting circuit | |
| JPS6245516Y2 (en) | ||
| SU438117A1 (en) | Electronic relay | |
| JPH06165489A (en) | Switching power supply | |
| JPH0742196Y2 (en) | Power supply overcurrent display circuit | |
| JPH0525128B2 (en) | ||
| JPH0611246U (en) | Zero cross reed relay | |
| JPH02202355A (en) | Stabilized power apparatus | |
| JPS60123017U (en) | power circuit |