JPH057160A - デジタル・アナログ変換装置 - Google Patents
デジタル・アナログ変換装置Info
- Publication number
- JPH057160A JPH057160A JP26434591A JP26434591A JPH057160A JP H057160 A JPH057160 A JP H057160A JP 26434591 A JP26434591 A JP 26434591A JP 26434591 A JP26434591 A JP 26434591A JP H057160 A JPH057160 A JP H057160A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- converter
- current source
- converters
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 5
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】複数のＤＡ変換器をワンチップ化するときのＤ
Ａ変換器間の精度ばらつきを低減させ、歩留りをも向上
させることにある。 【構成】チップ６に複数のＤＡ変換器１〜３を作り込
み、チップ６の端部に配置されるＤＡ変換器１および３
の上位ビット定電流源１Ａ，３Ａをチップ中央方向に近
ずけて配置する。ＤＡ変換器１においては、チップ周辺
部４を大きくしたり、共通回路ブロック５を介在させた
り、あるいは上位ビット定電流源１Ａと下位ビット定電
流源１Ｂを入れ変えることにより、ＤＡ変換器１，３の
チップ端部４からの距離がほぼ同一になるようにする。
Ａ変換器間の精度ばらつきを低減させ、歩留りをも向上
させることにある。 【構成】チップ６に複数のＤＡ変換器１〜３を作り込
み、チップ６の端部に配置されるＤＡ変換器１および３
の上位ビット定電流源１Ａ，３Ａをチップ中央方向に近
ずけて配置する。ＤＡ変換器１においては、チップ周辺
部４を大きくしたり、共通回路ブロック５を介在させた
り、あるいは上位ビット定電流源１Ａと下位ビット定電
流源１Ｂを入れ変えることにより、ＤＡ変換器１，３の
チップ端部４からの距離がほぼ同一になるようにする。
Description
【０００１】
【産業上の利用分野】本発明はデジタル・アナログ変換
装置に関し、特に複数のデジタル・アナログ変換器（以
下、ＤＡ変換器と称す）を同一半導体基板上に集積する
デジタル・アナログ変換装置（以下、ＤＡ変換装置と称
す）に関する。
装置に関し、特に複数のデジタル・アナログ変換器（以
下、ＤＡ変換器と称す）を同一半導体基板上に集積する
デジタル・アナログ変換装置（以下、ＤＡ変換装置と称
す）に関する。
【０００２】
【従来の技術】従来、この種のＤＡ変換器は定電流源お
よび電流スイッチを用いて構成している。
よび電流スイッチを用いて構成している。
【０００３】図４はかかる従来のＤＡ変換器の構成図で
ある。図４に示すように、従来のＤＡ変換器は入力バッ
ファ７，デコーダ８およびクロック同期回路９と、定電
流源１０，電流スイッチ１１およびラダー抵抗１２と、
クロックを入力するクロックバッファ１３とを有してい
る。この例は上位３ビット（Ｄ１〜Ｄ３）をデコーダ８
により７つの定電流源と電流スイッチを順次アナログ出
力に接続する電流加算型を採用し、下位５ビット（Ｄ４
〜Ｄ８）はＲ−２Ｒラダー抵抗型を採用して８ビットの
ＤＡ変換器を構成している。また、入力バッファ７はデ
ジタル入力信号レベルを内部論理レベルに変換するため
の回路であり、前述した上位３ビットはデコーダ回路８
を経由してクロック同期回路９に入力され、一方下位５
ビットは入力バッファ７より直接クロック同期回路９に
入力される。このクロック同期回路９は外部より加えら
れたクロック信号に同期してデジタルデータを整定し、
入力レベルに応じて電流スイッチ１１を切換えて所定の
アナログ出力を得ている。
ある。図４に示すように、従来のＤＡ変換器は入力バッ
ファ７，デコーダ８およびクロック同期回路９と、定電
流源１０，電流スイッチ１１およびラダー抵抗１２と、
クロックを入力するクロックバッファ１３とを有してい
る。この例は上位３ビット（Ｄ１〜Ｄ３）をデコーダ８
により７つの定電流源と電流スイッチを順次アナログ出
力に接続する電流加算型を採用し、下位５ビット（Ｄ４
〜Ｄ８）はＲ−２Ｒラダー抵抗型を採用して８ビットの
ＤＡ変換器を構成している。また、入力バッファ７はデ
ジタル入力信号レベルを内部論理レベルに変換するため
の回路であり、前述した上位３ビットはデコーダ回路８
を経由してクロック同期回路９に入力され、一方下位５
ビットは入力バッファ７より直接クロック同期回路９に
入力される。このクロック同期回路９は外部より加えら
れたクロック信号に同期してデジタルデータを整定し、
入力レベルに応じて電流スイッチ１１を切換えて所定の
アナログ出力を得ている。
【０００４】近年、画像機器のデジタル化に伴い、この
ようなＤＡ変換器を複数個ワンチップ化する必要が生じ
ている。例えば、ＴＶ受像機のＣＲＴ駆動用Ｒ・Ｇ・Ｂ
信号のデジタル化には、３個のＤＡ変換器を要する。
ようなＤＡ変換器を複数個ワンチップ化する必要が生じ
ている。例えば、ＴＶ受像機のＣＲＴ駆動用Ｒ・Ｇ・Ｂ
信号のデジタル化には、３個のＤＡ変換器を要する。
【０００５】図５は図４におけるＤＡ変換器を用いた従
来の一例を示すＤＡ変換装置のブロック配置図である。
図５に示すように、ＤＡ変換器（Ｒｃｈ用）１は図４の
上位ビット定電流源および電流スイッチからなるブロッ
ク１Ａと下位ビット定電流源および電流スイッチからな
るブロック１Ｂと入力バッファ７，デゴーダ８，クロッ
ク同期回路９，クロックバッファ１３を含むブロック１
Ｃとから構成される。また、このＤＡ変換器１と同一構
成のＤＡ変換器２（Ｇｃｈ用）とＤＡ変換器（Ｂｃｈ
用）３を配置し、これらＤＡ変換器１〜３の共通部分、
例えば、定電流源回路のバイアス回路、アナログ出力電
圧調整用アンプ、場合によってはクロックバッファ等を
配置した共通回路ブロック５を配置し、チップ６の外周
部４の外部端子へ接続するためのボンディングパッド及
び共通電源配線を配置している。尚、これら、ＤＡ変換
器１〜３をＲ，Ｇ，Ｂチャンネルとしているが、この配
置にはこだわらない。
来の一例を示すＤＡ変換装置のブロック配置図である。
図５に示すように、ＤＡ変換器（Ｒｃｈ用）１は図４の
上位ビット定電流源および電流スイッチからなるブロッ
ク１Ａと下位ビット定電流源および電流スイッチからな
るブロック１Ｂと入力バッファ７，デゴーダ８，クロッ
ク同期回路９，クロックバッファ１３を含むブロック１
Ｃとから構成される。また、このＤＡ変換器１と同一構
成のＤＡ変換器２（Ｇｃｈ用）とＤＡ変換器（Ｂｃｈ
用）３を配置し、これらＤＡ変換器１〜３の共通部分、
例えば、定電流源回路のバイアス回路、アナログ出力電
圧調整用アンプ、場合によってはクロックバッファ等を
配置した共通回路ブロック５を配置し、チップ６の外周
部４の外部端子へ接続するためのボンディングパッド及
び共通電源配線を配置している。尚、これら、ＤＡ変換
器１〜３をＲ，Ｇ，Ｂチャンネルとしているが、この配
置にはこだわらない。
【０００６】図６は図４および図５における定電流源の
回路図である。図６に示すように、従来のＤＡ変換器の
定電流源回路１５はトランジスタＱ３および抵抗Ｒを有
し、トランジスタＱ１，Ｑ２からなる電流スイッチ回路
１４に接続されている。尚、この回路動作については、
周知であるので説明を省略する。
回路図である。図６に示すように、従来のＤＡ変換器の
定電流源回路１５はトランジスタＱ３および抵抗Ｒを有
し、トランジスタＱ１，Ｑ２からなる電流スイッチ回路
１４に接続されている。尚、この回路動作については、
周知であるので説明を省略する。
【０００７】
【発明が解決しようとする課題】上述した従来のＤＡ変
換装置は樹脂封止した後に上位ビットの定電流源と下位
ビットの定電流源を切換えるデジタルコードにおいて微
分直線性誤差が大きくなるという欠点がある。特に、Ｄ
Ａ変換器１の微分直線性誤差が他のＤＡ変換器２，３よ
りも大きくなるということが判明している。
換装置は樹脂封止した後に上位ビットの定電流源と下位
ビットの定電流源を切換えるデジタルコードにおいて微
分直線性誤差が大きくなるという欠点がある。特に、Ｄ
Ａ変換器１の微分直線性誤差が他のＤＡ変換器２，３よ
りも大きくなるということが判明している。
【０００８】この上位および下位ビットの定電流源の切
換わり時に微分直線性誤差が大きくなる理由は、次のと
おりである。
換わり時に微分直線性誤差が大きくなる理由は、次のと
おりである。
【０００９】例えば、コード０００１１１１１からコー
ド００１０００００に変る場合、前者が下位５ビット分
の定電流源がアナログ出力に接続されて所定のアナログ
出力電圧を発生し、後者は上位ビットの１つの定電流源
のみがアナログ出力に接続されて前者に１ＬＳＢ加えた
アナログ出力電圧を発生させる訳であるが、１２個の定
電流源はチップ上の位置が少しずつ異なるため、出力電
流が少しづつ異なっている。従って、コードの切換わり
時には、アナロブ出力に接続される定電流源の位置が大
きく変わるため、誤差も大きくなることによる。すなわ
ち、共通バイアス電位ＶＢを与えられた定電流源トラン
ジスタＱ３のエミッタ抵抗Ｒの比のずれにより、定電流
源回路の出力電流が変わることが原因である。
ド００１０００００に変る場合、前者が下位５ビット分
の定電流源がアナログ出力に接続されて所定のアナログ
出力電圧を発生し、後者は上位ビットの１つの定電流源
のみがアナログ出力に接続されて前者に１ＬＳＢ加えた
アナログ出力電圧を発生させる訳であるが、１２個の定
電流源はチップ上の位置が少しずつ異なるため、出力電
流が少しづつ異なっている。従って、コードの切換わり
時には、アナロブ出力に接続される定電流源の位置が大
きく変わるため、誤差も大きくなることによる。すなわ
ち、共通バイアス電位ＶＢを与えられた定電流源トラン
ジスタＱ３のエミッタ抵抗Ｒの比のずれにより、定電流
源回路の出力電流が変わることが原因である。
【００１０】同様に、上位ビットの２つ目の定電流源が
接続される前後のコード（００１１１１１１→０１００
００００）および上位ビットの３つ目の定電流源が接続
される前後のコード（０１０１１１１１→０１１０００
００）でも誤差が発生し、しかも３２コード毎に発生す
る。
接続される前後のコード（００１１１１１１→０１００
００００）および上位ビットの３つ目の定電流源が接続
される前後のコード（０１０１１１１１→０１１０００
００）でも誤差が発生し、しかも３２コード毎に発生す
る。
【００１１】次に、ＤＡ変換器１の微分直線性誤差が他
のＤＡ変換器２，３に比べて大きくなる理由は、図５に
示したＤＡ変換器１の上位ビットの定電流源１Ａがチッ
プ外周部４側に配置されており、さらにチップ端部から
の距離ｙ１が他チャンネルのＤＡ変換器２，３の距離ｙ
２等に比べ小さいため、樹脂封止時に発生するチップ上
の応力による定電流源回路のエミッタ抵抗の変化が他チ
ャンネルに比べ大きいためである。従って、上位ビット
の定電流源と下位ビットの定電流源の出力電流のずれが
他チャンネルに比べ大きくなり、前述したコード変化時
の誤差が他チャンネルに比べて大きくなる。このよう
に、複数のＤＡ変換器をワンチップ化した時、１つでも
特性を満足しないＤＡ変換器があれば、そのチップを不
良品としなければならないので、従来例では製造上の歩
留りをも低下させることになる。
のＤＡ変換器２，３に比べて大きくなる理由は、図５に
示したＤＡ変換器１の上位ビットの定電流源１Ａがチッ
プ外周部４側に配置されており、さらにチップ端部から
の距離ｙ１が他チャンネルのＤＡ変換器２，３の距離ｙ
２等に比べ小さいため、樹脂封止時に発生するチップ上
の応力による定電流源回路のエミッタ抵抗の変化が他チ
ャンネルに比べ大きいためである。従って、上位ビット
の定電流源と下位ビットの定電流源の出力電流のずれが
他チャンネルに比べ大きくなり、前述したコード変化時
の誤差が他チャンネルに比べて大きくなる。このよう
に、複数のＤＡ変換器をワンチップ化した時、１つでも
特性を満足しないＤＡ変換器があれば、そのチップを不
良品としなければならないので、従来例では製造上の歩
留りをも低下させることになる。
【００１２】本発明の目的は、かかる複数のＤＡ変換器
をワンチップ化したときにも各ＤＡ変換器間での各種精
度の差を解消し、製造上の歩留りを向上させるＤＡ変換
装置を提供することにある。
をワンチップ化したときにも各ＤＡ変換器間での各種精
度の差を解消し、製造上の歩留りを向上させるＤＡ変換
装置を提供することにある。
【００１３】
【課題を解決するための手段】本発明のＤＡ変換装置
は、定電流源およびスイッチをビットの重みに対応して
複数個並列に接続しその動作により電流重み付けを行な
うＤＡ変換器を半導体基板上に複数個集積化したＤＡ変
換装置において、上位および下位ビット定電流源並びに
回路ブロックをそれぞれ備え且つ前記半導体基板上の一
方向に配置される複数個のＤＡ変換器を有し、前記ＤＡ
変換器のうち両端のＤＡ変換器はその上位ビット定電流
源と前記半導体基板の端部との距離がほぼ等しくなるよ
うに配置して構成される。
は、定電流源およびスイッチをビットの重みに対応して
複数個並列に接続しその動作により電流重み付けを行な
うＤＡ変換器を半導体基板上に複数個集積化したＤＡ変
換装置において、上位および下位ビット定電流源並びに
回路ブロックをそれぞれ備え且つ前記半導体基板上の一
方向に配置される複数個のＤＡ変換器を有し、前記ＤＡ
変換器のうち両端のＤＡ変換器はその上位ビット定電流
源と前記半導体基板の端部との距離がほぼ等しくなるよ
うに配置して構成される。
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１５】図１は本発明の第一の実施例を示すＤＡ変
換装置のブロック配置図である。図１に示すように、本
実施例は前述した従来例と同じく３個のＤＡ変換器１〜
３をワンチップ化した場合について示しており、ＤＡ変
換器１は定電流源および電流スイッチからなる上位ビッ
ト定電流源ブロック１Ａと、定電流源および電流スイッ
チからなる下位定電流源ブロック１Ｂと、入力バッフ
ァ，デコーダ，クロック同期回路，クロックバッファか
らなる回路ブロック１Ｃとを備えている。また、ＤＡ変
換器２，３もＤＡ変換器１と同一構成であり、しかも、
チップの一方向に配置されている点および共通同路ブロ
ック５をチップ６の外周部４の一方向に形成している点
は従来例と同じである。本実施例が上述した従来例と異
なる点は、ＤＡ変換器１の上位ビット定電流源１Ａから
チップ端部までの距離ｙ１とＤＡ変換器３の上位ビット
定電流源３Ａからチップ端部までの距離ｙ２とがほぼ同
一になるように３つのＤＡ変換器１〜３を配置している
ことにある。かかる配置にすることにより、ＤＡ変換器
１とＤＡ変換器３の上位および下位ビット切換り時の微
分直線性誤差は丁度反対方向に同一量発生するので、従
来例のようにＤＡ変換器１のみの誤差が大きくなること
を防止出来る。すなわち、チップ６を樹脂封止する際に
生じる応力は、チップ中央からＤＡ変換器１の方向とＤ
Ａ変換器３の方向について同程度の変化になり、双方の
上位ビット定電流源１Ａ，３Ａの出力電流は反対方向に
ほぼ同量の変化をすることになるので、一方のＤＡ変換
器のみ誤差が大きくなることはない。また、ＤＡ変換器
３の下位ビット定電流源３Ｂは従来例に比べチップ端部
との距離が下位ビットへ行くほど近くなっているが、下
位ビットの定電流源の出力電流はＲ−２Ｒラダー抵抗１
２（図４参照）で１ビット下る毎に１／２に分圧されて
いるので、下位ビットへ行くほど定電流源のずれの影響
は軽減され、誤差は生じにくい。
換装置のブロック配置図である。図１に示すように、本
実施例は前述した従来例と同じく３個のＤＡ変換器１〜
３をワンチップ化した場合について示しており、ＤＡ変
換器１は定電流源および電流スイッチからなる上位ビッ
ト定電流源ブロック１Ａと、定電流源および電流スイッ
チからなる下位定電流源ブロック１Ｂと、入力バッフ
ァ，デコーダ，クロック同期回路，クロックバッファか
らなる回路ブロック１Ｃとを備えている。また、ＤＡ変
換器２，３もＤＡ変換器１と同一構成であり、しかも、
チップの一方向に配置されている点および共通同路ブロ
ック５をチップ６の外周部４の一方向に形成している点
は従来例と同じである。本実施例が上述した従来例と異
なる点は、ＤＡ変換器１の上位ビット定電流源１Ａから
チップ端部までの距離ｙ１とＤＡ変換器３の上位ビット
定電流源３Ａからチップ端部までの距離ｙ２とがほぼ同
一になるように３つのＤＡ変換器１〜３を配置している
ことにある。かかる配置にすることにより、ＤＡ変換器
１とＤＡ変換器３の上位および下位ビット切換り時の微
分直線性誤差は丁度反対方向に同一量発生するので、従
来例のようにＤＡ変換器１のみの誤差が大きくなること
を防止出来る。すなわち、チップ６を樹脂封止する際に
生じる応力は、チップ中央からＤＡ変換器１の方向とＤ
Ａ変換器３の方向について同程度の変化になり、双方の
上位ビット定電流源１Ａ，３Ａの出力電流は反対方向に
ほぼ同量の変化をすることになるので、一方のＤＡ変換
器のみ誤差が大きくなることはない。また、ＤＡ変換器
３の下位ビット定電流源３Ｂは従来例に比べチップ端部
との距離が下位ビットへ行くほど近くなっているが、下
位ビットの定電流源の出力電流はＲ−２Ｒラダー抵抗１
２（図４参照）で１ビット下る毎に１／２に分圧されて
いるので、下位ビットへ行くほど定電流源のずれの影響
は軽減され、誤差は生じにくい。
【００１６】図２は本発明の第二の実施例を示すＤＡ変
換装置のブロック配置図である。図２に示すように、本
実施例は第一の実施例と同じく３個のＤＡ変換器をワン
チップ化した場合について示し、ＤＡ変換器２の上位ビ
ット定電流源２Ａをチップ中央に配置し、ＤＡ変換器１
とＤＡ変換器３の上位ビット定電流源１Ａおよび３Ａと
チップ端部との距離を同一にする点は前述した第一の実
施例と同じである。本実施例が第一の実施例と比較して
異なる点は、ＤＡ変換器１の上位ビット定電流源１Ａお
よびチップ端部間の距離と、ＤＡ変換器３の上位ビット
定電流源３Ａおよびチップ端部間の距離とを同一にする
ために設けた領域に、共通回路ブロック５を配置するこ
とにある。かかる配置とするとにより、チップ６の内部
領域を使用することが出来、従来例と同一チップサイズ
にて第一の実施例と同じ効果を得ることが可能である。
また、この共通回路ブロック５の部分には、ＤＡ変換器
１〜３を構成する上位ビットの定電流源１Ａ〜３Ａ以外
の回路を設けてもよい。
換装置のブロック配置図である。図２に示すように、本
実施例は第一の実施例と同じく３個のＤＡ変換器をワン
チップ化した場合について示し、ＤＡ変換器２の上位ビ
ット定電流源２Ａをチップ中央に配置し、ＤＡ変換器１
とＤＡ変換器３の上位ビット定電流源１Ａおよび３Ａと
チップ端部との距離を同一にする点は前述した第一の実
施例と同じである。本実施例が第一の実施例と比較して
異なる点は、ＤＡ変換器１の上位ビット定電流源１Ａお
よびチップ端部間の距離と、ＤＡ変換器３の上位ビット
定電流源３Ａおよびチップ端部間の距離とを同一にする
ために設けた領域に、共通回路ブロック５を配置するこ
とにある。かかる配置とするとにより、チップ６の内部
領域を使用することが出来、従来例と同一チップサイズ
にて第一の実施例と同じ効果を得ることが可能である。
また、この共通回路ブロック５の部分には、ＤＡ変換器
１〜３を構成する上位ビットの定電流源１Ａ〜３Ａ以外
の回路を設けてもよい。
【００１７】尚、上述した実施例では．ＤＡ変換器の上
位ビット定電流源の中央を基準として説明したが、上位
ビットの境界あるいは中央を多少ずれても同様の効果を
得ることが出来る。
位ビット定電流源の中央を基準として説明したが、上位
ビットの境界あるいは中央を多少ずれても同様の効果を
得ることが出来る。
【００１８】図３は本発明の第三の実施例を示すＤＡ変
換装置のブロック配置図である。図３に示すように、本
実施例も前述した第一および第二の実施例と同様に３個
のＤＡ変換器１〜３をワンチップ化した例を示してお
り、異なる点はＤＡ変換器１の上位ビット定電流源１Ａ
と下位ビット定電流源１Ｂの配置をＤＡ変換器２，３の
各々の上位ビット定電流源２Ａ，３Ａおよび下位ビット
定電流源２Ｂ，３Ｂの配置とは反対にしたところにあ
る。このように配置することで、ＤＡ変換器１とＤＡ変
換器３の各々の上位ビット定電流源１Ａ，３Ａはチップ
端部から等距離になり、前述した第一および第二の実施
例と同じ効果を得ることができる。また、本実施例は第
一の実施例よりも小さいチップサイズにすることができ
る上に、共通回路ブロック５とＤＡ変換器１〜ＤＡ変換
器３の精度関係を同一にすることができる。
換装置のブロック配置図である。図３に示すように、本
実施例も前述した第一および第二の実施例と同様に３個
のＤＡ変換器１〜３をワンチップ化した例を示してお
り、異なる点はＤＡ変換器１の上位ビット定電流源１Ａ
と下位ビット定電流源１Ｂの配置をＤＡ変換器２，３の
各々の上位ビット定電流源２Ａ，３Ａおよび下位ビット
定電流源２Ｂ，３Ｂの配置とは反対にしたところにあ
る。このように配置することで、ＤＡ変換器１とＤＡ変
換器３の各々の上位ビット定電流源１Ａ，３Ａはチップ
端部から等距離になり、前述した第一および第二の実施
例と同じ効果を得ることができる。また、本実施例は第
一の実施例よりも小さいチップサイズにすることができ
る上に、共通回路ブロック５とＤＡ変換器１〜ＤＡ変換
器３の精度関係を同一にすることができる。
【００１９】
【発明の効果】以上説明したように、本発明のＤＡ変換
装置は、半導体基板上に複数のＤＡ変換器を集積化する
とき、中央のＤＡ変換器の上位ビット定電流源回路の位
置をチップの一方向に対し中央に配置し、両端にＤＡ変
換器の上位ビットの定電流源回路の位置を前記一方向で
みたとき各々チップ両端から同一に配置することによ
り、特定のＤＡ変換器の微分直線性精度が低下すること
を防止できるという効果がある。これは製造上の歩留り
を向上させることが出来る。
装置は、半導体基板上に複数のＤＡ変換器を集積化する
とき、中央のＤＡ変換器の上位ビット定電流源回路の位
置をチップの一方向に対し中央に配置し、両端にＤＡ変
換器の上位ビットの定電流源回路の位置を前記一方向で
みたとき各々チップ両端から同一に配置することによ
り、特定のＤＡ変換器の微分直線性精度が低下すること
を防止できるという効果がある。これは製造上の歩留り
を向上させることが出来る。
【００２０】また、本発明は樹脂応力によるＤＡ変換器
の微分直線性精度の低下を均一化することが出来るの
で、ＤＡ変換器間の特性が揃え易いこと、さらにＤＡ変
換器を構成する内部回路の位置を他のＤＡ変換器の中に
設ける心要がないので、ＤＡ変換器及びＤＡ変換器間の
微分直線性特性を改善出来ること等の効果がある。
の微分直線性精度の低下を均一化することが出来るの
で、ＤＡ変換器間の特性が揃え易いこと、さらにＤＡ変
換器を構成する内部回路の位置を他のＤＡ変換器の中に
設ける心要がないので、ＤＡ変換器及びＤＡ変換器間の
微分直線性特性を改善出来ること等の効果がある。
【図１】本発明の第一の実施例を示すＤＡ変換装置のブ
ロック配置図である。
ロック配置図である。
【図２】本発明の第二の実施例を示すＤＡ変換装置のブ
ロック配置図である。
ロック配置図である。
【図３】本発明の第三の実施例を示すＤＡ変換装置のブ
ロック配置図である。
ロック配置図である。
【図４】従来のＤＡ変換器の構成図である。
【図５】図４におけるＤＡ変換器を用いた従来の一例を
示すＤＡ変換装置のブロック配置図である。
示すＤＡ変換装置のブロック配置図である。
【図６】図４および図５における定電流源の回路図であ
る。
る。
１，２，３ ＤＡ変換器
１Ａ，２Ａ，３Ａ 上位ビット定電流源ブロック
１Ｂ，２Ｂ，３Ｂ 下位ビット定電流源ブロック
１Ｃ，２Ｃ，３Ｃ 回路ブロック
４ チップ外周部
５ 共通回路ブロック
６ チップ
Claims (3)
- 【請求項１】 定電流源およびスイッチをビットの重み
に対応して複数個並列に接続しその動作により電流重み
付けを行なうデジタル・アナログ変換器を半導体基板上
に複数個集積化したデジタル・アナログ変換装置におい
て、上位および下位ビット定電流源並びに回路ブロック
をそれぞれ備え且つ前記半導体基板上の一方向に配置さ
れる複数個のデジタル・アナログ変換器を有し、前記デ
ジタル・アナログ変換器のうち両端のデジタル・アナロ
グ変換器はその上位ビット定電流源と前記半導体基板の
端部との距離がほぼ等しくなるように配置することを特
徴とするデジタル・アナログ変換装置。 - 【請求項２】 前記複数個のデジタル・アナログ変換器
のうち両端のデジタル・アナログ変換器の上位ビット定
電流源と前記半導体基板端部との距離を同一とするため
に、前記半導体基板の端部と前記デジタル・アナログ変
換器との間の領域に前記上位ビット定電流源以外の回路
を配置することを特徴とする請求項１記載のデジタル・
アナログ変換装置。 - 【請求項３】 前記両端のデジタル・アナログ変換器
は、前記半導体基板上の端部から中央方向に向けて、前
記下位ビット定電流源および前記上位ビット定電流源の
順に配置することを特徴とする請求項１記載のデジタル
・アナログ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26434591A JPH057160A (ja) | 1990-10-15 | 1991-10-14 | デジタル・アナログ変換装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27585390 | 1990-10-15 | ||
| JP2-275853 | 1990-10-15 | ||
| JP26434591A JPH057160A (ja) | 1990-10-15 | 1991-10-14 | デジタル・アナログ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH057160A true JPH057160A (ja) | 1993-01-14 |
Family
ID=26546471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26434591A Pending JPH057160A (ja) | 1990-10-15 | 1991-10-14 | デジタル・アナログ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH057160A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019235162A1 (ja) * | 2018-06-05 | 2019-12-12 | 日本電信電話株式会社 | デジタル／アナログ変換器 |
| JP2021502036A (ja) * | 2017-11-07 | 2021-01-21 | アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー | 電流ステアリングデジタル−アナログコンバータ |
-
1991
- 1991-10-14 JP JP26434591A patent/JPH057160A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021502036A (ja) * | 2017-11-07 | 2021-01-21 | アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー | 電流ステアリングデジタル−アナログコンバータ |
| WO2019235162A1 (ja) * | 2018-06-05 | 2019-12-12 | 日本電信電話株式会社 | デジタル／アナログ変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7068201B1 (en) | Digital-to-analog converter | |
| JP3154927B2 (ja) | デジタル・アナログ変換回路 | |
| US4638303A (en) | Digital-analog converter | |
| JPH0239136B2 (ja) | ||
| JP3253901B2 (ja) | デジタル／アナログ変換器 | |
| US7982644B2 (en) | D/A converter and semiconductor integrated circuit including the same | |
| JPH0767086B2 (ja) | 二段高分解能ディジタル―アナログ変換器 | |
| JPS6225295B2 (ja) | ||
| JPH0884077A (ja) | アナログ／デジタル変換装置 | |
| EP0070734B1 (en) | Analog-to-digital converters | |
| JPH0377430A (ja) | Ｄ／ａコンバータ | |
| JP3099717B2 (ja) | Ｄ／ａ変換回路 | |
| KR20020008516A (ko) | 디지털-아날로그 변환기 | |
| JPH057160A (ja) | デジタル・アナログ変換装置 | |
| KR100727885B1 (ko) | 새로운 글리치 에너지 억제 회로와 새로운 2차원적 전류셀스위칭 순서를 이용한 10비트 디지털/아날로그 변환기 | |
| KR100335864B1 (ko) | 디지털/아날로그 변환기 및 변환 방법 | |
| JPH05268093A (ja) | ディジタル・アナログ変換装置 | |
| JPH0239137B2 (ja) | ||
| EP0603904B1 (en) | Digital-to-analogue conversion circuit | |
| JP3429403B2 (ja) | Ｄ／ａ変換装置 | |
| JP3031582B2 (ja) | 半導体集積回路 | |
| JPH0448308A (ja) | 定電流源回路 | |
| JPS5923622A (ja) | デイジタルアナログ変換器 | |
| JP2000209088A (ja) | 半導体集積回路 | |
| JPH1188178A (ja) | ディジタル／アナログ変換器 |