JPH057192A - デイジタル無線伝送システム - Google Patents

デイジタル無線伝送システム

Info

Publication number
JPH057192A
JPH057192A JP18197591A JP18197591A JPH057192A JP H057192 A JPH057192 A JP H057192A JP 18197591 A JP18197591 A JP 18197591A JP 18197591 A JP18197591 A JP 18197591A JP H057192 A JPH057192 A JP H057192A
Authority
JP
Japan
Prior art keywords
digital
columns
signal
column
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18197591A
Other languages
English (en)
Other versions
JP2751672B2 (ja
Inventor
Fumihiro Akai
文弘 赤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3181975A priority Critical patent/JP2751672B2/ja
Publication of JPH057192A publication Critical patent/JPH057192A/ja
Application granted granted Critical
Publication of JP2751672B2 publication Critical patent/JP2751672B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】 【目的】 送信側と受信側とで各列信号が1対1の対応
関係を維持できる列変換方式を提供する。 【構成】 送信側では、タイミング監視回路107が、
3−4列変換回路101が出力する列変換のタイミング
パルス8と第1の速度変換回路102が出力する無線フ
レームパルス9との一致不一致を示す制御信号を形成
し、それを多重化回路103で多重化させる。受信側で
は、タイミング検出回路109が、分離化回路104が
受信信号から取り出した制御信号12とフレーム同期検
出回路108が出力するフレームパルス11とから列変
換のタイミングパルス13を再生し、それに基づき4−
3列変換回路に列変換を行わせる。その結果、送信側の
列信号1−1は受信側では確実に列信号7−1となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、N列のディジタル入力
信号をM列に変換して無線伝送する送信側と無線受信し
たM列のディジタル入力信号をN列に変換して受信出力
する受信側とを備えるディジタル無線伝送システムに係
り、特に列変換方式に関する。
【0002】
【従来の技術】N列のディジタル入力信号をM列に変換
して無線伝送する送信側と無線受信したM列のディジタ
ル入力信号をN列に変換して受信出力する受信側とを備
えるディジタル無線伝送システムにおける従来の列変換
方式は、例えば図2に示すようになっている。図2は、
N=3、M=4の場合の列変換方式を示す。
【0003】図2(a)において、送信側では、3−4
列変換回路110は、同期した3列のディジタル入力信
号(1−1〜1−3)を4列のディジタル信号(2−1
〜2−4)へ変換する。
【0004】第1の速度変換回路111は、ディジタル
信号(2−1〜2−4)をそのメインデータ信号に無線
用オーバヘッドビットを付加するためにm/n倍(nは
1以上の整数、mはm≧n+1の整数)の速度に変換し
たディジタル信号(3−1〜3−4)を出力する。
【0005】そして、多重化回路112は、速度変換し
たディジタル信号(3−1〜3−4)にフレームビット
等を多重化したディジタル信号(4−1〜4−4)を出
力する。この多重化後のディジタル信号(4−1〜4−
4)は変調されて無線送信される。
【0006】次に、図2(b)において、受信側では、
受信復調されたディジタル信号(4−1〜4−4)がフ
レーム同期検出回路108と分離化回路113に入力す
る。
【0007】フレーム同期検出回路108は、ディジタ
ル信号(4−1〜4−4)によって無線のフレームを確
立し、フレーム構成を示すフレームパルス11を出力す
る。
【0008】また、分離化回路113は、フレームパル
ス11に従ってディジタル信号(4−1〜4−4)から
無線用オーバヘッドビットを分離し、無線用オーバヘッ
ドビットの配置区間が残ったままのディジタル信号(5
−1〜5−4)を出力する。
【0009】第2の速度変換回路114は、フレームパ
ルス11に基づいてディジタル信号(5−1〜5−4)
からオーバヘッドビットの配置区間を取り除き、それを
n/m倍の速度に変換したディジタル信号(6−1〜6
−4)を出力する。
【0010】そして、4−3列変換回路115は、4列
のディジタル信号(6−1〜6−4)を3列のディジタ
ル信号(7−1〜7−3)に変換し出力する。
【0011】
【発明が解決しようとする課題】上述した従来の列変換
方式では、送信側及び受信側がそれぞれ独立に変換動作
を行うので、送信側の入力ディジタル信号1−1が受信
側の出力ディジタル信号7−1として出力されるとは限
らず、7−1〜7−3の何れとなるか不明である(即
ち、不確定性がある)という問題がある。
【0012】本発明の目的は、送信側の1列目の入力信
号が受信側の1列目の出力信号となるように、送信側と
受信側とで各列信号が1対1の対応関係を維持できる列
変換方式を備えたディジタル無線伝送システムを提供す
ることにある。
【0013】
【課題を解決するための手段】前記目的を達成するため
に、本発明のディジタル無線伝送システムは次の如き構
成を有する。即ち、第1発明のディジタル無線伝送シス
テムは、N列のディジタル入力信号をM列に変換して無
線伝送するディジタル無線伝送システムにおいて; 送
信側は、N列のディジタル入力信号をM列に変換すると
ともに、列変換の単位を示すタイミングパルスを出力す
る手段と;前記M列に変換されたディジタル信号をそれ
にオーバヘッドビットを付加するためにm/n(nは1
以上の整数、mはm≧n+1の整数)倍の速度のM列の
ディジタル信号へ変換するとともに、その速度変換の基
準である無線フレームのタイミングパルスを出力する手
段と; 前記列変換の単位を示すタイミングパルスと前
記無線フレームのタイミングパルスとの一致不一致を監
視し、一致不一致を示す制御信号を出力する手段と;
前記制御信号等を要素とするオーバヘッドビットを形成
し、それと前記速度変換したM列のディジタル信号とを
多重化する手段と; を備えたことを特徴とするもので
ある。
【0014】また、第2発明のディジタル無線伝送シス
テムは、無線受信したM列のディジタル入力信号をN列
に変換して受信出力するディジタル無線伝送システムに
おいて; 受信側は、無線受信したM列のディジタル入
力信号から無線のフレーム同期を確立し、フレームパル
スを生成出力する手段と; 無線受信したM列のディジ
タル入力信号から前記フレームパルスに従ってオーバヘ
ッドビットを分離し、オーバヘッドビットの配置区間を
残したままのM列のディジタル信号とオーバヘッドビッ
トに含まれる制御信号とを出力する手段と; 前記オー
バヘッドビットの配置区間を残したままのM列のディジ
タル信号からそのオーバヘッドビットの配置区間を削除
し、オーバヘッドビットの配置区間が除かれたM列のデ
ィジタル信号を前記フレームパルスに従ってn/m倍の
速度のM列のディジタル信号へ変換する手段と; 前記
フレームパルスと前記分離抽出した制御信号とから列変
換のタイミングパルスを再生出力する手段と; 前記速
度変換したM列のディジタル信号を前記列変換タイミン
グパルスに従ってN列のディジタル信号へ変換する手段
と; を備えたことを特徴とするものである。
【0015】
【作用】次に、前記の如く構成される本発明のディジタ
ル無線伝送システムの作用を説明する。本発明では、送
信側は、列変換のタイミングとフレームパルスのタイミ
ングとを関連付ける制御信号をオーバヘッドビットを用
いて伝送する。そして、受信側は、制御信号とフレーム
パルスとから列変換のタイミングパルスを再生し、列変
換を行う。その結果、送信側の1列目の入力信号が受信
側の1列目の出力信号となり、送信側と受信側とで各列
信号が1対1の対応関係を維持できる列変換方式を備え
たディジタル無線伝送システムを提供できることにな
る。
【0016】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図1は、本発明の一実施例に係るディジタル無線
伝送システムにおける送信側及び受信側の構成を示す。
なお、本実施例での列変換方式は、従来例と同様に、N
=3、M=4の場合を示す。
【0017】図1(a)において、送信側では、3−4
列変換回路101は、同期した3列のディジタル入力信
号(1−1〜1−3)を4列のディジタル信号(2−1
〜2−4)へ変換する一方、列変換の単位を示すタイミ
ングパルス8を出力する。本実施例では、タイミングパ
ルス8は4ビットに1回の割合で発生する。
【0018】第1の速度変換回路102は、ディジタル
信号(2−1〜2−4)をそのメインデータ信号に無線
用オーバヘッドビットを付加するためにm/n倍(nは
1以上の整数、mはm≧n+1の整数)の速度に変換し
たディジタル信号(3−1〜3−4)を出力するととも
に、その速度変換の基準である無線フレームのタイミン
グパルス9を出力する。この無線フレームのタイミング
パルス9は、例えば、100ビットに1回の割合で発生
する。
【0019】タイミング監視回路107は、タイミング
パルス8と同9との一致不一致を監視し、一致したとき
はH(高)レベル、不一致の時はL(低)レベルの制御
信号10を出力する。つまり、制御信号10は、列変換
のタイミングとフレームパルスのタイミングとを関連付
ける信号である。
【0020】そして、多重化回路103は、速度変換し
たディジタル信号(3−1〜3−4)に制御信号10や
フレームビット等を構成要素とする無線用オーバヘッド
ビットを形成し、それを多重化したディジタル信号(4
−1〜4−4)を出力する。多重化後のディジタル信号
(4−1〜4−4)は変調されて無線送信される。
【0021】次に、図1(b)において、受信側では、
受信復調されたディジタル信号(4−1〜4−4)がフ
レーム同期検出回路108と分離化回路104に入力す
る。
【0022】フレーム同期検出回路108は、ディジタ
ル信号(4−1〜4−4)によって無線のフレームを確
立し、フレーム構成を示すフレームパルス11を出力す
る。
【0023】また、分離化回路104は、フレームパル
ス11に従ってディジタル信号(4−1〜4−4)から
無線用オーバヘッドビットを分離し、そのオーバヘッド
ビットから抽出した制御信号12とオーバヘッドビット
の配置区間がそのまま残っているディジタル信号(5−
1〜5−4)とを出力する。
【0024】第2の速度変換回路105は、フレームパ
ルス11に基づいてディジタル信号(5−1〜5−4)
からオーバヘッドビットの配置区間を取り除き、それを
n/m倍の速度に変換したディジタル信号(6−1〜6
−4)を出力する。
【0025】タイミング検出回路109は、フレームパ
ルス11と制御信号12とから列変換のタイミングパル
ス13を再生し、出力する。
【0026】そして、4−3列変換回路106は、列変
換のタイミングパルス13に従って4列のディジタル信
号(6−1〜6−4)を3列のディジタル信号(7−1
〜7−3)に変換し出力する。送信側と同一のタイミン
グで列変換を行うので、送信側のディジタル入力信号1
−1は、受信側でも第1列のディジタル信号7−1とし
て出力され、トランスペアレンスが保たれることにな
る。
【0027】
【発明の効果】以上説明したように、本発明のディジタ
ル無線伝送システムによれば、送信側は、列変換のタイ
ミングとフレームパルスのタイミングとを関連付ける制
御信号をオーバヘッドビットを用いて伝送する(第1発
明)。そして、受信側は、制御信号とフレームパルスと
から列変換のタイミングパルスを再生し、列変換を行う
(第2発明)。その結果、送信側の1列目の入力信号が
受信側の1列目の出力信号となり、送信側と受信側とで
各列信号が1対1の対応関係を維持できる列変換方式を
備えたディジタル無線伝送システムを提供できる効果が
ある。
【図面の簡単な説明】
【図1】本発明の一実施例に係るディジタル無線伝送シ
ステムにおける送信側(a)及び受信側(b)の構成ブ
ロック図である。
【図2】従来のディジタル無線伝送システムにおける送
信側(a)及び受信側(b)の構成ブロック図である。
【符号の説明】
101 3−4列変換回路 102 第1の速度変換回路 103 多重化回路 104 分離化回路 105 第2の速度変換回路 106 4−3列変換回路 107 タイミング監視回路 108 フレーム同期検出回路 109 タイミング検出回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 N列のディジタル入力信号をM列に変換
    して無線伝送するディジタル無線伝送システムにおい
    て; 送信側は、N列のディジタル入力信号をM列に変
    換するとともに、列変換の単位を示すタイミングパルス
    を出力する手段と;前記M列に変換されたディジタル信
    号をそれにオーバヘッドビットを付加するためにm/n
    (nは1以上の整数、mはm≧n+1の整数)倍の速度
    のM列のディジタル信号へ変換するとともに、その速度
    変換の基準である無線フレームのタイミングパルスを出
    力する手段と; 前記列変換の単位を示すタイミングパ
    ルスと前記無線フレームのタイミングパルスとの一致不
    一致を監視し、一致不一致を示す制御信号を出力する手
    段と; 前記制御信号等を要素とするオーバヘッドビッ
    トを形成し、それと前記速度変換したM列のディジタル
    信号とを多重化する手段と; を備えたことを特徴とす
    るディジタル無線伝送システム。
  2. 【請求項2】 無線受信したM列のディジタル入力信号
    をN列に変換して受信出力するディジタル無線伝送シス
    テムにおいて; 受信側は、無線受信したM列のディジ
    タル入力信号から無線のフレーム同期を確立し、フレー
    ムパルスを生成出力する手段と; 無線受信したM列の
    ディジタル入力信号から前記フレームパルスに従ってオ
    ーバヘッドビットを分離し、オーバヘッドビットの配置
    区間を残したままのM列のディジタル信号とオーバヘッ
    ドビットに含まれる制御信号とを出力する手段と; 前
    記オーバヘッドビットの配置区間を残したままのM列の
    ディジタル信号からそのオーバヘッドビットの配置区間
    を削除し、オーバヘッドビットの配置区間が除かれたM
    列のディジタル信号を前記フレームパルスに従ってn/
    m倍の速度のM列のディジタル信号へ変換する手段と;
    前記フレームパルスと前記分離抽出した制御信号とか
    ら列変換のタイミングパルスを再生出力する手段と;
    前記速度変換したM列のディジタル信号を前記列変換タ
    イミングパルスに従ってN列のディジタル信号へ変換す
    る手段と; を備えたことを特徴とするディジタル無線
    伝送システム。
JP3181975A 1991-06-26 1991-06-26 ディジタル無線伝送システム Expired - Lifetime JP2751672B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3181975A JP2751672B2 (ja) 1991-06-26 1991-06-26 ディジタル無線伝送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3181975A JP2751672B2 (ja) 1991-06-26 1991-06-26 ディジタル無線伝送システム

Publications (2)

Publication Number Publication Date
JPH057192A true JPH057192A (ja) 1993-01-14
JP2751672B2 JP2751672B2 (ja) 1998-05-18

Family

ID=16110143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3181975A Expired - Lifetime JP2751672B2 (ja) 1991-06-26 1991-06-26 ディジタル無線伝送システム

Country Status (1)

Country Link
JP (1) JP2751672B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160146994A1 (en) * 2013-06-27 2016-05-26 Samsung Sdi Co., Ltd. Polyene polarizer, method for manufacturing same, and polarizing plate and optical display device comprising same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263531A (ja) * 1991-02-18 1992-09-18 Fujitsu Ltd ディジタル無線伝送方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263531A (ja) * 1991-02-18 1992-09-18 Fujitsu Ltd ディジタル無線伝送方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160146994A1 (en) * 2013-06-27 2016-05-26 Samsung Sdi Co., Ltd. Polyene polarizer, method for manufacturing same, and polarizing plate and optical display device comprising same

Also Published As

Publication number Publication date
JP2751672B2 (ja) 1998-05-18

Similar Documents

Publication Publication Date Title
JP5327280B2 (ja) 信号送信装置
JP2751672B2 (ja) ディジタル無線伝送システム
JPS59161948A (ja) 時分割多重装置
JP5140901B2 (ja) 信号伝送システム、及び信号受信装置
JP2751675B2 (ja) ディジタル無線伝送システム
JP2851045B2 (ja) 映像デジタル伝送方式とその受信装置
JP2887963B2 (ja) ディジタル無線伝送システム
JPH0738860A (ja) ディジタル映像信号送信装置とディジタル映像信号受信装置
JP2669844B2 (ja) 多重アクセス制御方式
JP3504554B2 (ja) 時分割多重化データ通信システム並びにその送信機及び受信機
JPH06120925A (ja) 時分割多重分離装置
JPH02206242A (ja) 時分割多重伝送方式
JP2953500B2 (ja) ディジタル信号伝送システム
JPH04127734A (ja) ビット多重化システム
JPH0756960B2 (ja) フレーム変換方式
JP2541121B2 (ja) Ds3フレ―ム送受信装置
JPH04364686A (ja) 映像・音声多重伝送システム
JPH05176307A (ja) 映像信号送受信装置
JPH0358536A (ja) 受信装置
JPH089349A (ja) 映像信号多重装置、映像信号分離装置および映像信号多重伝送システム
JPH03286639A (ja) デイジタルデータ伝送装置
JPH03113926A (ja) 音声ディジタル多重化伝送方式
JPH07193555A (ja) Soh終端回路
JPS61174840A (ja) 分離回路
JPS63209337A (ja) 中継装置