JPH0572135B2 - - Google Patents
Info
- Publication number
- JPH0572135B2 JPH0572135B2 JP63256641A JP25664188A JPH0572135B2 JP H0572135 B2 JPH0572135 B2 JP H0572135B2 JP 63256641 A JP63256641 A JP 63256641A JP 25664188 A JP25664188 A JP 25664188A JP H0572135 B2 JPH0572135 B2 JP H0572135B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- frequency
- output
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は無線通信機に用いられる、PLL制
御の局部発振回路に関するものである。
御の局部発振回路に関するものである。
第３図に無線通信機に用いる従来のPLL局部
発振回路の構成例を示す。図の鎖線内はPLL発
振回路であつて、電圧制御発振器VCO、プログ
ラマブル分周器PD、位相検波器φD、ローパスフ
イルタLPFにより構成されている。
発振回路の構成例を示す。図の鎖線内はPLL発
振回路であつて、電圧制御発振器VCO、プログ
ラマブル分周器PD、位相検波器φD、ローパスフ
イルタLPFにより構成されている。
発振周波数を決定するプログラマブル分周器
PDは初期には分周比データの入力端子（複数）
に外部のパルスカウンタまたはデジタルスイツチ
よりの周波数設定BCDコードを入力していたが、
最近のIC化製品では端子数の節約等で、内部に
カウンタやシフトレジスタを保有して、周波数デ
ータはシリアル入力としたものが多い。
PDは初期には分周比データの入力端子（複数）
に外部のパルスカウンタまたはデジタルスイツチ
よりの周波数設定BCDコードを入力していたが、
最近のIC化製品では端子数の節約等で、内部に
カウンタやシフトレジスタを保有して、周波数デ
ータはシリアル入力としたものが多い。
位相検波器φDでは基準周波数Rとプログラマ
ブル分周器PDの出力周波数とを位相比較して、
位相差に応じた極性と時間幅のパルスを位相検波
器φDより出力するので、これをローパスフイル
タLPF1を通して積分した直流・電圧により電圧
制御発振器VCOの発振周波数を制御することで
発振周波数を安定化しているが、発振周波数の変
更の際にプログラマブル分周器PDの分周比が変
わつてから位相検波器φDの位相差出力をローパ
スフイルタLPF1を通して電圧制御発振器VCOに
加える過程において、ローパスフイルタLPF1の
時定数による動作の遅延があるので、電圧制御発
振器VCOの発振周波数が位相ロツクされて安定
するまでに若干の時間が掛るものである。これを
ロツクアツプタイムというが、無線機の局部発振
器用には電圧制御発振器VCOの周波数制御電圧
中に含まれるリツプルの除去が重要なので、ロー
パスフイルタLPF1の時定数は大きく設定するこ
とになり、第４図ａのようにロツクアツプタイム
も大きくなり易い。さらにその期間は発振周波数
は不定で変動するため、短時間ながら不要周波数
の電波が発射されたり、設定外の電波が受信され
るという不都合を生ずることになる。周波数変更
時のみローパスフイルタLPF1の時定数を小さく
する等の手段もあるが、ロツク系は振動性とな
り、第４図ｂのように周波数変動幅が大きくなる
という副作用の心配がある。
ブル分周器PDの出力周波数とを位相比較して、
位相差に応じた極性と時間幅のパルスを位相検波
器φDより出力するので、これをローパスフイル
タLPF1を通して積分した直流・電圧により電圧
制御発振器VCOの発振周波数を制御することで
発振周波数を安定化しているが、発振周波数の変
更の際にプログラマブル分周器PDの分周比が変
わつてから位相検波器φDの位相差出力をローパ
スフイルタLPF1を通して電圧制御発振器VCOに
加える過程において、ローパスフイルタLPF1の
時定数による動作の遅延があるので、電圧制御発
振器VCOの発振周波数が位相ロツクされて安定
するまでに若干の時間が掛るものである。これを
ロツクアツプタイムというが、無線機の局部発振
器用には電圧制御発振器VCOの周波数制御電圧
中に含まれるリツプルの除去が重要なので、ロー
パスフイルタLPF1の時定数は大きく設定するこ
とになり、第４図ａのようにロツクアツプタイム
も大きくなり易い。さらにその期間は発振周波数
は不定で変動するため、短時間ながら不要周波数
の電波が発射されたり、設定外の電波が受信され
るという不都合を生ずることになる。周波数変更
時のみローパスフイルタLPF1の時定数を小さく
する等の手段もあるが、ロツク系は振動性とな
り、第４図ｂのように周波数変動幅が大きくなる
という副作用の心配がある。
そこで多くの通信機ではロツクアツプ期間中は
局部発振動作を停止して不要の送受信を除いてい
るが、PLLの原理上から電圧制御発振器VCOを
停止するわけにはゆかないので、電圧制御発振器
VCOの出力部に設けたバツフアアンプBAの動作
を停止して信号回路のミクサMIXへの注入を阻
止するのが普通である。それには位相検波器φD
が位相外れの状態で出力するアンロツク信号をロ
ーパスフイルタLPF2を通して積分した直流出力
電圧を利用する。
局部発振動作を停止して不要の送受信を除いてい
るが、PLLの原理上から電圧制御発振器VCOを
停止するわけにはゆかないので、電圧制御発振器
VCOの出力部に設けたバツフアアンプBAの動作
を停止して信号回路のミクサMIXへの注入を阻
止するのが普通である。それには位相検波器φD
が位相外れの状態で出力するアンロツク信号をロ
ーパスフイルタLPF2を通して積分した直流出力
電圧を利用する。
PLL系のロツク時にはアンロツク信号は第５
図ａのように極めて細いパルスを出力するに過ぎ
ないので、これを積分した出力は殆んど零であ
る。
図ａのように極めて細いパルスを出力するに過ぎ
ないので、これを積分した出力は殆んど零であ
る。
アンロツク時にｂのように位相差に応じた幅の
出力を生ずるから、これを積分したローパスフイ
ルタLPF2の出力はｃのようになり、ロツク外れ
を検出したtOからバツフアアンプBAの動作が停
止するスレシヨルドレベルを超えるtSまでの時間
tDの間はバツフアアンプBAは動作しているから
不要の送受信が行なわれるのは免れないのであ
る。
出力を生ずるから、これを積分したローパスフイ
ルタLPF2の出力はｃのようになり、ロツク外れ
を検出したtOからバツフアアンプBAの動作が停
止するスレシヨルドレベルを超えるtSまでの時間
tDの間はバツフアアンプBAは動作しているから
不要の送受信が行なわれるのは免れないのであ
る。
前記のように、周波数変更時に不要の送受信が
行なわれるのを完全に防止し、かつ適用無線機の
用途に応じて周波数変更時の局部発振注入停止時
間を任意に設定できることを目的とする。
行なわれるのを完全に防止し、かつ適用無線機の
用途に応じて周波数変更時の局部発振注入停止時
間を任意に設定できることを目的とする。
前項の課題を解決するための本発明の構成と動
作を第１図により説明する。
作を第１図により説明する。
第１図において、１は無線機の局部発振器を形
成するPLL発振回路であつて、図では電圧制御
発振器VCO１１、プログラマブル分周器１２、
位相検波器１３、ローパスフイルタLPF１４よ
りなる基本的な直接分周方式で示してあるが、ミ
キサ方式でも差支えない。基準周波数２の形式も
任意である。
成するPLL発振回路であつて、図では電圧制御
発振器VCO１１、プログラマブル分周器１２、
位相検波器１３、ローパスフイルタLPF１４よ
りなる基本的な直接分周方式で示してあるが、ミ
キサ方式でも差支えない。基準周波数２の形式も
任意である。
プログラマブル分周器１２の分周比の設定は最
近のPLL発振器ICの構成に合わせて、クロツク
CK、周波数データＤ、ラツチイネーブル信号LE
により行い、周波数コントローラ３より供給する
ものである。
近のPLL発振器ICの構成に合わせて、クロツク
CK、周波数データＤ、ラツチイネーブル信号LE
により行い、周波数コントローラ３より供給する
ものである。
本発明の構成において重要な発振出力停止信号
発生回路４は位相検波器１３の出力するアンロツ
ク信号ULを任意の設定パルス数だけ計数し、そ
の期間中は発振出力停止信号Qoを出力し、発振
出力停止信号Qoはバツフア増幅器５の動作を停
止してPLL発振回路１の出力が信号ミクサ６に
注入されるのを停止するのである。
発生回路４は位相検波器１３の出力するアンロツ
ク信号ULを任意の設定パルス数だけ計数し、そ
の期間中は発振出力停止信号Qoを出力し、発振
出力停止信号Qoはバツフア増幅器５の動作を停
止してPLL発振回路１の出力が信号ミクサ６に
注入されるのを停止するのである。
発振出力停止信号発生回路４の動作は、アンロ
ツク信号ULの計数開始は周波数コントローラよ
りプログラマブル分周器１２に加えて周波数変更
を指令するラツチイネーブル信号LEを同時に加
えることにより行うのである。この関係は第２図
のタイミングチヤートで示す。図は上段からアン
ロツク信号UL、ラツチイネーブル信号LE、発振
出力停止信号Qoの波形であつて、位相検波器１
３はロツク期間中も極めて細いパルスを出力して
いるが、発振出力停止信号停止回路４はこれを計
数はしない。ラツチイネーブル信号LEが加わる
とアンロツク信号ULはラツチイネーブル信号LE
と同時か少し遅れて発生し、同時に発振出力停止
信号回路４はアンロツク信号ULの計測を開始し、
予め設定された計数後停止するが、その期間中は
発振停止信号Qoを出力するのである。計数期間
は予想される最大のアンロツク期間より大きく取
つておけば、PLL発振回路１のアンロツク中の
不要送受信は完全に防止できることになる。
ツク信号ULの計数開始は周波数コントローラよ
りプログラマブル分周器１２に加えて周波数変更
を指令するラツチイネーブル信号LEを同時に加
えることにより行うのである。この関係は第２図
のタイミングチヤートで示す。図は上段からアン
ロツク信号UL、ラツチイネーブル信号LE、発振
出力停止信号Qoの波形であつて、位相検波器１
３はロツク期間中も極めて細いパルスを出力して
いるが、発振出力停止信号停止回路４はこれを計
数はしない。ラツチイネーブル信号LEが加わる
とアンロツク信号ULはラツチイネーブル信号LE
と同時か少し遅れて発生し、同時に発振出力停止
信号回路４はアンロツク信号ULの計測を開始し、
予め設定された計数後停止するが、その期間中は
発振停止信号Qoを出力するのである。計数期間
は予想される最大のアンロツク期間より大きく取
つておけば、PLL発振回路１のアンロツク中の
不要送受信は完全に防止できることになる。
実施回路そのものは第１図と同様である。
PLL発振回路１にはソニー製CX−7925B形IC
を使用している。第６図に１４Ｐ端子のうち直接
に関連のある端子のみに記号を付けて説明する。
を使用している。第６図に１４Ｐ端子のうち直接
に関連のある端子のみに記号を付けて説明する。
はクロツク入力、はラツチイネーブル入
力、はデータ入力で、4/8ビツトMCUより供給
するシリアル入力である。はアンロツク信号出
力で、このICは基準発振器を含むが、電圧制御
発振器VCOは含まないので、電圧制御発振器
VCO出力を13に入れ、より電圧制御発振器
VCO制御信号を出力する構造である。
力、はデータ入力で、4/8ビツトMCUより供給
するシリアル入力である。はアンロツク信号出
力で、このICは基準発振器を含むが、電圧制御
発振器VCOは含まないので、電圧制御発振器
VCO出力を13に入れ、より電圧制御発振器
VCO制御信号を出力する構造である。
発振出力停止信号発生回路４は東芝製
TC4024BPバイナリカウンタを使用している。第
６図にその端子と前記CX7925Bとの接続関係を
示す。
TC4024BPバイナリカウンタを使用している。第
６図にその端子と前記CX7925Bとの接続関係を
示す。
はクロツク入力端子で、はクリア入力端
子、Q1〜Q7は計数出力端子である。
子、Q1〜Q7は計数出力端子である。
クロツク入力端子にはCX7925Bのアンロツ
ク信号出力端子よりアンロツク信号ULをOR
ゲートを通してクロツク信号として供給し、に
ラツチイネーブルLEが加わるとTC4024BPは計
数を開始し発振出力停止信号Qoを出力するから、
希望の計数期間に合わせて計数出力端子Q1〜Q7
の出力を選定してORゲートに接続すると、信号
出力停止信号QoはＬ→Ｈとなるので、計数出力
停止信号QoのＬ状態でPLL発振回路１のバツフ
ア増幅器５を停止状態とすることにより所期の目
的を達しているのである。
ク信号出力端子よりアンロツク信号ULをOR
ゲートを通してクロツク信号として供給し、に
ラツチイネーブルLEが加わるとTC4024BPは計
数を開始し発振出力停止信号Qoを出力するから、
希望の計数期間に合わせて計数出力端子Q1〜Q7
の出力を選定してORゲートに接続すると、信号
出力停止信号QoはＬ→Ｈとなるので、計数出力
停止信号QoのＬ状態でPLL発振回路１のバツフ
ア増幅器５を停止状態とすることにより所期の目
的を達しているのである。
動作関係は第７図のタイミングチヤートに示し
てある。
てある。
この発明においてはPLL発振回路１の周波数
変更時に生じる発振周波数のアンロツク期間の発
振出力を停止する方法として、第１図に示したよ
うに、周波数設定出力中のラツチイネーブル信号
LEを利用してアンロツク信号出力ULを必要数だ
け計数して、その期間中は発振出力を停止するの
であり、周波数設定データはシリアル伝送ではク
ロツクに同期してデータ保持回路に送り込まれ、
最後にラツチイネーブル信号LEが入力されてプ
ログラマブル分周器の分周比を更新し新しい周波
数に移行するのであるから、ラツチイネーブル信
号LEにより発振出力を停止する本方式では第２
図のように過不足なしに発振停止をスタートさせ
ることが出来るのである。
変更時に生じる発振周波数のアンロツク期間の発
振出力を停止する方法として、第１図に示したよ
うに、周波数設定出力中のラツチイネーブル信号
LEを利用してアンロツク信号出力ULを必要数だ
け計数して、その期間中は発振出力を停止するの
であり、周波数設定データはシリアル伝送ではク
ロツクに同期してデータ保持回路に送り込まれ、
最後にラツチイネーブル信号LEが入力されてプ
ログラマブル分周器の分周比を更新し新しい周波
数に移行するのであるから、ラツチイネーブル信
号LEにより発振出力を停止する本方式では第２
図のように過不足なしに発振停止をスタートさせ
ることが出来るのである。
本発明によるPLL局部発振回路における周波
数変更時の発振出力停止のためにカウンタを用い
た発振出力停止回路を設けて、発振出力停止信号
出力のスタートをラツチイネーブル信号で始動
し、アンロツク信号を所定数計測する期間発振出
力停止信号を出力することで、アンロツク状態で
は完全に発振出力停止を行えるので従来のアンロ
ツク信号を積分して制御電圧を得るアナログ方式
に比べて、アンロツク信号を設定数だけ計数する
デジタル方式であるので、アンロツク信号ULの
レベル差や積分回路の定数のバラツキや温度の影
響を受けるのに比べて正確な動作が行なわれる効
果がある。
数変更時の発振出力停止のためにカウンタを用い
た発振出力停止回路を設けて、発振出力停止信号
出力のスタートをラツチイネーブル信号で始動
し、アンロツク信号を所定数計測する期間発振出
力停止信号を出力することで、アンロツク状態で
は完全に発振出力停止を行えるので従来のアンロ
ツク信号を積分して制御電圧を得るアナログ方式
に比べて、アンロツク信号を設定数だけ計数する
デジタル方式であるので、アンロツク信号ULの
レベル差や積分回路の定数のバラツキや温度の影
響を受けるのに比べて正確な動作が行なわれる効
果がある。
第１図は本発明の回路構成図、第２図は本発明
の発振停止信号発生回路の動作タイミングチヤー
ト図、第３図は従来のPLL局部発振器とアンロ
ツク時の発振出力停止回路の構成図、第４図は第
３図の回路における周波数変更時の周波数移行特
性例、第５図は第３図の発振出力停止回路の動作
波形例、第６図は本発明の実施回路図、第７図は
第６図のタイミングチヤートである。 １……PLL発振回路、２……基準発振器、３
……周波数コントローラ、４……発振出力停止信
号発生回路、５……バツフア増幅器、６……信号
ミクサ、１２……プログラマブル分周器、１３…
…位相検波器、１４……LPF。
の発振停止信号発生回路の動作タイミングチヤー
ト図、第３図は従来のPLL局部発振器とアンロ
ツク時の発振出力停止回路の構成図、第４図は第
３図の回路における周波数変更時の周波数移行特
性例、第５図は第３図の発振出力停止回路の動作
波形例、第６図は本発明の実施回路図、第７図は
第６図のタイミングチヤートである。 １……PLL発振回路、２……基準発振器、３
……周波数コントローラ、４……発振出力停止信
号発生回路、５……バツフア増幅器、６……信号
ミクサ、１２……プログラマブル分周器、１３…
…位相検波器、１４……LPF。
Claims (1)
- 【特許請求の範囲】 １ 電圧制御発振器・プログラマブル分周器・基
準周波数発振器・位相比較器・LPFからなる無
線通信機のPLL局部発振回路において、 分周比データを前記プログラマブル分周器に設
定するラツチイネーブル信号で計数を開始させ、
前記位相比較器のアンロツク信号パルスを入力し
て所定値になる迄計数し、計数開始から計数終了
迄の間発振出力停止信号を出力するカウンタを用
いた発振出力停止信号発生回路を設けて、発振出
力停止信号で前記電圧制御発振器の出力を遮断す
るよう構成したことを特徴とするPLL局部発振
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63256641A JPH02104022A (ja) | 1988-10-12 | 1988-10-12 | Ｐｌｌ局部発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63256641A JPH02104022A (ja) | 1988-10-12 | 1988-10-12 | Ｐｌｌ局部発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02104022A JPH02104022A (ja) | 1990-04-17 |
| JPH0572135B2 true JPH0572135B2 (ja) | 1993-10-08 |
Family
ID=17295425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63256641A Granted JPH02104022A (ja) | 1988-10-12 | 1988-10-12 | Ｐｌｌ局部発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02104022A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6133071B2 (ja) * | 2013-02-07 | 2017-05-24 | 古河電気工業株式会社 | 発振回路及びその制御方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS627738A (ja) * | 1985-07-03 | 1987-01-14 | Kuraray Co Ltd | スタンピング成形用シ−ト |
-
1988
- 1988-10-12 JP JP63256641A patent/JPH02104022A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02104022A (ja) | 1990-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806878A (en) | Phase comparator lock detect circuit and a synthesizer using same | |
| US5410571A (en) | PLL frequency synthesizer circuit | |
| EP0024878A1 (en) | Phase-locked loop circuit | |
| US5289506A (en) | Automatic frequency control circuit | |
| US5457428A (en) | Method and apparatus for the reduction of time interval error in a phase locked loop circuit | |
| US4349789A (en) | Stabilized sweep frequency generator with adjustable start and stop frequencies | |
| JPS6110321A (ja) | 信号発生器 | |
| JPH06216767A (ja) | 安定化位相弁別器を備えるフェーズロックドループ用回路 | |
| US4257018A (en) | Automatic tuning circuits for voltage controlled filters, by digital phase control | |
| US7038507B2 (en) | Frequency synthesizer having PLL with an analog phase detector | |
| US3893040A (en) | Digital automatic frequency control system | |
| US6229864B1 (en) | Phase locked loop lock condition detector | |
| US5293445A (en) | AGC with non-linear gain for PLL circuits | |
| US5500627A (en) | Precision duty cycle phase lock loop | |
| JPH0572135B2 (ja) | ||
| US7103132B1 (en) | Phase comparator and method of controlling power saving operation of the same, and semiconductor integrated circuit | |
| JPH0250655B2 (ja) | ||
| US6593815B2 (en) | Full digital phase locked loop and circuitry for utilizing the same | |
| JPH0897717A (ja) | 位相同期ループのロック検出回路 | |
| JPH0737388Y2 (ja) | 通信機器のチャンネル設定装置 | |
| JPS6193719A (ja) | 位相ロツクル−プ装置 | |
| AU674444B2 (en) | Phase detector | |
| JP2510255Y2 (ja) | 電圧制御発振器の発振周波数設定回路 | |
| JPH0461421A (ja) | Ｐｌｌ回路 | |
| JPS5845859B2 (ja) | ソウシンシユツリヨクセイギヨカイロ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |