JPH0572271A - 半導体集積回路の検査方法 - Google Patents
半導体集積回路の検査方法Info
- Publication number
- JPH0572271A JPH0572271A JP3234246A JP23424691A JPH0572271A JP H0572271 A JPH0572271 A JP H0572271A JP 3234246 A JP3234246 A JP 3234246A JP 23424691 A JP23424691 A JP 23424691A JP H0572271 A JPH0572271 A JP H0572271A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- input terminals
- terminals
- inspection method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】半導体集積回路の検査時にテスタの遅延差によ
り生じる不具合を判断するのに、従来は人手による試行
錯誤で行なっていた為、回路構成の不具合か、プロセス
の不具合か、テストパターンの不具合なのかを判断する
のに時間がかかっていた。 【構成】入力端子Ａ〜Ｅとフリップフロップ１との間に
存在する組み合わせゲートをＯＲゲートに変更し、論理
シミュレーションを実行することによって、入力端子間
の競合の可能性のある端子の、しぼり込みを行ない、グ
ループ化する事ができ、入力端子間の競合による不具合
の検出を容易にすることができる。
り生じる不具合を判断するのに、従来は人手による試行
錯誤で行なっていた為、回路構成の不具合か、プロセス
の不具合か、テストパターンの不具合なのかを判断する
のに時間がかかっていた。 【構成】入力端子Ａ〜Ｅとフリップフロップ１との間に
存在する組み合わせゲートをＯＲゲートに変更し、論理
シミュレーションを実行することによって、入力端子間
の競合の可能性のある端子の、しぼり込みを行ない、グ
ループ化する事ができ、入力端子間の競合による不具合
の検出を容易にすることができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路の検査方
法に関し、特にテストパターンによる入力端子間の競合
による不具合の検出方法に関する。
法に関し、特にテストパターンによる入力端子間の競合
による不具合の検出方法に関する。
【０００２】
【従来の技術】従来、半導体集積回路の検査方法におい
て、ＩＣテスタの遅延差によりテストパターンのタイミ
ングにずれが生じ、期待する値と異なる値が出力される
ことがあるが、その原因が半導体集積回路のプロセス不
具合によるものか、回路構成の不具合によるものか、ま
たテストパターン不具合によるものなのかを判断するの
に、人手により、テスタ上で適当な入力端子に遅延差を
試行錯誤で与えたり、シミュレーション上でテストパタ
ーンあるいは回路接続情報の全ての入力端子の並び順に
沿ってテストパターンを１パターンずつずらす事によ
り、入力端子間の競合を検出しようとしていた。
て、ＩＣテスタの遅延差によりテストパターンのタイミ
ングにずれが生じ、期待する値と異なる値が出力される
ことがあるが、その原因が半導体集積回路のプロセス不
具合によるものか、回路構成の不具合によるものか、ま
たテストパターン不具合によるものなのかを判断するの
に、人手により、テスタ上で適当な入力端子に遅延差を
試行錯誤で与えたり、シミュレーション上でテストパタ
ーンあるいは回路接続情報の全ての入力端子の並び順に
沿ってテストパターンを１パターンずつずらす事によ
り、入力端子間の競合を検出しようとしていた。
【０００３】
【発明が解決しようとする課題】前述した従来の検査方
法は、人手での試行錯誤によるものであり、時間が非常
にかかる。
法は、人手での試行錯誤によるものであり、時間が非常
にかかる。
【０００４】また、シミュレーションによる方法は、テ
ストパターンあるいは回路接続情報の全ての入力端子の
並び順に沿ってテストパターンを１パターンずつずらす
為、検出出来無いことがある。
ストパターンあるいは回路接続情報の全ての入力端子の
並び順に沿ってテストパターンを１パターンずつずらす
為、検出出来無いことがある。
【０００５】本発明の目的は、前述した従来の検査方法
が持つ欠点を解消し、入力端子間の競合を起こし得る端
子のしぼり込み検査を迅速かつ容易に行なう半導体集積
回路の検査方法を提供することにある。
が持つ欠点を解消し、入力端子間の競合を起こし得る端
子のしぼり込み検査を迅速かつ容易に行なう半導体集積
回路の検査方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明の構成は、半導体
集積回路が有する多数の入力端子間の競合に起因する不
具合を発見する半導体集積回路の検査方法において、前
記半導体集積回路内の組み合わせ回路をＯＲゲートに変
更し、論理シミュレーションを実行することによって、
競合の可能性のある前記端子のしぼり込みを行なう事を
特徴とする。
集積回路が有する多数の入力端子間の競合に起因する不
具合を発見する半導体集積回路の検査方法において、前
記半導体集積回路内の組み合わせ回路をＯＲゲートに変
更し、論理シミュレーションを実行することによって、
競合の可能性のある前記端子のしぼり込みを行なう事を
特徴とする。
【０００７】
【実施例】図１は本発明の一実施例の半導体集積回路の
検査方法で使用する回路を示すブロック図である。図２
は図１に示す実施例のテストパターンを示すタイミング
図ある。
検査方法で使用する回路を示すブロック図である。図２
は図１に示す実施例のテストパターンを示すタイミング
図ある。
【０００８】図１，図２において、本実施例では、図２
の（１）パターン目で入力端子Ａが高（Ｈ）レベルにな
る為、フリップフロップ１のデータ入力ＦはＨレベルと
なる。
の（１）パターン目で入力端子Ａが高（Ｈ）レベルにな
る為、フリップフロップ１のデータ入力ＦはＨレベルと
なる。
【０００９】同様に（２）パターン目以降１パターンず
つ、入力端子をずらし、入力をＨレベルにして行くと、
入力端子Ａ〜Ｃはフリップフロップ１のデータ入力Ｆに
関係し、入力端子Ｄ，Ｅはフリップフロップ１のクロッ
ク入力Ｇに関係することがわかる。
つ、入力端子をずらし、入力をＨレベルにして行くと、
入力端子Ａ〜Ｃはフリップフロップ１のデータ入力Ｆに
関係し、入力端子Ｄ，Ｅはフリップフロップ１のクロッ
ク入力Ｇに関係することがわかる。
【００１０】以上の如く、各入力端子Ａ〜Ｅのフリップ
フロップ１に対するグループ化が可能となり、入力端子
間の競合による不具合を生じさせる可能性のある入力端
子を抽出することができ、不具合を検出することが容易
にある。
フロップ１に対するグループ化が可能となり、入力端子
間の競合による不具合を生じさせる可能性のある入力端
子を抽出することができ、不具合を検出することが容易
にある。
【００１１】
【発明の効果】以上説明したように、本発明による検査
方法は、半導体集積回路内の組み合わせ回路をＯＲゲー
トに変更し、論理シミュレーションを実行することによ
り、入力端子間の競合の可能性のある端子のしぼり込み
を行なうから、直ちにグループ化する事ができ、入力端
子間の競合による不具合の検出を容易に実行することが
できるという効果がある。
方法は、半導体集積回路内の組み合わせ回路をＯＲゲー
トに変更し、論理シミュレーションを実行することによ
り、入力端子間の競合の可能性のある端子のしぼり込み
を行なうから、直ちにグループ化する事ができ、入力端
子間の競合による不具合の検出を容易に実行することが
できるという効果がある。
【図１】本発明の一実施例の半導体集積回路の検査方法
で使用する回路を示すブロック図である。
で使用する回路を示すブロック図である。
【図２】図１の実施例のテストパターンを示すタイミン
グ図である。
グ図である。
１ フリップフロップ Ａ〜Ｆ 入力端子 Ｆ フリップフロップデータ入力 Ｇ フリップフロップクロック入力
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/60 ３６０ Ｄ 7922−5Ｌ
Claims (1)
- 【請求項１】 半導体集積回路が有する多数の入力端子
間の競合に起因する不具合を発見する半導体集積回路の
検査方法において、前記半導体集積回路内の組み合わせ
回路をＯＲゲートに変更し、論理シミュレーションを実
行することによって、競合の可能性のある前記端子のし
ぼり込みを行なう事を特徴とする半導体集積回路の検査
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234246A JPH0572271A (ja) | 1991-09-13 | 1991-09-13 | 半導体集積回路の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234246A JPH0572271A (ja) | 1991-09-13 | 1991-09-13 | 半導体集積回路の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0572271A true JPH0572271A (ja) | 1993-03-23 |
Family
ID=16967969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3234246A Pending JPH0572271A (ja) | 1991-09-13 | 1991-09-13 | 半導体集積回路の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0572271A (ja) |
-
1991
- 1991-09-13 JP JP3234246A patent/JPH0572271A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005172549A5 (ja) | ||
| JPH11149491A (ja) | 故障検出率評価方法 | |
| JPH0572271A (ja) | 半導体集積回路の検査方法 | |
| CN1965242A (zh) | 用于测试集成电路的测试方法和测试装置 | |
| CN114646864A (zh) | 基于自动测试设备的测试方法及系统 | |
| US5465383A (en) | System for forming test patterns for large scale integrated circuits | |
| CN100370264C (zh) | 一种自动识别电路板类型的方法 | |
| JP4209561B2 (ja) | 半導体試験装置の半導体試験用プログラム実行方法 | |
| US6850860B2 (en) | Semiconductor device testing apparatus and test method therefor | |
| JP2964746B2 (ja) | プリント板回路の自動検証処理方法 | |
| JP2943161B2 (ja) | 故障シミュレーション方法 | |
| JP2007051936A (ja) | スキャンチェーンにおける故障位置特定方法 | |
| JP3123982B2 (ja) | 論理シミュレーション方法 | |
| JP2594944B2 (ja) | 検査データ作成装置 | |
| JP2648528B2 (ja) | Ｌｓｉ設計方法 | |
| JP3698269B2 (ja) | Ｌｓｉのディレイ測定方法 | |
| JPH1183945A (ja) | 論理回路の故障診断方式 | |
| JPH11295389A (ja) | ディジタル部品実装試験装置 | |
| JPH0769392B2 (ja) | 論理回路の故障箇所推定方法 | |
| JP2000187064A (ja) | テストグループ作成装置及びその作成方法 | |
| JP2990813B2 (ja) | 故障シミュレーション方法 | |
| JPH0526961A (ja) | Ｌｓｉの故障箇所推定方法及び故障箇所推定装置 | |
| JPH04335169A (ja) | プリント配線基板の導通検査方式 | |
| JPH01214773A (ja) | プリント基板ショート検査方法 | |
| JPH02310478A (ja) | 半導体検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000125 |