JPH0572627B2 - - Google Patents
Info
- Publication number
- JPH0572627B2 JPH0572627B2 JP61282230A JP28223086A JPH0572627B2 JP H0572627 B2 JPH0572627 B2 JP H0572627B2 JP 61282230 A JP61282230 A JP 61282230A JP 28223086 A JP28223086 A JP 28223086A JP H0572627 B2 JPH0572627 B2 JP H0572627B2
- Authority
- JP
- Japan
- Prior art keywords
- clipping
- mapping
- conversion
- bit
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—Three-dimensional [3D] image rendering
- G06T15/10—Geometric effects
- G06T15/30—Clipping
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Geometry (AREA)
- Computer Graphics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
- Digital Computer Display Output (AREA)
Description
Ａ 産業上の利用分野
本発明は、情報処理システムに係り、更に具体
的には、グラフイツク表示装置上に描画すべき線
のデータ表示を変換及びクリツピングする装置を
含む情報処理システムに係る。 Ｂ 従来技術 従来技術に於ける代表的なシステムを以下に示
す。 Addison，Wesley出版社より1982年に出版さ
れた、Foley及びVan Damによる、
“Fundamentals of Interactive Computer
Graphics”の第２章及び第７章乃至第11章は、
グラフイツク表示システムに於ける変換、クリツ
ピング、及びマツピングについて論じている。 IBM System Journal、第４巻、第１号、
1965年、第25頁乃至第30頁に於ける、
Bresenhamによる“Algorithm for Computer
Control of Digital Plotter”と題する論文は、
殆どのグラフイツク表示システムに用いられてい
る基本的なベクトル・ジエネレータについて記載
している。 John Wiley and Sons社より1971年に出版さ
れた、Software Practice and Experience、第
１巻、第335頁乃至第365頁に於ける、P.A.
Woodsfordによる、“The Design and
Implementation of the GINO 3D Graphics
Software Package”と題する論文は、座標変換
及びデータ・クリツピングを行う汎用グラフイツ
ク・ソフトウエア・パツケージについて論じてい
る。 The Conference Proceedings of the Fall
Joint Computer Conference、1968年に於て発
表された、Hagan等による“The Adage
Graphics Terminl”と題する論文は、座標変換
及び画像データ・クリツピングを行う装置及び方
法を含む、もう１つの従来技術による設計につい
て記載している。 The Conference Proceedings，Fall Joint
Computer Conference、1968年第42頁乃至第52
頁に於て発表された、Sproull及びSutherlandに
よる、“Ａ Clipping Divider”と題する論文は、
グラフイツク・データを所定のクリツピング・ウ
インドウに対してクリツピングする技術を示して
いる。 しかし、上述の文献はいずれも、本発明によ
る、グラフイツク・データの変換、クリツピン
グ、及びマツピングを行う装置については何ら開
示していない。 Ｃ 発明が解決しようとする問題点 従来のグラフイツク表示システムの変換、クリ
ツピング及びマツピングにおけるパフオーマンス
は低かつたが、本発明はこれを改善するものであ
る。 Ｄ 問題点を解決するための手段 本発明は、表示すべき図形の次元数を決定する
手段と、上記図形を変換すべきかを決定する手段
と、上記図形を変換する手段と、上記図形を所定
のクリツピングの囲いに対してクリツピングすべ
きかを決定する手段と、上記図形を透視図として
表示すべきかを決定する手段と、上記図形をクリ
ツピングする手段と、上記図形をビユーポートに
マツピングすべきかを決定する手段と、上記図形
を上記ビユーポートにマツピングする手段と、上
記図形を表示装置上に表示するために一連のベク
トルとして描画する手段とを含む、グラフイツク
表示システムに於ける変換、クリツピング、及び
マツピングを制御するための装置を提供する。 従つて、ラスタ走査型グラフイツク表示システ
ムに於けるグラフイツク表示プロセツサは、グラ
フイツク・データの変換、クリツピング、及びマ
ツピングを制御する、変換、クリツピング、及び
マツピングのための手段を含む。制御バイトは、
Ｍ−ウインドウからビユーポートへのマツピン
グ、Ｐ−透視投影、Ｄ−２次元（2D）／３次元
（3D）モード、Ｔ−変換、及びＣ−クリツピング
として指定された５ビツトを含む。上記制御バイ
トの各ビツトは、描画すべき図形に対して何の動
作を行うべきかを決定するためにテストされる。
例えば、Ｄビツトが３次元の図形を示す１であ
り、Ｔビツトが変換を示す１であり、そしてＣビ
ツトがクリツピングを示す１であれば、Ｐビツト
はクリツピングが透視型であるか又は非透視型で
あるかを決定し、Ｍビツトは描画すべき図形をビ
ユーポートにマツピングすべきかを決定する。 Ｅ 実施例 第１図乃び第２図を参照して、ラスタ走査型グ
ラフイツク表示システムの一部を成すグラフイツ
ク表示プロセツサについて述べる。 ベクトル（線）、マーカー、又はポリゴン（又
は、等価的に、ポリゴンの頂点）の如き幾何学的
基本パターンが、本発明による装置により、変
換、クリツピング、及びマツピングされる。 Ｅ−１ グラフイツク表示システムのための変換
及びクリツピング機能 変換及びクリツピングのためのグラフイツク表
示プロセツサについて以下に述べる。 グラフイツク表示プロセツサ（第２図参照）
は、ラスタ走査型グラフイツク表示システム（第
１図参照）の一部を成す。 ベクトル（線）、マーカー、又はポリゴン（又
は等価的に、ポリゴンの頂点）の如き幾何学的基
本パターンについて、変換−クリツピング−マツ
ピング・プロセスが行われる。 Ｅ−２ ラスタ走査型グラフイツク表示システム 第１図に示されているラスタ走査型グラフイツ
ク表示システムは、次の主要な構成要素より成
る。 １ システム制御プロセツサ ２ ホスト通信インタフエース・プロセツサ ３ グラフイツク表示プロセツサ ４ ハードウエア・ラスタライザ（Rasterizer）
−ベクトル・ジエネレータ ５ ハードウエア文字ジエネレータ ６ ビデオ画素メモリ ７ システム・メモリ Ｅ−３ 主要構成要素の機能 下記の主要構成要素は各々、IBM5080（商品
名）の如き市販の表示システムの要素によつて実
現することができる。 １ システム制御プロセツサ システム制御プロセツサは、システムをマスタ
制御する汎用プロセツサであり、接続されたすべ
てのグラフイツク入出力装置へサービスを行い、
例えば、グラフイツク表示プロセツサと関連する
処理を協働して行い、又ホスト通信インタフエー
ス・プロセツサを介してホストに接続されてい
る。 ２ ホスト通信インタフエース・プロセツサ ホスト通信インタフエース・プロセツサは、シ
ステムとホストとの間にシリアル・インタフエー
スを与える。 ３ グラフイツク表示プロセツサ グラフイツク表示プロセツサは、システム・メ
モリに存在する表示記憶プログラムに於けるグラ
フイツク命令を実行し、表示モニタ上に現われる
画像の生成に主として関連している。グラフイツ
ク表示プロセツサは、次の機能を有している。 (1) グラフイツク命令をデコードし、例えばブツ
ク・キーピング及び制御等の非描画命令を実行
する。 (2) 線、文字、ポリゴン等の幾何学的基本図形に
変換及びクリツピング機能を行う。 (3) 前処理し、データをベクトル・ジエネレータ
及びビデオ画素メモリに供給することにより、
線、文字、マーカー、ポリゴン等の表示のため
の幾何学的物体を作成する。 ４ ベクトル・ジエネレータ ベクトル・ジエネレータは、ベクトル（線）の
端点を入力としそしてビデオ画素メモリに画素を
表示のための出力として生成する、Bresenham
の線生成アルゴリズムをハードウエアで実現した
ものである。 ５ ビデオ画素メモリ ビデオ画素メモリは、カラー・ルツクアツプ・
テーブルにより256のカラーを同時に支持する、
８つの1k×1kビツトのプレーンより成る。ここ
に記憶された画像がモニタに表示される。 Ｅ−４ 変換及びクリツピング 本発明に於ける変換及びクリツピングは、次に
示す如く、８ビツトのバイトに於ける５つのアク
テイブなビツトより成る属性レジスタの内容によ
つて制御される。 OOMP TDCO 上記に於て、 Ｍ＝ウインドウからビユーポートへのマツピング Ｐ＝透視投影（Ｃビツトが１でなければならな
い） Ｄ＝2D又は3Dモード （Ｏ＝＆Ar.2D、１＝＆Ar.3D） Ｔ＝変換 Ｃ＝クリツピング 論理シーケンスを次に示す。 Ｄビツト＝０である場合、2Dモードとなる。 そこで (1) Ｔビツト＝１であれば、変換を行う。 (2) Ｃビツト＝１であれば、2Dクリツピングを
行う。 (3) Ｍビツト＝１であれば、マツピングを行う。 (4) 上記ステツプにより計算されたベクトルを描
画する。 (5) ベクトル描画命令に戻る。 一方、3Dモードである場合、 (1) Ｔビツト＝１であれば、変換を行う。 (2) Ｃビツト＝１であれば、 Ｐビツト＝１であれば、透視型クリツピングを
行う。 Ｐビツト＝０であれば、通常の3Dクリツピン
グを行う。 (3) Ｍビツト＝１であれば、マツピングを行う。 (4) 上記ステツプにより計算されたベクトルを描
画する。 (5) ベクトル描画命令に戻る。 本発明に於ける制御の流れ図を第４図に示す。 次の説明に於ては、ベクトル（線）が１例とし
て用いられる。 ３つの段階がある。 １ 変換 16ビツトの固定数フオーマツトに於ける、ベク
トルの端点について、マトリツクス乗算が（−
32k、32k−１）、即ち16ビツトのｘ，ｙ、及びｚ
空間に於て行われる。 ２ クリツピング ベクトル（線）の２つの端点を用いて、ユーザ
により指定されたクリツピング・ボツクスにクリ
ツピングを行う。その計算は16ビツトの空間で行
われる。 ３ マツピング クリツピング・ボツクス（3Dに於ける）又は
クリツピング・ウインドウ（2Dに於ける）の内
容を、ユーザにより指定されたスクリーンに於け
るビユーポートにマツピングする。 スクリーンの座標は、（０、4k−１）×（０、4k
−１）であり、1k×1kのスクリーンにマツピン
グされる。 変換マトリツクスは、 m11 m12 m13 m21 m22 m23 m31 m32 m33 m41 m42 m43 である。最初の９頁は16ビツトの分数フオーマツ
トであり、最後の３頁は16ビツトの整数フオーマ
ツトである。 更に、シフト係数ss（０≦ss≦12）があり、こ
れは最初の９頁に共通の指数である。 ２つの16ビツトの数の減算が17ビツトの数（即
ち、オーバーフロー）を生じるかもしれないの
で、次の数のフオーマツトが用いられる。 １ マトリツクス乗算への入力は16ビツトの数で
ある。 ２ 右へシフトすることにより、マトリツクス乗
算（変換段階）からの出力、従つてクリツピン
グ段階への入力は、15ビツトの数である。 ３ クリツピング段階からの出力、及びマツピン
グ段階への入力は、15ビツトの数である。 ４ マツピング段階からの出力、及び描画段階へ
の入力は、14ビツトの数（実際には、０と1k
との間）である。 Ｅ−５ グラフイツク表示プロセツサ（第２図参
照） グラフイツク表示プロセツサは、マイクロプロ
グラム式システムである。それは、データをメモ
リから取出し、ラスタライザであるベクトル・ジ
エネレータを介してラスタ表示装置にデータを送
りだす。それは、線分の端点の座標を入力とし、
ビデオ画素メモリに画素を生成する。 グラフイツク表示プロセツサの主要な構成要素
を以下に示す。 １ シーケンサ；例えば、AMD2910A（商品名）。 ２ 72ビツト幅の書込可能な制御記憶装置。 ３ 16ビツトのALU；例えば、４ビツト−スラ
イスのAMD2903（商品名）。 ４ 32ビツトの累算器を有する、16×16乗算器；
例えば、WTL2010（商品名）。 ５ 32ビツトのバレル・シフタ。 ６ 単純クリツパ（単純な受諾又は拒否をチエツ
クするため）。 ７ 4k×16のスクラツチ・パツドRAM。 ８ スクラツチ・パツドRAMレジスタの内容か
らのマイクロコードの次のアドレス−インデツ
クスされたアドレツシング−のための論理回
路。 Ｅ−６ 変換及びクリツピングの制御 第１ステツプは、制御の流れ（第４図）に於て
用いられるブランチ・アドレスをレジスタに事前
にロードするステツプである。これは、属性レジ
スタがユーザによりロードされるときに行われ
る。ベクトルが処理されるとき、上記のグラフイ
ツク表示プロセツサの主要な構成要素に於ける論
理回路（＃８）がブランチ・アドレスを設定し、
それらは、各ベクトルに関する判断プロセスを除
き、又サブルーチンに於ける“リターン”命令を
不要にする。 属性レジスタがロードされると、変換サブルー
チンを相互に連鎖させるためのブランチ・アドレ
スを出口レジスタにロードすることができる。本
発明に於ては、このために３つのレジスタ
（BRANCH1、BRANCH2、及びBRANCH3）
が用いられるが、ベクトル描画サブルーチンか
ら、次のベクトルのためのデータを作成するコー
ドへのリターンには第４のレジスタ
（BRANCH4）が用いられる。属性レジスタに於
けるビツトに基いて出口レジスタをロードするた
めの流れ図を第５図に示す。 これらのレジスタについては、後のサブルーチ
ン出口レジスタに関する項目に於て述べる。 Ｅ−７ ベクトル描画命令 GDLR3を１例として、描画命令について述べ
る。 命令GDLR3の後には、（ｘ，ｙ，ｚ）座標のデ
ータ・リストが続く。 x′2AA3′（GDLR3） x1 y1 z1 x2 y2 z2 ・ ・ ・ xn yn zn 各ｎ点の座標は次の形を有する。 ObOsxxxxxxxxxxxx X1 OOOsyyyyyyyyyyyy Y1 OOOszzzzzzzzzzzz Z1 上記に於て、ｓは２の補数のための符号ビツト
であり、ｂはブランク・ビツトである。 １ それが“１”であれば、移動であり、新しい
現在位置に移動する。その現在位置は、前の現
在位置（XO、YO、ZO）に所与の相対座標
（X1、Y1、Z1）を加えたものである。 ２ それが“０”であれば、描画であり、前の現
在位置（X0、Y0、Z0）から新しい現在位置、
即ち（XO、YO、ZO）に所与の相対座標を加
えたもの、に描画する。 Ｅ−８ 変換及びクリツピング（TC）のループ
に於けるデータの事前取出 命令GDLR3に続いて点（ｘ、ｙ、ｚ）を処理
するための動作は次の３つのステツプより成る。 １ GDLR3事前処理ループ−座標データを16ビ
ツトの数にフオーマツト化する（ブツク・キー
ピング）。 ２ TC これは、次の３つの段階より成る。 ａ 変換（マトリツクス乗算） ｂ クリツピング ｃ マツピング ３ 変換−クリツピング−マツピングされたベク
トルを描画する。 従来は、メモリの３つのデータ・ワードの取出
は、ステツプ１、即ちGDLR3事前処理ループに
於て行われた。メモリの取出をデータ処理と重複
させることによりパフオーマンスを上げるため
に、本発明に於ては、３つのメモリ取出をTCプ
ロセスとインターリーブさせる（TCに入る前に
第１データ・ワードの読出を行い；変換段階の間
に、第１データ・ワードの受取及び第２データ・
ワードの読出を行い；クリツピング段階の間に、
第２データ・ワードの受取及び第３データ・ワー
ドの読出を行う）。 第１及び第２データ・ワード（ｘ及びｙ）は、
TCプロセスの間にスクラツチ・パツドRAMに
記憶される。 それらのメモリの読出はマトリツクス変換及び
クリツピングの段階に於て行われる（これは、或
る点が拒否されたためにマツピングがバイパスさ
れた場合に、両方の読出が行われたことを確認す
るために行われる）。 マトリツクス変換ビツト又はクリツピング・ビ
ツトのいずれかがオンでない場合には、バイパス
された変換又はクリツピングの代りにデータを取
出すために他のサブルーチンが用いられる（次項
のサブルーチンVHALF2D、VHALF3D、及び
VNXTFTCHに関する記載を参照）。 上述の理由により、第１ベクトルがTCコード
により処理された後、次のベクトルのための
GDLR3データ事前処理を行うサブルーチンがス
クラツチ・パツドRAMからそのｘ及びｙデータ
を得る。そのｚデータは既にメモリ受取レジスタ
に存在している。次のベクトルのためにTCプロ
セスに再び入る前に、メモリの取出が完了するの
を待つ必要がない。（第７図参照） Ｅ−９ TCの論理の流れ 本発明の一実施例に於けるベクトルのTC処理
の論理流れ図を第６図に示す。 サブルーチン・ラベルのリストを以下に示す。 １ VCTC−このサブルーチンは、CTC機能
（変換、クリツピング、又はマツピング）が指
定されるときに常に用いられる入口点である。
これは、後に用いられるために事前に座標変換
された座標値を記録し、CTCを用いる最後の
点のための事後に変換された座標値を記憶す
る。 ２ VX3DCOR−このサブルーチンは、倍率が
零でない場合に、3Dマトリツクス変換を行う。
それを行うプロセスに於て、これは、ｘ、ｙ、
及びｚ座標を16ビツトの数から15ビツトの数に
変える。これは又、メモリから次の点のｘ座標
を受取り、ｙ座標のための読取を行う。 ３ VX3DORD−このサブルーチンは、倍率が
零である場合に、3Dマトリツクス変換を行う。
それを行うプロセスに於て、これは、ｘ、ｙ、
及びｚ座標を16ビツトの数から15ビツトの数に
変える。これは又、メモリから次の点のｘ座標
を受取り、ｙ座標のための読取を行う。 ４ VX2DCOR−このサブルーチンは、倍率が
零でない場合に、2Dマトリツクス変換を行う。
それを行うプロセスに於て、これは、ｘ及びｙ
座標を16ビツトの数から15ビツトの数に変え
る。これは又、メモリから次の点のｘ座標を受
取り、ｙ座標のための読取を行う。 ５ VX2DORD−このサブルーチンは、倍率が
零である場合に、2Dマトリツクス変換を行う。
それを行うプロセスに於て、これは、ｘ及びｙ
座標を16ビツトの数から15ビツトの数に変え
る。これは又、メモリから次の点のｘ座標を受
取り、ｙ座標のための読取を行う。 ６ VHALF3D−3Dモードが指定され、変換が
指定されなかつた場合に、このサブルーチンに
入る。これはｘ、ｙ、及びｚ座標を、それらを
半分に分割することにより、16ビツトの数から
15ビツトの数に変える。これは又、メモリから
次の点のｘ座標を受取り、ｙ座標のための読取
を行う。 ７ VHALF2D−2Dモードが指定され、変換が
指定されなかつた場合に、このサブルーチンに
入る。これはｘ及びｙ座標を、それらを半分に
分割することにより、16ビツトの数から15ビツ
トの数に変える。これは又、メモリから次の点
のｘ座標を受取り、ｙ座標のための読取を行
う。 ８ VCLIP3D−このサブルーチンは、3D非透視
型クリツピングのためのｚクリツピングを行
う。それが完了すると、これは、ｘ及びｙクリ
ツピングを行うために、2Dクリツピングのル
ーチン（VCLIP2D）へ行く。 ９ VPERSP−このサブルーチンは、3D透視型
クリツピングのためのｚクリツピングを行う。
それが完了すると、これは、ｘ及びｙクリツピ
ングを行うために、2Dクリツピングのルーチ
ン（VCLIP2D）へ行く。 10 VCLIP2D−このサブルーチンは、2Dクリツ
ピングを行う。これは又、メモリから次の点の
ｙ座標を受取り、次のデータ（GDLR3の場合、
ｘ座標）の読取を行う。 11 VNXTFTCH−何らクリツピングが指定さ
れなかつた場合に、このサブルーチンに入る。
これは、メモリから次の点のｙ座標を受取り、
次のデータ（GDLR3の場合、ｚ座標）の読取
を行う。 12 VWVMAP−このサブルーチンは、ウイン
ドウからビユーポートへのマツピング機能を行
う。これは、前の点がクリツピングされた場合
には、現在のベクトルの両端点をマツピング
し、前の点がクリツピングされなかつた場合に
は、現在のベクトルの最前の点だけをマツピン
グする。 13 VDRAW3D−このサブルーチンは、何らマ
ツピングが指定されなかつた場合に、移動及び
描画を取扱う。これは、ブランキングが指定さ
れたか否かに基いて、移動又は“移動後描画”
を行わしめる。 14 VMOVE3D−このサブルーチンは、マツピ
ングが有効であり、ブランキングが指定された
場合に必要な移動を行う。 15 VDRW3D−このサブルーチンは、マツピン
グが有効であり、ブランキングが指定されず、
そして前の点がクリツピングされなかつた場合
に、ベクトルを描画する。この場合、描画の前
に移動を行う必要がなく（ベクトル・ジエネレ
ータの現在の描画位置はベクトルの所望の開始
位置である）、従つてこのルーチンは描画だけ
を行う。 16 VMVDRW3D−このサブルーチンは、マツ
ピングが有効であり、ブランキングが指定され
ず、そして前の点がクリツピングされた場合
に、描画を取扱う。この場合、描画の前に移動
を行う必要があり（ベクトル・ジエネレータの
現在の描画位置はベクトルの所望の開始位置で
はない）、従つてこのルーチンは“移動後描画”
動作だけを行う。 Ｅ−10 サブルーチン出口レジスタ 個々のサブルーチンは、属性レジスタのローデ
イングの間に事前にロードされている、レジスタ
に含まれているアドレスに行く。 上記の個々のサブルーチンのための出口レジス
タは以下の通りである。 １ VCTC−BRANCH1 ２ VX3DCOR−BRANCH2 ３ VX2DCOR−BRANCH2 ４ VHALF3D−BRANCH2 ５ VHALF2D−BRANCH2 ６ VCLIP3D−VCLIP2Dの入口点に行く ７ VPERSP−VCLIP2Dの入口点に行く ８ VCLIP2D−BRANCH3 ９ VNXTFTCH−BRANCH3 10 VWVMAP−３つの“描画”ルーチンのうち
の１つに行く（VMOVE3D、VDRW3D、又
はVMVDRW3D） 11 VDRAW3D−BRANCH4（ベクトル処理コー
ドに戻る） 12 VMOVE3D−BRANCH4（ベクトル処理コー
ドに戻る） 13 VDRW3D−BRANCH4（ベクトル処理コード
に戻る） 14 VMVDRW3D−BRANCH4（ベクトル処理コ
ードに戻る） 次の表は、属性レジスタに対して命令GLATR
が実行されるときに出口レジスタにロードされる
異なるブランチ・アドレスを示す。
的には、グラフイツク表示装置上に描画すべき線
のデータ表示を変換及びクリツピングする装置を
含む情報処理システムに係る。 Ｂ 従来技術 従来技術に於ける代表的なシステムを以下に示
す。 Addison，Wesley出版社より1982年に出版さ
れた、Foley及びVan Damによる、
“Fundamentals of Interactive Computer
Graphics”の第２章及び第７章乃至第11章は、
グラフイツク表示システムに於ける変換、クリツ
ピング、及びマツピングについて論じている。 IBM System Journal、第４巻、第１号、
1965年、第25頁乃至第30頁に於ける、
Bresenhamによる“Algorithm for Computer
Control of Digital Plotter”と題する論文は、
殆どのグラフイツク表示システムに用いられてい
る基本的なベクトル・ジエネレータについて記載
している。 John Wiley and Sons社より1971年に出版さ
れた、Software Practice and Experience、第
１巻、第335頁乃至第365頁に於ける、P.A.
Woodsfordによる、“The Design and
Implementation of the GINO 3D Graphics
Software Package”と題する論文は、座標変換
及びデータ・クリツピングを行う汎用グラフイツ
ク・ソフトウエア・パツケージについて論じてい
る。 The Conference Proceedings of the Fall
Joint Computer Conference、1968年に於て発
表された、Hagan等による“The Adage
Graphics Terminl”と題する論文は、座標変換
及び画像データ・クリツピングを行う装置及び方
法を含む、もう１つの従来技術による設計につい
て記載している。 The Conference Proceedings，Fall Joint
Computer Conference、1968年第42頁乃至第52
頁に於て発表された、Sproull及びSutherlandに
よる、“Ａ Clipping Divider”と題する論文は、
グラフイツク・データを所定のクリツピング・ウ
インドウに対してクリツピングする技術を示して
いる。 しかし、上述の文献はいずれも、本発明によ
る、グラフイツク・データの変換、クリツピン
グ、及びマツピングを行う装置については何ら開
示していない。 Ｃ 発明が解決しようとする問題点 従来のグラフイツク表示システムの変換、クリ
ツピング及びマツピングにおけるパフオーマンス
は低かつたが、本発明はこれを改善するものであ
る。 Ｄ 問題点を解決するための手段 本発明は、表示すべき図形の次元数を決定する
手段と、上記図形を変換すべきかを決定する手段
と、上記図形を変換する手段と、上記図形を所定
のクリツピングの囲いに対してクリツピングすべ
きかを決定する手段と、上記図形を透視図として
表示すべきかを決定する手段と、上記図形をクリ
ツピングする手段と、上記図形をビユーポートに
マツピングすべきかを決定する手段と、上記図形
を上記ビユーポートにマツピングする手段と、上
記図形を表示装置上に表示するために一連のベク
トルとして描画する手段とを含む、グラフイツク
表示システムに於ける変換、クリツピング、及び
マツピングを制御するための装置を提供する。 従つて、ラスタ走査型グラフイツク表示システ
ムに於けるグラフイツク表示プロセツサは、グラ
フイツク・データの変換、クリツピング、及びマ
ツピングを制御する、変換、クリツピング、及び
マツピングのための手段を含む。制御バイトは、
Ｍ−ウインドウからビユーポートへのマツピン
グ、Ｐ−透視投影、Ｄ−２次元（2D）／３次元
（3D）モード、Ｔ−変換、及びＣ−クリツピング
として指定された５ビツトを含む。上記制御バイ
トの各ビツトは、描画すべき図形に対して何の動
作を行うべきかを決定するためにテストされる。
例えば、Ｄビツトが３次元の図形を示す１であ
り、Ｔビツトが変換を示す１であり、そしてＣビ
ツトがクリツピングを示す１であれば、Ｐビツト
はクリツピングが透視型であるか又は非透視型で
あるかを決定し、Ｍビツトは描画すべき図形をビ
ユーポートにマツピングすべきかを決定する。 Ｅ 実施例 第１図乃び第２図を参照して、ラスタ走査型グ
ラフイツク表示システムの一部を成すグラフイツ
ク表示プロセツサについて述べる。 ベクトル（線）、マーカー、又はポリゴン（又
は、等価的に、ポリゴンの頂点）の如き幾何学的
基本パターンが、本発明による装置により、変
換、クリツピング、及びマツピングされる。 Ｅ−１ グラフイツク表示システムのための変換
及びクリツピング機能 変換及びクリツピングのためのグラフイツク表
示プロセツサについて以下に述べる。 グラフイツク表示プロセツサ（第２図参照）
は、ラスタ走査型グラフイツク表示システム（第
１図参照）の一部を成す。 ベクトル（線）、マーカー、又はポリゴン（又
は等価的に、ポリゴンの頂点）の如き幾何学的基
本パターンについて、変換−クリツピング−マツ
ピング・プロセスが行われる。 Ｅ−２ ラスタ走査型グラフイツク表示システム 第１図に示されているラスタ走査型グラフイツ
ク表示システムは、次の主要な構成要素より成
る。 １ システム制御プロセツサ ２ ホスト通信インタフエース・プロセツサ ３ グラフイツク表示プロセツサ ４ ハードウエア・ラスタライザ（Rasterizer）
−ベクトル・ジエネレータ ５ ハードウエア文字ジエネレータ ６ ビデオ画素メモリ ７ システム・メモリ Ｅ−３ 主要構成要素の機能 下記の主要構成要素は各々、IBM5080（商品
名）の如き市販の表示システムの要素によつて実
現することができる。 １ システム制御プロセツサ システム制御プロセツサは、システムをマスタ
制御する汎用プロセツサであり、接続されたすべ
てのグラフイツク入出力装置へサービスを行い、
例えば、グラフイツク表示プロセツサと関連する
処理を協働して行い、又ホスト通信インタフエー
ス・プロセツサを介してホストに接続されてい
る。 ２ ホスト通信インタフエース・プロセツサ ホスト通信インタフエース・プロセツサは、シ
ステムとホストとの間にシリアル・インタフエー
スを与える。 ３ グラフイツク表示プロセツサ グラフイツク表示プロセツサは、システム・メ
モリに存在する表示記憶プログラムに於けるグラ
フイツク命令を実行し、表示モニタ上に現われる
画像の生成に主として関連している。グラフイツ
ク表示プロセツサは、次の機能を有している。 (1) グラフイツク命令をデコードし、例えばブツ
ク・キーピング及び制御等の非描画命令を実行
する。 (2) 線、文字、ポリゴン等の幾何学的基本図形に
変換及びクリツピング機能を行う。 (3) 前処理し、データをベクトル・ジエネレータ
及びビデオ画素メモリに供給することにより、
線、文字、マーカー、ポリゴン等の表示のため
の幾何学的物体を作成する。 ４ ベクトル・ジエネレータ ベクトル・ジエネレータは、ベクトル（線）の
端点を入力としそしてビデオ画素メモリに画素を
表示のための出力として生成する、Bresenham
の線生成アルゴリズムをハードウエアで実現した
ものである。 ５ ビデオ画素メモリ ビデオ画素メモリは、カラー・ルツクアツプ・
テーブルにより256のカラーを同時に支持する、
８つの1k×1kビツトのプレーンより成る。ここ
に記憶された画像がモニタに表示される。 Ｅ−４ 変換及びクリツピング 本発明に於ける変換及びクリツピングは、次に
示す如く、８ビツトのバイトに於ける５つのアク
テイブなビツトより成る属性レジスタの内容によ
つて制御される。 OOMP TDCO 上記に於て、 Ｍ＝ウインドウからビユーポートへのマツピング Ｐ＝透視投影（Ｃビツトが１でなければならな
い） Ｄ＝2D又は3Dモード （Ｏ＝＆Ar.2D、１＝＆Ar.3D） Ｔ＝変換 Ｃ＝クリツピング 論理シーケンスを次に示す。 Ｄビツト＝０である場合、2Dモードとなる。 そこで (1) Ｔビツト＝１であれば、変換を行う。 (2) Ｃビツト＝１であれば、2Dクリツピングを
行う。 (3) Ｍビツト＝１であれば、マツピングを行う。 (4) 上記ステツプにより計算されたベクトルを描
画する。 (5) ベクトル描画命令に戻る。 一方、3Dモードである場合、 (1) Ｔビツト＝１であれば、変換を行う。 (2) Ｃビツト＝１であれば、 Ｐビツト＝１であれば、透視型クリツピングを
行う。 Ｐビツト＝０であれば、通常の3Dクリツピン
グを行う。 (3) Ｍビツト＝１であれば、マツピングを行う。 (4) 上記ステツプにより計算されたベクトルを描
画する。 (5) ベクトル描画命令に戻る。 本発明に於ける制御の流れ図を第４図に示す。 次の説明に於ては、ベクトル（線）が１例とし
て用いられる。 ３つの段階がある。 １ 変換 16ビツトの固定数フオーマツトに於ける、ベク
トルの端点について、マトリツクス乗算が（−
32k、32k−１）、即ち16ビツトのｘ，ｙ、及びｚ
空間に於て行われる。 ２ クリツピング ベクトル（線）の２つの端点を用いて、ユーザ
により指定されたクリツピング・ボツクスにクリ
ツピングを行う。その計算は16ビツトの空間で行
われる。 ３ マツピング クリツピング・ボツクス（3Dに於ける）又は
クリツピング・ウインドウ（2Dに於ける）の内
容を、ユーザにより指定されたスクリーンに於け
るビユーポートにマツピングする。 スクリーンの座標は、（０、4k−１）×（０、4k
−１）であり、1k×1kのスクリーンにマツピン
グされる。 変換マトリツクスは、 m11 m12 m13 m21 m22 m23 m31 m32 m33 m41 m42 m43 である。最初の９頁は16ビツトの分数フオーマツ
トであり、最後の３頁は16ビツトの整数フオーマ
ツトである。 更に、シフト係数ss（０≦ss≦12）があり、こ
れは最初の９頁に共通の指数である。 ２つの16ビツトの数の減算が17ビツトの数（即
ち、オーバーフロー）を生じるかもしれないの
で、次の数のフオーマツトが用いられる。 １ マトリツクス乗算への入力は16ビツトの数で
ある。 ２ 右へシフトすることにより、マトリツクス乗
算（変換段階）からの出力、従つてクリツピン
グ段階への入力は、15ビツトの数である。 ３ クリツピング段階からの出力、及びマツピン
グ段階への入力は、15ビツトの数である。 ４ マツピング段階からの出力、及び描画段階へ
の入力は、14ビツトの数（実際には、０と1k
との間）である。 Ｅ−５ グラフイツク表示プロセツサ（第２図参
照） グラフイツク表示プロセツサは、マイクロプロ
グラム式システムである。それは、データをメモ
リから取出し、ラスタライザであるベクトル・ジ
エネレータを介してラスタ表示装置にデータを送
りだす。それは、線分の端点の座標を入力とし、
ビデオ画素メモリに画素を生成する。 グラフイツク表示プロセツサの主要な構成要素
を以下に示す。 １ シーケンサ；例えば、AMD2910A（商品名）。 ２ 72ビツト幅の書込可能な制御記憶装置。 ３ 16ビツトのALU；例えば、４ビツト−スラ
イスのAMD2903（商品名）。 ４ 32ビツトの累算器を有する、16×16乗算器；
例えば、WTL2010（商品名）。 ５ 32ビツトのバレル・シフタ。 ６ 単純クリツパ（単純な受諾又は拒否をチエツ
クするため）。 ７ 4k×16のスクラツチ・パツドRAM。 ８ スクラツチ・パツドRAMレジスタの内容か
らのマイクロコードの次のアドレス−インデツ
クスされたアドレツシング−のための論理回
路。 Ｅ−６ 変換及びクリツピングの制御 第１ステツプは、制御の流れ（第４図）に於て
用いられるブランチ・アドレスをレジスタに事前
にロードするステツプである。これは、属性レジ
スタがユーザによりロードされるときに行われ
る。ベクトルが処理されるとき、上記のグラフイ
ツク表示プロセツサの主要な構成要素に於ける論
理回路（＃８）がブランチ・アドレスを設定し、
それらは、各ベクトルに関する判断プロセスを除
き、又サブルーチンに於ける“リターン”命令を
不要にする。 属性レジスタがロードされると、変換サブルー
チンを相互に連鎖させるためのブランチ・アドレ
スを出口レジスタにロードすることができる。本
発明に於ては、このために３つのレジスタ
（BRANCH1、BRANCH2、及びBRANCH3）
が用いられるが、ベクトル描画サブルーチンか
ら、次のベクトルのためのデータを作成するコー
ドへのリターンには第４のレジスタ
（BRANCH4）が用いられる。属性レジスタに於
けるビツトに基いて出口レジスタをロードするた
めの流れ図を第５図に示す。 これらのレジスタについては、後のサブルーチ
ン出口レジスタに関する項目に於て述べる。 Ｅ−７ ベクトル描画命令 GDLR3を１例として、描画命令について述べ
る。 命令GDLR3の後には、（ｘ，ｙ，ｚ）座標のデ
ータ・リストが続く。 x′2AA3′（GDLR3） x1 y1 z1 x2 y2 z2 ・ ・ ・ xn yn zn 各ｎ点の座標は次の形を有する。 ObOsxxxxxxxxxxxx X1 OOOsyyyyyyyyyyyy Y1 OOOszzzzzzzzzzzz Z1 上記に於て、ｓは２の補数のための符号ビツト
であり、ｂはブランク・ビツトである。 １ それが“１”であれば、移動であり、新しい
現在位置に移動する。その現在位置は、前の現
在位置（XO、YO、ZO）に所与の相対座標
（X1、Y1、Z1）を加えたものである。 ２ それが“０”であれば、描画であり、前の現
在位置（X0、Y0、Z0）から新しい現在位置、
即ち（XO、YO、ZO）に所与の相対座標を加
えたもの、に描画する。 Ｅ−８ 変換及びクリツピング（TC）のループ
に於けるデータの事前取出 命令GDLR3に続いて点（ｘ、ｙ、ｚ）を処理
するための動作は次の３つのステツプより成る。 １ GDLR3事前処理ループ−座標データを16ビ
ツトの数にフオーマツト化する（ブツク・キー
ピング）。 ２ TC これは、次の３つの段階より成る。 ａ 変換（マトリツクス乗算） ｂ クリツピング ｃ マツピング ３ 変換−クリツピング−マツピングされたベク
トルを描画する。 従来は、メモリの３つのデータ・ワードの取出
は、ステツプ１、即ちGDLR3事前処理ループに
於て行われた。メモリの取出をデータ処理と重複
させることによりパフオーマンスを上げるため
に、本発明に於ては、３つのメモリ取出をTCプ
ロセスとインターリーブさせる（TCに入る前に
第１データ・ワードの読出を行い；変換段階の間
に、第１データ・ワードの受取及び第２データ・
ワードの読出を行い；クリツピング段階の間に、
第２データ・ワードの受取及び第３データ・ワー
ドの読出を行う）。 第１及び第２データ・ワード（ｘ及びｙ）は、
TCプロセスの間にスクラツチ・パツドRAMに
記憶される。 それらのメモリの読出はマトリツクス変換及び
クリツピングの段階に於て行われる（これは、或
る点が拒否されたためにマツピングがバイパスさ
れた場合に、両方の読出が行われたことを確認す
るために行われる）。 マトリツクス変換ビツト又はクリツピング・ビ
ツトのいずれかがオンでない場合には、バイパス
された変換又はクリツピングの代りにデータを取
出すために他のサブルーチンが用いられる（次項
のサブルーチンVHALF2D、VHALF3D、及び
VNXTFTCHに関する記載を参照）。 上述の理由により、第１ベクトルがTCコード
により処理された後、次のベクトルのための
GDLR3データ事前処理を行うサブルーチンがス
クラツチ・パツドRAMからそのｘ及びｙデータ
を得る。そのｚデータは既にメモリ受取レジスタ
に存在している。次のベクトルのためにTCプロ
セスに再び入る前に、メモリの取出が完了するの
を待つ必要がない。（第７図参照） Ｅ−９ TCの論理の流れ 本発明の一実施例に於けるベクトルのTC処理
の論理流れ図を第６図に示す。 サブルーチン・ラベルのリストを以下に示す。 １ VCTC−このサブルーチンは、CTC機能
（変換、クリツピング、又はマツピング）が指
定されるときに常に用いられる入口点である。
これは、後に用いられるために事前に座標変換
された座標値を記録し、CTCを用いる最後の
点のための事後に変換された座標値を記憶す
る。 ２ VX3DCOR−このサブルーチンは、倍率が
零でない場合に、3Dマトリツクス変換を行う。
それを行うプロセスに於て、これは、ｘ、ｙ、
及びｚ座標を16ビツトの数から15ビツトの数に
変える。これは又、メモリから次の点のｘ座標
を受取り、ｙ座標のための読取を行う。 ３ VX3DORD−このサブルーチンは、倍率が
零である場合に、3Dマトリツクス変換を行う。
それを行うプロセスに於て、これは、ｘ、ｙ、
及びｚ座標を16ビツトの数から15ビツトの数に
変える。これは又、メモリから次の点のｘ座標
を受取り、ｙ座標のための読取を行う。 ４ VX2DCOR−このサブルーチンは、倍率が
零でない場合に、2Dマトリツクス変換を行う。
それを行うプロセスに於て、これは、ｘ及びｙ
座標を16ビツトの数から15ビツトの数に変え
る。これは又、メモリから次の点のｘ座標を受
取り、ｙ座標のための読取を行う。 ５ VX2DORD−このサブルーチンは、倍率が
零である場合に、2Dマトリツクス変換を行う。
それを行うプロセスに於て、これは、ｘ及びｙ
座標を16ビツトの数から15ビツトの数に変え
る。これは又、メモリから次の点のｘ座標を受
取り、ｙ座標のための読取を行う。 ６ VHALF3D−3Dモードが指定され、変換が
指定されなかつた場合に、このサブルーチンに
入る。これはｘ、ｙ、及びｚ座標を、それらを
半分に分割することにより、16ビツトの数から
15ビツトの数に変える。これは又、メモリから
次の点のｘ座標を受取り、ｙ座標のための読取
を行う。 ７ VHALF2D−2Dモードが指定され、変換が
指定されなかつた場合に、このサブルーチンに
入る。これはｘ及びｙ座標を、それらを半分に
分割することにより、16ビツトの数から15ビツ
トの数に変える。これは又、メモリから次の点
のｘ座標を受取り、ｙ座標のための読取を行
う。 ８ VCLIP3D−このサブルーチンは、3D非透視
型クリツピングのためのｚクリツピングを行
う。それが完了すると、これは、ｘ及びｙクリ
ツピングを行うために、2Dクリツピングのル
ーチン（VCLIP2D）へ行く。 ９ VPERSP−このサブルーチンは、3D透視型
クリツピングのためのｚクリツピングを行う。
それが完了すると、これは、ｘ及びｙクリツピ
ングを行うために、2Dクリツピングのルーチ
ン（VCLIP2D）へ行く。 10 VCLIP2D−このサブルーチンは、2Dクリツ
ピングを行う。これは又、メモリから次の点の
ｙ座標を受取り、次のデータ（GDLR3の場合、
ｘ座標）の読取を行う。 11 VNXTFTCH−何らクリツピングが指定さ
れなかつた場合に、このサブルーチンに入る。
これは、メモリから次の点のｙ座標を受取り、
次のデータ（GDLR3の場合、ｚ座標）の読取
を行う。 12 VWVMAP−このサブルーチンは、ウイン
ドウからビユーポートへのマツピング機能を行
う。これは、前の点がクリツピングされた場合
には、現在のベクトルの両端点をマツピング
し、前の点がクリツピングされなかつた場合に
は、現在のベクトルの最前の点だけをマツピン
グする。 13 VDRAW3D−このサブルーチンは、何らマ
ツピングが指定されなかつた場合に、移動及び
描画を取扱う。これは、ブランキングが指定さ
れたか否かに基いて、移動又は“移動後描画”
を行わしめる。 14 VMOVE3D−このサブルーチンは、マツピ
ングが有効であり、ブランキングが指定された
場合に必要な移動を行う。 15 VDRW3D−このサブルーチンは、マツピン
グが有効であり、ブランキングが指定されず、
そして前の点がクリツピングされなかつた場合
に、ベクトルを描画する。この場合、描画の前
に移動を行う必要がなく（ベクトル・ジエネレ
ータの現在の描画位置はベクトルの所望の開始
位置である）、従つてこのルーチンは描画だけ
を行う。 16 VMVDRW3D−このサブルーチンは、マツ
ピングが有効であり、ブランキングが指定され
ず、そして前の点がクリツピングされた場合
に、描画を取扱う。この場合、描画の前に移動
を行う必要があり（ベクトル・ジエネレータの
現在の描画位置はベクトルの所望の開始位置で
はない）、従つてこのルーチンは“移動後描画”
動作だけを行う。 Ｅ−10 サブルーチン出口レジスタ 個々のサブルーチンは、属性レジスタのローデ
イングの間に事前にロードされている、レジスタ
に含まれているアドレスに行く。 上記の個々のサブルーチンのための出口レジス
タは以下の通りである。 １ VCTC−BRANCH1 ２ VX3DCOR−BRANCH2 ３ VX2DCOR−BRANCH2 ４ VHALF3D−BRANCH2 ５ VHALF2D−BRANCH2 ６ VCLIP3D−VCLIP2Dの入口点に行く ７ VPERSP−VCLIP2Dの入口点に行く ８ VCLIP2D−BRANCH3 ９ VNXTFTCH−BRANCH3 10 VWVMAP−３つの“描画”ルーチンのうち
の１つに行く（VMOVE3D、VDRW3D、又
はVMVDRW3D） 11 VDRAW3D−BRANCH4（ベクトル処理コー
ドに戻る） 12 VMOVE3D−BRANCH4（ベクトル処理コー
ドに戻る） 13 VDRW3D−BRANCH4（ベクトル処理コード
に戻る） 14 VMVDRW3D−BRANCH4（ベクトル処理コ
ードに戻る） 次の表は、属性レジスタに対して命令GLATR
が実行されるときに出口レジスタにロードされる
異なるブランチ・アドレスを示す。
【表】
【表】
出口レジスタの使用例を以下に示す。
零でない倍率の2D変換だけが必要な場合、出
口レジスタは次の如くロードされる。 １ BRANCH1に於けるVX2DCORのアドレス ２ BRANCH2に於けるVNXTFTCHのアドレ
ス ３ BRANCH3に於けるVDRAW3Dのアドレス ４ BRANCH4は、CTCコードを前に用いたこ
とにより座標データが事前に取出されているベ
クトルを処理するためのループのアドレスでロ
ードされる。 3D変換、クリツピング（非透視型クリツピン
グ）、及びマツピングされたベクトルについては、
出口レジスタは次の如くロードされる。 １ BRANCH1に於けるVX3DCORのアドレス ２ BRANCH2に於けるVCLIP3Dのアドレス ３ BRANCH3に於けるVWVMAPのアドレス ４ BRANCH4は、座標データが事前に取出さ
れているベクトルを処理するためのループのア
ドレスでロードされる。 これらは第６図及び第７図に示されている。
口レジスタは次の如くロードされる。 １ BRANCH1に於けるVX2DCORのアドレス ２ BRANCH2に於けるVNXTFTCHのアドレ
ス ３ BRANCH3に於けるVDRAW3Dのアドレス ４ BRANCH4は、CTCコードを前に用いたこ
とにより座標データが事前に取出されているベ
クトルを処理するためのループのアドレスでロ
ードされる。 3D変換、クリツピング（非透視型クリツピン
グ）、及びマツピングされたベクトルについては、
出口レジスタは次の如くロードされる。 １ BRANCH1に於けるVX3DCORのアドレス ２ BRANCH2に於けるVCLIP3Dのアドレス ３ BRANCH3に於けるVWVMAPのアドレス ４ BRANCH4は、座標データが事前に取出さ
れているベクトルを処理するためのループのア
ドレスでロードされる。 これらは第６図及び第７図に示されている。
第１図は本発明が用いられるラスタ走査型グラ
フイツク表示システムを示すブロツク図、第２図
は本発明が用いられる第１図のラスタ走査型グラ
フイツク表示システムのグラフイツク表示プロセ
ツサ部分を示すブロツク図、第３図は第１図のグ
ラフイツク表示システムのための論理データの流
れを示すブロツク図、第４図は本発明の一実施例
に於ける変換、クリツピング、及びマツピングの
制御を示す流れ図、第５図は第５ａ図及び第５ｂ
図の配置を示す図、第５ａ図及び第５ｂ図は本発
明の一実施例に於ける出口レジスタのローデイン
グを示す論理流れ図、第６図は本発明の一実施例
に於けるベクトルの変換、クリツピング、及びマ
ツピングを示す論理流れ図、そして第７図は本発
明の一実施例に於けるベクトル処理を示す流れ図
である。
フイツク表示システムを示すブロツク図、第２図
は本発明が用いられる第１図のラスタ走査型グラ
フイツク表示システムのグラフイツク表示プロセ
ツサ部分を示すブロツク図、第３図は第１図のグ
ラフイツク表示システムのための論理データの流
れを示すブロツク図、第４図は本発明の一実施例
に於ける変換、クリツピング、及びマツピングの
制御を示す流れ図、第５図は第５ａ図及び第５ｂ
図の配置を示す図、第５ａ図及び第５ｂ図は本発
明の一実施例に於ける出口レジスタのローデイン
グを示す論理流れ図、第６図は本発明の一実施例
に於けるベクトルの変換、クリツピング、及びマ
ツピングを示す論理流れ図、そして第７図は本発
明の一実施例に於けるベクトル処理を示す流れ図
である。
Claims (1)
- 【特許請求の範囲】 １ グラフイツク表示システムにおいて、変換、
クリツピング及びマツピング処理を選択的に提供
するための装置であつて、 (a) 上記変換、クリツピング及びマツピング処理
の各々に関連付けられた分岐アドレスを記憶す
るための複数のレジスタと、 (b) 所定の記憶ビツトをもち、該記憶ビツトの値
に応じて、表示すべき形状が変換されるべきか
どうか決定する変換決定手段と、 (c) 所定の記憶ビツトをもち、該記憶ビツトの値
に応じて、上記形状が、予定のクリツピング囲
み領域に対してクリツピングされるべきかどう
か決定するクリツピング決定手段と、 (d) 所定の記憶ビツトをもち、該記憶ビツトの値
に応じて、上記形状がマツピングされるべきか
どうか決定するマツピング決定手段と、 (e) 上記形状の変換を行うための処理ルーチン
と、上記形状を上記予定のクリツピング囲み領
域に対してクリツプするための処理ルーチン
と、上記形状をマツピングするための処理ルー
チンとを記憶する記憶手段と、 (f) 上記変換決定手段、上記クリツピング決定手
段及び上記マツピング決定手段の上記所定の記
憶ビツトに対してユーザーが判断値をセツトす
ることを可能ならしめる手段と、 (g) 上記変換決定手段または上記クリツピング決
定手段または上記マツピング決定手段の上記所
定の記憶ビツトに対してユーザーが判断値をセ
ツトしたことに応答して、上記変換決定手段、
上記クリツピング決定手段及び上記マツピング
決定手段の上記所定の記憶ビツトの値に応じ
て、上記複数のレジスタに、関連する上記処理
ルーチンの分岐アドレスをロードする手段と、 (h) 上記形状を、ベクトルの列として上記グラフ
イツク表示システム上に描き、上記複数のレジ
スタにロードされた分岐アドレスに基づき処理
ルーチンを呼び出すことにより上記変換、クリ
ツピング及びマツピング処理を順次行う手段と
を具備する、 グラフイツク表示システムに於ける、変換、ク
リツピング、及びマツピングを制御する装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/821,363 US4821209A (en) | 1986-01-21 | 1986-01-21 | Data transformation and clipping in a graphics display system |
| US821363 | 1986-01-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62264388A JPS62264388A (ja) | 1987-11-17 |
| JPH0572627B2 true JPH0572627B2 (ja) | 1993-10-12 |
Family
ID=25233182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61282230A Granted JPS62264388A (ja) | 1986-01-21 | 1986-11-28 | グラフイツク表示システムに於ける変換、クリツピング、及びマツピングを制御する装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4821209A (ja) |
| EP (1) | EP0232004A3 (ja) |
| JP (1) | JPS62264388A (ja) |
| CA (1) | CA1264879C (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5231696A (en) * | 1987-05-14 | 1993-07-27 | France Telecom | Process and circuitry for implementing plotting of overextending curves inside a display window |
| US5003497A (en) * | 1988-12-15 | 1991-03-26 | Sun Micosystems Inc | Method for three-dimensional clip checking for computer graphics |
| US5079545A (en) * | 1989-01-13 | 1992-01-07 | Sun Microsystems, Inc. | Apparatus and method for processing graphical information to minimize page crossings and eliminate processing of information outside a predetermined clip window |
| US4970636A (en) * | 1989-01-23 | 1990-11-13 | Honeywell Inc. | Memory interface controller |
| US4982345A (en) * | 1989-01-23 | 1991-01-01 | International Business Machines Corporation | Interactive computer graphics display system processing method for identifying an operator selected displayed object |
| US5051737A (en) * | 1989-02-23 | 1991-09-24 | Silicon Graphics, Inc. | Efficient graphics process for clipping polygons |
| EP0569758A3 (en) * | 1992-05-15 | 1995-03-15 | Eastman Kodak Co | Method and apparatus for creating and storing three-dimensional characters and for their three-dimensional composition. |
| US5684937A (en) * | 1992-12-14 | 1997-11-04 | Oxaal; Ford | Method and apparatus for performing perspective transformation on visible stimuli |
| JPH0785308A (ja) * | 1993-07-02 | 1995-03-31 | Sony Corp | 画像表示方法 |
| USD362579S (en) | 1994-09-26 | 1995-09-26 | Short Daniel W | Cushion with storage pockets |
| US6307559B1 (en) | 1995-07-13 | 2001-10-23 | International Business Machines Corporation | Method and apparatus for color space conversion, clipping, and scaling of an image during blitting |
| US7542035B2 (en) * | 1995-11-15 | 2009-06-02 | Ford Oxaal | Method for interactively viewing full-surround image data and apparatus therefor |
| US6137497A (en) * | 1997-05-30 | 2000-10-24 | Hewlett-Packard Company | Post transformation clipping in a geometry accelerator |
| US5877773A (en) * | 1997-05-30 | 1999-03-02 | Hewlett-Packard Company | Multi-pass clipping in a geometry accelerator |
| US20050007453A1 (en) * | 2003-05-02 | 2005-01-13 | Yavuz Ahiska | Method and system of simultaneously displaying multiple views for video surveillance |
| US7528881B2 (en) * | 2003-05-02 | 2009-05-05 | Grandeye, Ltd. | Multiple object processing in wide-angle video camera |
| US7450165B2 (en) * | 2003-05-02 | 2008-11-11 | Grandeye, Ltd. | Multiple-view processing in wide-angle video camera |
| US7529424B2 (en) * | 2003-05-02 | 2009-05-05 | Grandeye, Ltd. | Correction of optical distortion by image processing |
| US20100002070A1 (en) | 2004-04-30 | 2010-01-07 | Grandeye Ltd. | Method and System of Simultaneously Displaying Multiple Views for Video Surveillance |
| US20050028215A1 (en) * | 2003-06-03 | 2005-02-03 | Yavuz Ahiska | Network camera supporting multiple IP addresses |
| US7119808B2 (en) * | 2003-07-15 | 2006-10-10 | Alienware Labs Corp. | Multiple parallel processor computer graphics system |
| US20080211816A1 (en) * | 2003-07-15 | 2008-09-04 | Alienware Labs. Corp. | Multiple parallel processor computer graphics system |
| US7893985B1 (en) | 2004-03-15 | 2011-02-22 | Grandeye Ltd. | Wide angle electronic camera with improved peripheral vision |
| US8427538B2 (en) * | 2004-04-30 | 2013-04-23 | Oncam Grandeye | Multiple view and multiple object processing in wide-angle video camera |
| US7366359B1 (en) * | 2004-07-08 | 2008-04-29 | Grandeye, Ltd. | Image processing of regions in a wide angle video camera |
| US7990422B2 (en) * | 2004-07-19 | 2011-08-02 | Grandeye, Ltd. | Automatically expanding the zoom capability of a wide-angle video camera |
| US20060062478A1 (en) * | 2004-08-16 | 2006-03-23 | Grandeye, Ltd., | Region-sensitive compression of digital video |
| US8860780B1 (en) | 2004-09-27 | 2014-10-14 | Grandeye, Ltd. | Automatic pivoting in a wide-angle video camera |
| US9141615B1 (en) | 2004-11-12 | 2015-09-22 | Grandeye, Ltd. | Interactive media server |
| US7894531B1 (en) | 2005-02-15 | 2011-02-22 | Grandeye Ltd. | Method of compression for wide angle digital video |
| US8723951B2 (en) * | 2005-11-23 | 2014-05-13 | Grandeye, Ltd. | Interactive wide-angle video server |
| US7991225B2 (en) * | 2006-03-03 | 2011-08-02 | University Of Alaska | Methods and systems for dynamic color equalization |
| US8767009B1 (en) * | 2012-06-26 | 2014-07-01 | Google Inc. | Method and system for record-time clipping optimization in display list structure |
| CN110990106B (zh) * | 2019-12-13 | 2023-03-31 | 腾讯云计算（北京）有限责任公司 | 数据展示方法、装置、计算机设备及存储介质 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3816726A (en) * | 1972-10-16 | 1974-06-11 | Evans & Sutherland Computer Co | Computer graphics clipping system for polygons |
| JPS5533286A (en) * | 1978-08-31 | 1980-03-08 | Fujitsu Ltd | Data processor |
| US4449201A (en) * | 1981-04-30 | 1984-05-15 | The Board Of Trustees Of The Leland Stanford Junior University | Geometric processing system utilizing multiple identical processors |
| NL8300872A (nl) * | 1983-03-10 | 1984-10-01 | Philips Nv | Multiprocessor-rekenmachinesysteem voor het tot een gekleurde afbeelding verwerken van in een hierarchische datastruktuur gedefinieerde objekt-elementen. |
| US4645459A (en) * | 1982-07-30 | 1987-02-24 | Honeywell Inc. | Computer generated synthesized imagery |
| US4667190A (en) * | 1982-07-30 | 1987-05-19 | Honeywell Inc. | Two axis fast access memory |
| DE3275669D1 (en) * | 1982-12-30 | 1987-04-16 | Ibm | Graphics display system and method |
| DE3381300D1 (de) * | 1983-03-31 | 1990-04-12 | Ibm | Abbildungsraumverwaltung und wiedergabe in einem bestimmten teil des bildschirms eines virtuellen mehrfunktionsterminals. |
| US4679038A (en) * | 1983-07-18 | 1987-07-07 | International Business Machines Corporation | Band buffer display system |
| US4646075A (en) * | 1983-11-03 | 1987-02-24 | Robert Bosch Corporation | System and method for a data processing pipeline |
| JPS60181977A (ja) * | 1984-02-29 | 1985-09-17 | Usac Electronics Ind Co Ltd | 線画処理方式 |
| JPS60241175A (ja) * | 1984-05-16 | 1985-11-30 | Mitsubishi Electric Corp | 図形処理装置 |
| US4625289A (en) * | 1985-01-09 | 1986-11-25 | Evans & Sutherland Computer Corp. | Computer graphics system of general surface rendering by exhaustive sampling |
| US4651278A (en) * | 1985-02-11 | 1987-03-17 | International Business Machines Corporation | Interface process for an all points addressable printer |
-
1986
- 1986-01-21 US US06/821,363 patent/US4821209A/en not_active Expired - Fee Related
- 1986-11-25 CA CA523775A patent/CA1264879C/en not_active Expired
- 1986-11-28 JP JP61282230A patent/JPS62264388A/ja active Granted
-
1987
- 1987-01-08 EP EP87300115A patent/EP0232004A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US4821209A (en) | 1989-04-11 |
| CA1264879A (en) | 1990-01-23 |
| CA1264879C (en) | 1990-01-23 |
| JPS62264388A (ja) | 1987-11-17 |
| EP0232004A2 (en) | 1987-08-12 |
| EP0232004A3 (en) | 1989-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0572627B2 (ja) | ||
| US5774133A (en) | Computer system with improved pixel processing capabilities | |
| US6650327B1 (en) | Display system having floating point rasterization and floating point framebuffering | |
| US4982345A (en) | Interactive computer graphics display system processing method for identifying an operator selected displayed object | |
| US4609917A (en) | Three-dimensional display system | |
| US4600919A (en) | Three dimensional animation | |
| CA2015518C (en) | Method and apparatus for moving control points in displaying digital typeface on raster output devices | |
| US6292192B1 (en) | System and method for the direct rendering of curve bounded objects | |
| JPS62500126A (ja) | 実時間計算および立体画面の透視図表示のコンピュ−タ図形処理システム | |
| JPH0564831B2 (ja) | ||
| US5003497A (en) | Method for three-dimensional clip checking for computer graphics | |
| GB2226479A (en) | Method and apparatus for fractional double buffering | |
| US4811241A (en) | Clipping of fixed character strings in a graphics system | |
| KR910009102B1 (ko) | 화상합성 장치 | |
| KR20100052850A (ko) | 2차원 벡터 그래픽 처리를 위한 라스터라이저 및 그 방법 | |
| JPH03119387A (ja) | デジタル活字面の輪郭を形成する方法およびその装置 | |
| JP2763481B2 (ja) | 画像合成装置及び画像合成方法 | |
| CA1264878A (en) | Circle/ellipse generation in a graphics system | |
| GB2309873A (en) | Method of mapping a source pixel image to a destination pixel space | |
| KR0153664B1 (ko) | 3차원 도형 생성기 | |
| WO1992012496A1 (en) | Computer system with enhanced image and graphics capabilities | |
| Siu et al. | DMKS. system kernel for multimedia integration | |
| Myers | Fundamental concepts of microcomputer graphics | |
| JPH04331988A (ja) | ストローク文字生成装置 | |
| JPS61159690A (ja) | Ｃｒｔディスプレイ装置における半透明図形描画回路 |