JPH0572646B2 - - Google Patents

Info

Publication number
JPH0572646B2
JPH0572646B2 JP58243888A JP24388883A JPH0572646B2 JP H0572646 B2 JPH0572646 B2 JP H0572646B2 JP 58243888 A JP58243888 A JP 58243888A JP 24388883 A JP24388883 A JP 24388883A JP H0572646 B2 JPH0572646 B2 JP H0572646B2
Authority
JP
Japan
Prior art keywords
transistor
magnetic head
circuit
disconnection
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58243888A
Other languages
Japanese (ja)
Other versions
JPS60136910A (en
Inventor
Maki Yoshinaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP24388883A priority Critical patent/JPS60136910A/en
Publication of JPS60136910A publication Critical patent/JPS60136910A/en
Publication of JPH0572646B2 publication Critical patent/JPH0572646B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B33/00Constructional parts, details or accessories not provided for in the other groups of this subclass
    • G11B33/10Indicating arrangements; Warning arrangements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/455Arrangements for functional testing of heads; Measuring arrangements for heads
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02Control of operating function, e.g. switching from recording to reproducing
    • G11B19/04Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions

Landscapes

  • Digital Magnetic Recording (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、断線異常検出技術さらには磁気ヘ
ツドの断線異常検出に適用して特に有効な技術に
関するもので、たとえば、デジタルデータ記録用
薄膜磁気ヘツドにおける断線異常検出に利用して
有効な技術に関するものである。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a technology for detecting wire breakage abnormalities and a technology that is particularly effective when applied to detecting wire breakage abnormalities in magnetic heads. It relates to techniques that are effective in detecting anomalies.

〔背景技術〕[Background technology]

例えば磁気デイスク装置におけるデイジタルデ
ータ記録用の薄膜磁気ヘツドにおいては、断線に
よる異常が発生する場合が多い。このような異常
が発生した場合は直ちに検出できるような態勢が
必要である。さらに、その異常の検出は書込動作
中に行なえるようにすることが望ましい。という
のは、書込動作中の異常を発見することができれ
ば、それ以上の無駄な書込動作を続行しなくてす
み、早期のうちに適切な処置を施すことができる
からである。
For example, in thin film magnetic heads for recording digital data in magnetic disk devices, abnormalities often occur due to wire breaks. If such an abnormality occurs, a system must be in place to detect it immediately. Furthermore, it is desirable that the abnormality can be detected during the write operation. This is because if an abnormality during a write operation can be discovered, there is no need to continue any more wasteful write operations, and appropriate measures can be taken at an early stage.

そこで、本発明者は、断線検出技術、特に、デ
ジタルデータ記録用の磁気ヘツドの断線異常検出
技術について以下に述べるような技術を開発し
た。
Therefore, the inventors of the present invention have developed a technique for detecting a disconnection, particularly a disconnection abnormality detection technique for a magnetic head for recording digital data, as described below.

すなわち、デジタル入力信号に応じて切換えら
れる電流によつて駆動される磁気ヘツドの端子電
圧を検出することにより該ヘツドの断線異常を検
出する、というものである。これについて、さら
に詳細に説明すると以下のとおりである。
That is, by detecting the terminal voltage of a magnetic head driven by a current switched in accordance with a digital input signal, a disconnection abnormality in the magnetic head is detected. This will be explained in more detail below.

先ず、第1図はこの発明に先だつて検討された
断線異常検出回路の接続状態を示す。また、第2
図はその断線異常検出回路を示す。
First, FIG. 1 shows the connection state of a disconnection abnormality detection circuit that was studied prior to the present invention. Also, the second
The figure shows the disconnection abnormality detection circuit.

第1図において、デジタル入力信号Dinは入力
部10から駆動回路12に入力される。駆動回路
12は互いに相補な書込駆動信号VinX,VinY
を書込回路14に与える。書込回路14は、ブリ
ツジ状に接続された4つのnpnバイポーラトラン
ジスタQ1,Q2,Q3,Q4および定電流回路
16から構成され、薄膜磁気ヘツド20に流れる
電流の方向を、上記書込駆動信号VinX,VinY
に応じて、交互に切換える動作を行なう。この書
込回路14によつて書込駆動される磁気ヘツド2
0の両端子に現ゑれる電圧Vx,Vyが、磁気ヘツ
ド断線異常検出回路30に入力されるようになつ
ている。
In FIG. 1, a digital input signal Din is input from an input section 10 to a drive circuit 12. The drive circuit 12 receives mutually complementary write drive signals VinX and VinY.
is applied to the write circuit 14. The write circuit 14 is composed of four npn bipolar transistors Q1, Q2, Q3, Q4 connected in a bridge shape and a constant current circuit 16, and the direction of the current flowing through the thin film magnetic head 20 is determined by the write drive signal VinX. , VinY
Depending on the situation, the switching operation is performed alternately. The magnetic head 2 is driven for writing by this writing circuit 14.
The voltages Vx and Vy appearing at both terminals of 0 are input to a magnetic head disconnection abnormality detection circuit 30.

上記書込回路14は電源の正側(接地電位)と
負側Veeとの間で動作する。また、電源の正側
(接地側)のトランジスタQ1,Q3にはそれぞ
れ抵抗R1,R2が並列に接続されている。
The write circuit 14 operates between the positive side (ground potential) and the negative side Vee of the power supply. Further, resistors R1 and R2 are connected in parallel to transistors Q1 and Q3 on the positive side (ground side) of the power supply, respectively.

磁気ヘツド断線異常検出回路30は、npnバイ
ポーラトランジスタQ11,Q12とQ13の共
通エミツタを定電流回路32を介して電源の負側
に接続してなるカーレントスイツチにより構成さ
れている。一方のトランジスタQ11,Q12
は、その各ベースに上記磁気ヘツド20の端子電
圧Vx,Vyが入力されるとともに、その共通コレ
クタが異常検出出力OUTになつている。また、
他方のトランジスタQ13は、そのコレクタが接
地電位に接続されるとともに、そのベースに所定
の参照電圧Vreflが入力されている。そして、端
子電圧Vx,Vyのいずれか一方が上記参照電圧
Vreflよりも高くなると、つまり接地電位側に近
付くと、出力OUTから電流が流れ込む状態とな
り、この状態が異常検出状態となるように構成さ
れている。
The magnetic head disconnection abnormality detection circuit 30 is constituted by a current switch in which the common emitters of NPN bipolar transistors Q11, Q12 and Q13 are connected to the negative side of the power supply via a constant current circuit 32. One transistor Q11, Q12
The terminal voltages Vx and Vy of the magnetic head 20 are input to each base thereof, and the common collector serves as an abnormality detection output OUT. Also,
The other transistor Q13 has its collector connected to the ground potential, and has a predetermined reference voltage Vrefl input to its base. Then, one of the terminal voltages Vx and Vy is the reference voltage above.
The configuration is such that when it becomes higher than Vrefl, that is, when it approaches the ground potential side, a current flows from the output OUT, and this state becomes an abnormality detection state.

ここで、第3図は、上記磁気ヘツド20の両端
子に現われる電圧Vx,Vyの波形を書込駆動信号
VinX,VinYとともに示したものである。同図
において、Aは正常時の電圧波形を、またBは断
線異常時の電圧波形をそれぞれ示す。両電圧Vx,
Vyは互いに同じ波形を交互にとる。
Here, FIG. 3 shows the waveforms of the voltages Vx and Vy appearing at both terminals of the magnetic head 20 as a write drive signal.
This is shown along with VinX and VinY. In the figure, A indicates a voltage waveform during normal operation, and B indicates a voltage waveform during abnormal disconnection. Both voltages Vx,
Vy takes the same waveform alternately.

ここで、正常時(A)における一方の端子電圧Vx
の波形に着目してみると、先ず、駆動信号VinX
が“H”レベルでVinYが“L”レベルになるこ
とにより、上記書込回路14のトランジスタQ
1,Q4がON(導通)でQ2,Q3がOFF(非導
通)となる区間t1では、トランジスタQ1−ヘ
ツド20−トランジスタQ4を通つて定電圧回路
16に一定電流1wが流れる。このときの電圧Vx
は、接地電位GDからトランジスタQ1のベー
ス・エミツタ間電圧Vbe分だけ引いた電圧VHを
とる。
Here, one terminal voltage Vx in normal state (A)
Looking at the waveform of the drive signal VinX, first
is at the "H" level and VinY is at the "L" level, so that the transistor Q of the write circuit 14
In a period t1 where Q1 and Q4 are ON (conducting) and Q2 and Q3 are OFF (non-conducting), a constant current 1W flows through the constant voltage circuit 16 through the transistor Q1, the head 20, and the transistor Q4. Voltage Vx at this time
takes the voltage VH obtained by subtracting the base-emitter voltage Vbe of the transistor Q1 from the ground potential GD.

次に、駆動信号VinX,VinYが切換わると、
この切換わりタイミングにやや遅れてトランジス
タQ1,Q4がOFFでQ2,Q3がONとなつ
て、ヘツド20に流れる駆動電流の方向が切換え
られる。そして、その切換わり初期の区間t2で
は、上記ヘツド20のインダクタンス成分Lによ
る過渡状態により、電圧Vxは一旦負側電圧VLま
で大きく落込んだあと、過渡状態終了とともに上
昇し、最終的に電圧VMにて落着く。このときの
電圧VMは、上記電圧VHから上記磁気ヘツド2
0の抵抗成分Riによる電圧降下分Vir(Vir=Iw・
Ri)を引いた値(VM=VH−Iw・Ri)に相当す
る。
Next, when the drive signals VinX and VinY are switched,
A little later than this switching timing, transistors Q1 and Q4 are turned off and transistors Q2 and Q3 are turned on, and the direction of the drive current flowing through the head 20 is switched. In the initial period t2 of switching, the voltage V Calm down to VM. At this time, the voltage VM is calculated from the voltage VH to the magnetic head 2.
Voltage drop Vir due to resistance component Ri of 0 (Vir=Iw・
(VM = VH - Iw・Ri).

このあと、ヘツド20の駆動電流の方向が切換
えられまでの区間t3は、上記電圧VMが続く。
After this, the voltage VM continues for a period t3 until the direction of the drive current of the head 20 is switched.

そして、駆動信号VinX,VinYが再び切換わ
ると、この切換わりタイミングにやや遅れてトラ
ンジスタQ1,Q4がONでQ2,Q3がOFFと
なつて、ヘツド20に流れる駆動電流の方向が切
換えられ、電圧VxがVHとなる区間t1の状態
に戻る。
Then, when the drive signals VinX and VinY switch again, transistors Q1 and Q4 turn on and Q2 and Q3 turn off with a slight delay from this switching timing, and the direction of the drive current flowing to the head 20 is switched, and the voltage The state returns to the state in section t1 where Vx becomes VH.

以上のようにして、端子電圧Vxは区間t1,
t2,t3の状態を繰返す。他方の端子電圧Vy
も同様の変化を繰返す。
As described above, the terminal voltage Vx is set in the interval t1,
The states of t2 and t3 are repeated. Other terminal voltage Vy
repeats the same changes.

磁気ヘツド20が断線した異常時(B)では、ヘツ
ド20を通つて電流が流れないため、上記電圧
Vx,VyはVHとVLを交互にとるだけである。
このとき、上記区間t1における上記電圧Vx,
Vyは、トランジスタQ1に並列に接続された抵
抗R1により、電圧VH(VH=−Vbe)を越えて
接地電位GNDに近付くようになる。従つて、前
記参照電圧Vref1をVHとGNDの中間に設定し
ておけば、断線異常が生じたときに前記異常出力
OUTに電流が流れ込むようになり、これにより
磁気ヘツド20の断線異常を書込動作中に検出す
ることができるようになる。
In the abnormal situation (B) when the magnetic head 20 is disconnected, no current flows through the head 20, so the above voltage
Vx and Vy simply take VH and VL alternately.
At this time, the voltage Vx in the interval t1,
Vy exceeds the voltage VH (VH=-Vbe) and approaches the ground potential GND by the resistor R1 connected in parallel to the transistor Q1. Therefore, if the reference voltage Vref1 is set between VH and GND, the abnormal output will be activated when a disconnection abnormality occurs.
A current now flows into OUT, thereby making it possible to detect a disconnection abnormality in the magnetic head 20 during a write operation.

しかしながら、かかる技術においては、上記端
子電圧Vx,Vyの変化幅がトランジスタQ1,Q
2のベース・エミツタ間電圧降下Vbe分の幅しか
なく、しかも抵抗R1,R2とそのまわりの寄生
容量とにより時定数により、電圧Vx,VyのVH
を越えてからの上昇は非常に緩慢である。このた
め、参照電圧Vref1の設定条件が非常にきわど
く、またデジタル入力信号Dinの変化が高速にな
ると、電圧Vx,Vyの上昇幅がさらに小さくなつ
て確実な検出を行なえなくなる。すなわち、検出
感度が入力信号周波数に依存する(図3中の期間
t4が周波数増加とともに短かくなる)という問
題が生ずるということが本発明者によつてあきら
かとされた。
However, in this technology, the width of change in the terminal voltages Vx and Vy of the transistors Q1 and Q
The voltage drop Vbe between the base and emitter of 2 is only the width, and the time constant due to the resistors R1 and R2 and the parasitic capacitance around them causes
The rise after exceeding this point is very slow. Therefore, if the setting conditions for the reference voltage Vref1 are very strict and the digital input signal Din changes quickly, the rise in the voltages Vx and Vy becomes even smaller, making it impossible to perform reliable detection. That is, the inventor has found that a problem arises in that the detection sensitivity depends on the input signal frequency (the period t4 in FIG. 3 becomes shorter as the frequency increases).

〔発明の目的〕[Purpose of the invention]

この発明の目的は、書込動作中の磁気ヘツドの
断線異常を判別するための参照電圧の設定幅に余
裕をもたせることができるとともに、、エジタル
入力信号が高速であつても確実に検出動作が行な
えるようにした断線異常検出技術を提供するもの
である。
It is an object of the present invention to provide a margin in the reference voltage setting range for determining a disconnection abnormality in a magnetic head during a write operation, and to ensure that the detection operation can be performed reliably even when the digital input signal is high speed. The present invention provides a disconnection abnormality detection technology that enables the detection of wire breakage.

この発明の前記ならびにそのほかの目的と新規
な特徴については、本明細書の記述および添附図
面から明らかになるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕 本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば、下記のとおりであ
る。
[Summary of the Invention] A brief overview of typical inventions disclosed in this application is as follows.

すなわち、磁気ヘツドの駆動電流が切換えられ
る直前のタイミングを捕えて断線異常の検出を行
なうことにより、断線異常を判別するための参照
電圧の設定幅に余裕をもたせることができるとと
もに、デジタル入力信号が高速であつても確実に
検出動作が行なえる、すなわち検出感度が入力信
号周波数に依存しないようにする、という目的を
達成するものである。
In other words, by detecting a disconnection abnormality by capturing the timing immediately before the drive current of the magnetic head is switched, it is possible to provide a margin for the setting range of the reference voltage for determining a disconnection abnormality, and also to ensure that the digital input signal is This achieves the purpose of ensuring that the detection operation can be performed reliably even at high speeds, that is, that the detection sensitivity does not depend on the input signal frequency.

〔実施例〕〔Example〕

以下、この発明の代表的な実施例を図面を参照
しながら説明する。
Hereinafter, typical embodiments of the present invention will be described with reference to the drawings.

なお、図面において同一あるいは相当する部分
は同一符号で示す。
In addition, the same or corresponding parts are indicated by the same reference numerals in the drawings.

先ず、第4図はこの発明による断線異常検出回
路の接続状態を示す。また、第5図はその断線異
常検出回路を示す。
First, FIG. 4 shows the connection state of the disconnection abnormality detection circuit according to the present invention. Moreover, FIG. 5 shows the disconnection abnormality detection circuit.

第4図において、デジタル入力信号Dinは入力
部10から駆動回路12に入力される。駆動回路
12は互いに相補な書込駆動信号VinX,VinY
を書込回路14に与える。書込回路14は、ブリ
ツジ状に接続された4つのnpnバイポーラトラン
ジスタQ1,Q2,Q3,Q4および定電流回路
16から構成され、薄膜磁気ヘツド20に流れる
電流の方向を、上記書込駆動信号VinX,VinY
に応じて、交互に切換える動作を行なう。この書
込回路14によつて書込駆動される磁気ヘツド2
0の両端子に現われる電圧Vx,Vyが、磁気ヘツ
ド断線異常検出回路30に入力されるようになつ
ている。
In FIG. 4, a digital input signal Din is input from an input section 10 to a drive circuit 12. The drive circuit 12 receives mutually complementary write drive signals VinX and VinY.
is applied to the write circuit 14. The write circuit 14 is composed of four npn bipolar transistors Q1, Q2, Q3, Q4 connected in a bridge shape and a constant current circuit 16, and the direction of the current flowing through the thin film magnetic head 20 is determined by the write drive signal VinX. , VinY
Depending on the situation, the switching operation is performed alternately. The magnetic head 2 is driven for writing by this writing circuit 14.
The voltages Vx and Vy appearing at both terminals of 0 are input to a magnetic head disconnection abnormality detection circuit 30.

上記書込回路14は電源の正側(接地電位)と
負側Veeとの間で動作する。また、電源の正側の
トランジスタQ1,Q3にはそれぞれ抵抗R1,
R2が並列に接続されている。
The write circuit 14 operates between the positive side (ground potential) and the negative side Vee of the power supply. In addition, the transistors Q1 and Q3 on the positive side of the power supply have resistors R1 and R1, respectively.
R2 is connected in parallel.

磁気ヘツド断線異常検出回路30は、互いに共
通エミツタ接続された2組のnpnバイポーラトラ
ンジスタQ21,Q22とQ23,Q24を有す
る。各組内の一方のバイポーラトランジスタQ2
1,Q24はそれぞれ、そのコレクタが接地電位
に接続されるとともに、そのベースに上記磁気ヘ
ツド20の端子電圧Vx,Vyが入力される。ま
た、各組内の他方のバイポーラトランジスタQ2
2,Q23は、そのコレクタが共通接続されて異
常検出出力OUTされるとともに、そのベースに
所定の参照電圧Vref2が入力される。また、一
方の組のトランジスタQ21,Q22の共通エミ
ツタはnpnバイポーラトランジスタQ25を直列
に介して定電流回路32に接続されている。同様
に、他方の粗のトランジスタQ23,Q24の共
通エミツタもnpnバイポーラトランジスタQ26
を直列に介して上記定電流回路32に接続されて
いる。そして、その定電流回路32は電源の負側
Veeに接続されて一定の電流を流すようになつて
いる。これにより、トランジスタQ21とQ2
2、トランジスタQ23とQ24はそれぞれカー
レントスイツチとして相補的に導通動作する。ま
た、トラジスタQ25,Q26はその2つのカー
レントスイツチの動作制御を行なう。つまり、一
方のカーレントスイツチはトランジスタQ25が
ON状態のときだけ、また他方のカーレントスイ
ツチはトランジスタQ26がON状態のときだけ
それぞれ動作する。そのトランジスタQ25,Q
26のON−OFFは上記駆動信号VinX,VinYに
よつて制御される。
The magnetic head disconnection abnormality detection circuit 30 has two sets of npn bipolar transistors Q21, Q22 and Q23, Q24 whose emitters are connected to each other. One bipolar transistor Q2 in each set
1 and Q24 have their collectors connected to the ground potential, and the terminal voltages Vx and Vy of the magnetic head 20 are input to their bases. In addition, the other bipolar transistor Q2 in each set
2 and Q23 have their collectors connected in common to provide an abnormality detection output OUT, and a predetermined reference voltage Vref2 is input to their bases. Further, the common emitters of transistors Q21 and Q22 of one set are connected to a constant current circuit 32 via an npn bipolar transistor Q25 in series. Similarly, the common emitter of the other coarse transistors Q23 and Q24 is also connected to the npn bipolar transistor Q26.
The constant current circuit 32 is connected to the constant current circuit 32 in series. The constant current circuit 32 is connected to the negative side of the power supply.
It is connected to Vee and allows a constant current to flow through it. As a result, transistors Q21 and Q2
2. Transistors Q23 and Q24 operate complementary to each other as current switches. Further, transistors Q25 and Q26 control the operation of the two current switches. In other words, one current switch has transistor Q25.
The other current switch operates only when the transistor Q26 is in the ON state. The transistor Q25,Q
ON/OFF of 26 is controlled by the drive signals VinX and VinY.

異常のような構成により、Vx<Vref2であつ
て、かつVinXが“H”のとき、あるいはVy<
Vref2であつて、かつVinYが“H”のときだ
け、上記異常検出出力OUTから電流Ioが流れ込
む状態となり、この状態が異常検出状態となるよ
うに構成されている。
Due to an abnormal configuration, when Vx<Vref2 and VinX is “H”, or Vy<
Only when Vref2 and VinY are "H" is a state in which current Io flows from the abnormality detection output OUT, and this state becomes an abnormality detection state.

第6図は、上記磁気ヘツド20の両端子に現わ
れる電圧Vx,Vyの波形を書込駆動信号VinX,
VinYとともに示したものである。同図におい
て、Aは正常時の電圧波形を、またBは断線異常
時の電圧波形をそれぞれ示す。両電圧Vx,Vyは
互いに同じ波形を交互にとる。
FIG. 6 shows the waveforms of the voltages Vx and Vy appearing at both terminals of the magnetic head 20 as the write drive signals VinX and Vy.
This is shown together with VinY. In the figure, A indicates a voltage waveform during normal operation, and B indicates a voltage waveform during abnormal disconnection. Both voltages Vx and Vy alternately take the same waveform.

ここで、正常時(A)における一方の電圧Vxの波
形に着目してみると、先ず、駆動信号VinXが
“H”レベルでVinYが“L”レベルになること
により、上記書込回路14のトランジスタQ1,
Q4がON(導通)でQ2,Q3がOFF(非導通)
となる区間t1では、トランジスタQ1−ヘツド
20−トランジスタQ4を通つて定電流回路16
に一定電流1wが流れる。このときの電圧Vxは、
接地電位GNDからトランジスタQ1のベース・
エミツタ間電圧Vbe分だけ引いた電圧VHをと
る。
Here, if we pay attention to the waveform of one voltage V x in the normal state (A), first, the drive signal VinX becomes "H" level and VinY becomes "L" level, so that the write circuit 14 transistor Q1,
Q4 is ON (conducting) and Q2 and Q3 are OFF (non-conducting)
In the interval t1, the constant current circuit 16 passes through the transistor Q1, the head 20, and the transistor Q4.
A constant current of 1W flows through. The voltage Vx at this time is
From the ground potential GND to the base of transistor Q1
Take the voltage VH subtracted by the emitter voltage Vbe.

次に、駆動信号VniX,VinYが切換わると、
この切換わりタイミングにやや遅れてトランジス
タQ1,Q4がOFFでQ2,Q3がONとなつ
て、ヘツド20に流れる駆動電流の方向が切換え
られる。そして、その切換わり初期の区間t2で
は、上記ヘツド20のインダクタンス成分Lによ
る過渡状態により、電圧Vxは一旦負側電圧VLま
でへ大きく落込んだあと、過渡状態終了とともに
上昇し、最終的に電圧VMにて落着く。このとき
の電圧VMは、上記電圧VHから上記磁気ヘツド
20の抵抗成分Riによる電圧降下分Vi(Vi=
Iw・Ri)を引いたものに相当する。
Next, when the drive signals VniX and VinY are switched,
A little later than this switching timing, transistors Q1 and Q4 are turned off and transistors Q2 and Q3 are turned on, and the direction of the drive current flowing through the head 20 is switched. In the initial period t2 of the switching, the voltage Vx once drops significantly to the negative side voltage VL due to the transient state caused by the inductance component L of the head 20, and then rises as the transient state ends, and finally the voltage Calm down to VM. The voltage VM at this time is a voltage drop Vi (Vi=
It is equivalent to minus Iw・Ri).

このあと、へツド20の駆動電流の方向が切換
られるまでの区間t3は、上記電圧VMが続く。
After this, the voltage VM continues for a period t3 until the direction of the drive current of the head 20 is switched.

そして、駆動信号VinX,VinYが再び切換わ
ると、この切換わりタイミングにやや遅れてトラ
ンジスタQ1,Q4がONでQ2,Q3がOFFと
なつて、ヘツド20に流れる駆動電流の方向が切
換えられ、電圧VxがVHとなる区間t1の状態
に戻る。
Then, when the drive signals VinX and VinY switch again, with a slight delay from this switching timing, transistors Q1 and Q4 turn on and Q2 and Q3 turn off, and the direction of the drive current flowing to the head 20 is switched, and the voltage The state returns to the state in section t1 where Vx becomes VH.

以上のようにして、端子電圧Vxは区間t1,
t2,t3の状態を繰返す。他方の端子電圧Vy
も同様の変化を繰返す。
As described above, the terminal voltage Vx is set in the interval t1,
The states of t2 and t3 are repeated. Other terminal voltage Vy
repeats the same changes.

磁気ヘツド20が断線した異常時(B)では、ヘツ
ド20を通つて電流が流れないため、上記電圧
Xx、VyはVHとVLを交互にとるだけである。
In the abnormal situation (B) when the magnetic head 20 is disconnected, no current flows through the head 20, so the above voltage
Xx and Vy simply take VH and VL alternately.

ここで、上記参照電圧Vref2をVMとVLの中
間に設定しておく。そして、この状態でもつて断
線異常が生じると、上記駆動信号VinX(VinY)
が“L”から“H”に切換えられてから上記磁気
ヘツド20の駆動電流が切換わるまでの遅延時間
tdの間にて、Vx<Vref2であつて、かつVinX
が“H”の条件(あるいはVy<Vref2であつ
て、かつVinYが“H”の条件)が成立し、この
期間(td)にて上記異常検出出力OUTから電流
Ioが流れ込む状態となる。つまり、出力OUTか
ら異常検出状態が出力されるようになる。すなわ
ち電流Ioが流れる時間tdを測定することによつ
て、異常か否かの検出を行なうことができる。
Here, the reference voltage Vref2 is set between VM and VL. If a disconnection abnormality occurs even in this state, the above drive signal VinX (VinY)
Delay time from when is switched from "L" to "H" until the drive current of the magnetic head 20 is switched
During td, Vx<Vref2 and VinX
The condition that is “H” (or the condition that Vy<Vref2 and VinY is “H”) is established, and during this period (td), the current from the abnormality detection output OUT is
Io is in a state of flowing. In other words, the abnormality detection state is output from the output OUT. That is, by measuring the time td during which the current Io flows, it is possible to detect whether or not there is an abnormality.

以上のようにして、磁気ヘツド20の断線異常
が書込動作中に検出されるのであるが、ここで注
目すべきことは、その異常状態を判別するための
参照電圧Vref2の設定範囲がVLからVMまでの
大きな幅をもつているということである。これに
より、その参照電圧Vref2は余裕をもつて設定
することができ、若干の電圧変動があつても電流
Ioが流れ込んでいる時間を測定することにより確
実に異常の有無を判別することができる。また、
磁気ヘツド20の駆動電流が切換えられる直前に
おける上記端子電圧Vx、Vyは異常時と正常時と
で確実に大きな差異を示し、かつ、その期間tdは
回路遅延によるもので入力信号周波数には依存し
ないため、デジタル入力信号Dinの切換わり速度
が速くなつても、断線異常の有無を確実に検出す
ることができる。
As described above, a disconnection abnormality in the magnetic head 20 is detected during the write operation.What should be noted here is that the setting range of the reference voltage Vref2 for determining the abnormal state is from VL to This means that it has a wide range up to VM. As a result, the reference voltage Vref2 can be set with a margin, and even if there is a slight voltage fluctuation, the current
By measuring the time during which Io is flowing, it is possible to reliably determine the presence or absence of an abnormality. Also,
The above terminal voltages Vx and Vy immediately before the drive current of the magnetic head 20 is switched definitely show a large difference between abnormal and normal times, and the period td is due to circuit delay and does not depend on the input signal frequency. Therefore, even if the switching speed of the digital input signal Din increases, the presence or absence of a disconnection abnormality can be reliably detected.

〔効果〕〔effect〕

(1) デジタル入力信号に応じて切換えられる電流
によつて駆動される磁気ヘツドの端子電圧を検
出することにより該ヘツドの断線異常を検出す
るようになすとともに、上記磁気ヘツドの駆動
電流が切換えられる直前の該磁気ヘツドの端子
電圧を所定の参照電圧と比較し、この比較結果
から断線異常の有無を検出するようにしたこと
により、書込動作中の磁気ヘツドの断線異常を
判別するための参照電圧の設定幅に余裕をもた
せることができ、これにより断線異常を確実に
検出することができる、という効果が得られ
る。
(1) A disconnection abnormality in the magnetic head is detected by detecting the terminal voltage of the magnetic head driven by a current that is switched according to a digital input signal, and the driving current of the magnetic head is switched. By comparing the immediately preceding terminal voltage of the magnetic head with a predetermined reference voltage and detecting the presence or absence of a disconnection abnormality based on the comparison result, it can be used as a reference for determining a disconnection abnormality of the magnetic head during a write operation. It is possible to provide a margin for the voltage setting range, and as a result, it is possible to obtain the effect that a disconnection abnormality can be reliably detected.

(2) また、デジタル入力信号に応じて切換えられ
る電流によつて駆動される磁気ヘツドの端子電
圧を検出することにより該ヘツドの断線異常を
検出するようになすとともに、上記磁気ヘツド
の駆動電流が切換えられる直前の該磁気ヘツド
の端子電圧を所定の参照電圧と比較し、この比
較結果から断線異常の有無を検出するようにし
たことにより、断線異常の有無による電圧の変
化を確実に捕えることができ、これによりデジ
タル入力信号が高速であつても確実に検出動作
を行なうことができる、という効果が得られ
る。
(2) In addition, by detecting the terminal voltage of the magnetic head driven by a current switched according to a digital input signal, a disconnection abnormality in the head is detected, and the driving current of the magnetic head is By comparing the terminal voltage of the magnetic head immediately before switching with a predetermined reference voltage and detecting the presence or absence of a disconnection abnormality based on the comparison result, it is possible to reliably detect changes in voltage due to the presence or absence of a disconnection abnormality. As a result, even if the digital input signal is high-speed, the detection operation can be performed reliably.

(3) さらに、上記磁気ヘツドの端子電圧の検出タ
イミングを、上記デジタル入力信号の切換タイ
ミングと上記磁気ヘツドの駆動電流の切換タイ
ミングとの間の遅延時間差によつて定めるよう
にしたことにより、入力信号周波数に依存しな
い検出となり、また断線異常の検出タイミング
を簡単かつ最適に設定することができる、とい
う効果が得られる。
(3) Furthermore, by determining the detection timing of the terminal voltage of the magnetic head based on the delay time difference between the switching timing of the digital input signal and the switching timing of the drive current of the magnetic head, the input The detection is independent of the signal frequency, and the detection timing of disconnection abnormality can be easily and optimally set.

以上本発明者によつてなされた発明を実施例に
もとづき具体的に説明したが、この発明は上記実
施例に限定されるものではなく、その要旨を逸脱
したい範囲で種々変更可能であることはいうまで
もない。例えば上記書込回路14や異常検出回路
30などは、MOS型素子を用いて構成したもの
であつてもよい。また、異常検出回路のQ25,
Q26のベース入力はVinX,VinY(駆動回路出
力側)のかわりに駆動回路の入力側であつてもよ
い。
Although the invention made by the present inventor has been specifically explained above based on examples, this invention is not limited to the above-mentioned examples, and may be modified in various ways without departing from the gist thereof. Needless to say. For example, the write circuit 14, the abnormality detection circuit 30, etc. may be constructed using MOS type elements. Also, Q25 of the abnormality detection circuit,
The base input of Q26 may be the input side of the drive circuit instead of VinX, VinY (drive circuit output side).

〔利用分野〕[Application field]

以上の説明では主として本発明者によつてなさ
れた発明をその背景となつた利用分野である薄膜
磁気ヘツドの断線異常検出技術に適用した場合に
ついて説明したが、それに限定されるものではな
く、例えば、通常の磁気記録用ヘツドにおける断
線異常検出技術などにも適用できる。少なくとも
電流駆動型の磁気ヘツドの断線異常検出には適用
できる。
In the above explanation, the invention made by the present inventor is mainly applied to the field of application which is the background of the invention, which is the disconnection abnormality detection technology of thin film magnetic heads. However, the present invention is not limited to this, for example The present invention can also be applied to disconnection abnormality detection technology in ordinary magnetic recording heads. It can be applied at least to detecting disconnection abnormalities in current-driven magnetic heads.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明に先だつて検討された磁気ヘ
ツド断線異常検出回路の接続状態を示す回路図、
第2図は第1図に示した異常検出回路の要部を示
す回路図、第3図は第1図および第2図に示した
回路の動作をするための波形図、第4図はこの発
明による磁気ヘツド断線異常検出回路の接続状態
を示す回路図、第5図は第4図に示した異常検出
回路の要部を示す回路図、第6図は第4図および
第5図に示した回路の動作を説明するための波形
図である。 10……デジタル信号入力部、12……駆動回
路、14……書込回路、16……定電流回路、2
0……薄膜磁気ヘツド、30……断線異常検出回
路、32……定電流回路、Din……デジタル入力
信号、VinX,VinY……書込駆動信号、Vx,Vy
……磁気ヘツドの端子電圧、OUT……異常検出
出力、L……磁気ヘツドのインダクタンス成分、
Ri……磁気ヘツドの抵抗成分、Vee……電源の負
側、GND……接地電位(電源の正側)、Vref1,
Vref2……参照電圧、Q1〜Q4,Q11〜Q
13,Q21〜Q26……トランジスタ(npnバ
イポーラトランジスタ)。
FIG. 1 is a circuit diagram showing the connection state of a magnetic head disconnection abnormality detection circuit that was studied prior to the present invention.
Figure 2 is a circuit diagram showing the main parts of the abnormality detection circuit shown in Figure 1, Figure 3 is a waveform diagram for operating the circuit shown in Figures 1 and 2, and Figure 4 is a circuit diagram showing the main parts of the abnormality detection circuit shown in Figure 1. A circuit diagram showing the connection state of the magnetic head disconnection abnormality detection circuit according to the invention, FIG. 5 is a circuit diagram showing the main part of the abnormality detection circuit shown in FIG. 4, and FIG. FIG. 3 is a waveform diagram for explaining the operation of the circuit. 10... Digital signal input section, 12... Drive circuit, 14... Write circuit, 16... Constant current circuit, 2
0... Thin film magnetic head, 30... Disconnection abnormality detection circuit, 32... Constant current circuit, Din... Digital input signal, VinX, VinY... Write drive signal, V x , V y
...Magnetic head terminal voltage, OUT...Abnormality detection output, L...Magnetic head inductance component,
Ri...Resistance component of magnetic head, Vee...Negative side of power supply, GND...Ground potential (positive side of power supply), Vref1,
Vref2...Reference voltage, Q1~Q4, Q11~Q
13, Q21 to Q26...transistors (npn bipolar transistors).

Claims (1)

【特許請求の範囲】 1 書込駆動信号によつて磁気ヘツドをブリツジ
駆動する出力信号をその一対の出力端子に形成す
る書込回路のかかる書込駆動信号によつてスイツ
チ動作される第1のトランジスタと、 そのベースが上記書込回路の一対の出力端子の
うちの一方の出力端子に接続された第2のトラン
ジスタと、 そのベースが基準電源に接続され、かつそのエ
ミツタが上記第2のトランジスタのエミツタと共
通接続されてなることによつて上記第2のトラン
ジスタと差動動作するようにされた第3のトラン
ジスタとを少なくとも備えてなり、 上記基準電源の電圧は、上記第1のトランジス
タが上記書込駆動信号によつてオン状態にされて
から、上記一方の出力端子に出力信号がかかる書
込駆動信号に応じて変化するまでの間において上
記一方の出力端子に現れる磁気ヘツドの非断線の
場合の電位と断線の場合の電位との中間の電位に
されてなり、 上記第1のトランジスタと上記第3のトランジ
スタとの直列経路に流れる電流によつて上記磁気
へツドの断線を検出するようにされてなることを
特徴とする磁気ヘツドの断線異常検出回路。 2 上記書込駆動信号は互いに相補な書込駆動信
号からなり、 上記相補な書込駆動信号によつて上記第1のト
ランジスタとともに差動動作される第4のトラン
ジスタが設けられ、 そのベースが上記一対の出力端子の他方の出力
端子に接続された第5のトランジスタと、そのベ
ースが上記基準電源に接続されてかつそのエミツ
タが上記第5のトランジスタのエミツタと共通接
続されてなることによつて上記第5のトランジス
タと差動動作するようにされた第6のトランジス
タとを更に備えてなり、 上記第1のトランジスタと上記第3のトランジ
スタとの直列経路に流れる電流と、上記第4のト
ランジスタと上記第6のトランジスタとの直列経
路に流れる電流とによつて上記磁気ヘツドの断線
を検出するようにされてなることを特徴とする特
許請求の範囲第1項記載の磁気ヘツドの断線異常
検出回路。
[Scope of Claims] 1. A first switch operated by a write drive signal of a write circuit which forms an output signal for bridge driving a magnetic head in a pair of output terminals in accordance with the write drive signal. a second transistor whose base is connected to one output terminal of the pair of output terminals of the write circuit; whose base is connected to a reference power supply and whose emitter is connected to the second transistor; at least a third transistor which is connected in common with the emitters of the transistors so as to operate differentially with the second transistor; A non-disconnection of the magnetic head that appears at the one output terminal after being turned on by the write drive signal until the output signal changes according to the write drive signal applied to the one output terminal. and the potential in the case of disconnection, and the disconnection of the magnetic head is detected by the current flowing in the series path of the first transistor and the third transistor. A disconnection abnormality detection circuit for a magnetic head, characterized in that the circuit is configured as follows. 2. The write drive signals are mutually complementary write drive signals, and a fourth transistor is provided which is differentially operated together with the first transistor by the complementary write drive signals, the base of which is A fifth transistor is connected to the other output terminal of the pair of output terminals, and its base is connected to the reference power source, and its emitter is commonly connected to the emitter of the fifth transistor. further comprising a sixth transistor configured to operate differentially with the fifth transistor, and a current flowing in a series path between the first transistor and the third transistor; Detection of a disconnection abnormality in the magnetic head according to claim 1, wherein a disconnection in the magnetic head is detected by a current flowing in a series path between the magnetic head and the sixth transistor. circuit.
JP24388883A 1983-12-26 1983-12-26 Circuit for detecting disconnection fault of magnetic head Granted JPS60136910A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24388883A JPS60136910A (en) 1983-12-26 1983-12-26 Circuit for detecting disconnection fault of magnetic head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24388883A JPS60136910A (en) 1983-12-26 1983-12-26 Circuit for detecting disconnection fault of magnetic head

Publications (2)

Publication Number Publication Date
JPS60136910A JPS60136910A (en) 1985-07-20
JPH0572646B2 true JPH0572646B2 (en) 1993-10-12

Family

ID=17110479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24388883A Granted JPS60136910A (en) 1983-12-26 1983-12-26 Circuit for detecting disconnection fault of magnetic head

Country Status (1)

Country Link
JP (1) JPS60136910A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3109889B2 (en) * 1992-01-30 2000-11-20 株式会社日立製作所 Circuit for magnetic head
JPH06274805A (en) * 1993-03-19 1994-09-30 Hitachi Ltd Read / write integrated circuit
EP1110211A1 (en) * 1999-06-22 2001-06-27 Koninklijke Philips Electronics N.V. Write drive apparatus
US6952316B2 (en) 2002-11-08 2005-10-04 International Business Machines Corporation Open head detection circuit and method in a voltage or current mode driver

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57172516A (en) * 1981-04-16 1982-10-23 Fujitsu Ltd Detection system for fault of magnetic head

Also Published As

Publication number Publication date
JPS60136910A (en) 1985-07-20

Similar Documents

Publication Publication Date Title
US6297921B1 (en) Write driver circuit having programmable overshoot and undershoot
US5392172A (en) Magnetic head circuit having a write current changeover circuit with a clamp voltage depending on write current for high-speed data transfer
US5457391A (en) Load short-circuit detection using AWH-bridge driving circuit and an exclusive-OR gate
EP0055551A2 (en) Output buffer circuit
US5193177A (en) Fault indicating microcomputer interface units
US7068454B2 (en) Hard disk storage system including a first transistor type and a second transistor type where a first voltage level pulls one of a first pair of transistors and a second voltage level pulls one of a second pair of transistors at substantially the same time
JPH11134623A (en) Head short detection circuit
JPS60136910A (en) Circuit for detecting disconnection fault of magnetic head
US6101052A (en) H configuration write driver circuit with integral component fault detection
US5379208A (en) High speed driving circuit for magnetic head effective against flyback pulse
JP2814303B2 (en) Magnetic head abnormality detection circuit
JP2579425B2 (en) Logic circuit test equipment
JP2798591B2 (en) Magnetic head disconnection detection circuit
JPS6125055Y2 (en)
JP3079582B2 (en) Output circuit
JP2004241043A (en) Magnetic disk memory device and writing method
JP2953805B2 (en) Data holding latch circuit
JP2870014B2 (en) ECL circuit
JPH0775046B2 (en) Writing circuit of magnetic storage device
JPH05325143A (en) Open head detecting circuit
JP2672664B2 (en) Recording / playback switching circuit
JPH02203405A (en) Magnetic head drive device
JPH08254563A (en) Open error detection circuit for input pin
JPH08160092A (en) Semiconductor integrated circuit
JPS6336071B2 (en)