JPH0572646B2 - - Google Patents
Info
- Publication number
- JPH0572646B2 JPH0572646B2 JP58243888A JP24388883A JPH0572646B2 JP H0572646 B2 JPH0572646 B2 JP H0572646B2 JP 58243888 A JP58243888 A JP 58243888A JP 24388883 A JP24388883 A JP 24388883A JP H0572646 B2 JPH0572646 B2 JP H0572646B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- magnetic head
- circuit
- disconnection
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
- G11B33/10—Indicating arrangements; Warning arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/455—Arrangements for functional testing of heads; Measuring arrangements for heads
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
- G11B19/04—Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
Landscapes
- Digital Magnetic Recording (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、断線異常検出技術さらには磁気ヘ
ツドの断線異常検出に適用して特に有効な技術に
関するもので、たとえば、デジタルデータ記録用
薄膜磁気ヘツドにおける断線異常検出に利用して
有効な技術に関するものである。
ツドの断線異常検出に適用して特に有効な技術に
関するもので、たとえば、デジタルデータ記録用
薄膜磁気ヘツドにおける断線異常検出に利用して
有効な技術に関するものである。
例えば磁気デイスク装置におけるデイジタルデ
ータ記録用の薄膜磁気ヘツドにおいては、断線に
よる異常が発生する場合が多い。このような異常
が発生した場合は直ちに検出できるような態勢が
必要である。さらに、その異常の検出は書込動作
中に行なえるようにすることが望ましい。という
のは、書込動作中の異常を発見することができれ
ば、それ以上の無駄な書込動作を続行しなくてす
み、早期のうちに適切な処置を施すことができる
からである。
ータ記録用の薄膜磁気ヘツドにおいては、断線に
よる異常が発生する場合が多い。このような異常
が発生した場合は直ちに検出できるような態勢が
必要である。さらに、その異常の検出は書込動作
中に行なえるようにすることが望ましい。という
のは、書込動作中の異常を発見することができれ
ば、それ以上の無駄な書込動作を続行しなくてす
み、早期のうちに適切な処置を施すことができる
からである。
そこで、本発明者は、断線検出技術、特に、デ
ジタルデータ記録用の磁気ヘツドの断線異常検出
技術について以下に述べるような技術を開発し
た。
ジタルデータ記録用の磁気ヘツドの断線異常検出
技術について以下に述べるような技術を開発し
た。
すなわち、デジタル入力信号に応じて切換えら
れる電流によつて駆動される磁気ヘツドの端子電
圧を検出することにより該ヘツドの断線異常を検
出する、というものである。これについて、さら
に詳細に説明すると以下のとおりである。
れる電流によつて駆動される磁気ヘツドの端子電
圧を検出することにより該ヘツドの断線異常を検
出する、というものである。これについて、さら
に詳細に説明すると以下のとおりである。
先ず、第１図はこの発明に先だつて検討された
断線異常検出回路の接続状態を示す。また、第２
図はその断線異常検出回路を示す。
断線異常検出回路の接続状態を示す。また、第２
図はその断線異常検出回路を示す。
第１図において、デジタル入力信号Dinは入力
部１０から駆動回路１２に入力される。駆動回路
１２は互いに相補な書込駆動信号VinX，VinY
を書込回路１４に与える。書込回路１４は、ブリ
ツジ状に接続された４つのnpnバイポーラトラン
ジスタＱ１，Ｑ２，Ｑ３，Ｑ４および定電流回路
１６から構成され、薄膜磁気ヘツド２０に流れる
電流の方向を、上記書込駆動信号VinX，VinY
に応じて、交互に切換える動作を行なう。この書
込回路１４によつて書込駆動される磁気ヘツド２
０の両端子に現ゑれる電圧Vx，Vyが、磁気ヘツ
ド断線異常検出回路３０に入力されるようになつ
ている。
部１０から駆動回路１２に入力される。駆動回路
１２は互いに相補な書込駆動信号VinX，VinY
を書込回路１４に与える。書込回路１４は、ブリ
ツジ状に接続された４つのnpnバイポーラトラン
ジスタＱ１，Ｑ２，Ｑ３，Ｑ４および定電流回路
１６から構成され、薄膜磁気ヘツド２０に流れる
電流の方向を、上記書込駆動信号VinX，VinY
に応じて、交互に切換える動作を行なう。この書
込回路１４によつて書込駆動される磁気ヘツド２
０の両端子に現ゑれる電圧Vx，Vyが、磁気ヘツ
ド断線異常検出回路３０に入力されるようになつ
ている。
上記書込回路１４は電源の正側（接地電位）と
負側Veeとの間で動作する。また、電源の正側
（接地側）のトランジスタＱ１，Ｑ３にはそれぞ
れ抵抗Ｒ１，Ｒ２が並列に接続されている。
負側Veeとの間で動作する。また、電源の正側
（接地側）のトランジスタＱ１，Ｑ３にはそれぞ
れ抵抗Ｒ１，Ｒ２が並列に接続されている。
磁気ヘツド断線異常検出回路３０は、npnバイ
ポーラトランジスタＱ１１，Ｑ１２とＱ１３の共
通エミツタを定電流回路３２を介して電源の負側
に接続してなるカーレントスイツチにより構成さ
れている。一方のトランジスタＱ１１，Ｑ１２
は、その各ベースに上記磁気ヘツド２０の端子電
圧Vx，Vyが入力されるとともに、その共通コレ
クタが異常検出出力OUTになつている。また、
他方のトランジスタＱ１３は、そのコレクタが接
地電位に接続されるとともに、そのベースに所定
の参照電圧Vreflが入力されている。そして、端
子電圧Vx，Vyのいずれか一方が上記参照電圧
Vreflよりも高くなると、つまり接地電位側に近
付くと、出力OUTから電流が流れ込む状態とな
り、この状態が異常検出状態となるように構成さ
れている。
ポーラトランジスタＱ１１，Ｑ１２とＱ１３の共
通エミツタを定電流回路３２を介して電源の負側
に接続してなるカーレントスイツチにより構成さ
れている。一方のトランジスタＱ１１，Ｑ１２
は、その各ベースに上記磁気ヘツド２０の端子電
圧Vx，Vyが入力されるとともに、その共通コレ
クタが異常検出出力OUTになつている。また、
他方のトランジスタＱ１３は、そのコレクタが接
地電位に接続されるとともに、そのベースに所定
の参照電圧Vreflが入力されている。そして、端
子電圧Vx，Vyのいずれか一方が上記参照電圧
Vreflよりも高くなると、つまり接地電位側に近
付くと、出力OUTから電流が流れ込む状態とな
り、この状態が異常検出状態となるように構成さ
れている。
ここで、第３図は、上記磁気ヘツド２０の両端
子に現われる電圧Vx，Vyの波形を書込駆動信号
VinX，VinYとともに示したものである。同図
において、Ａは正常時の電圧波形を、またＢは断
線異常時の電圧波形をそれぞれ示す。両電圧Vx，
Vyは互いに同じ波形を交互にとる。
子に現われる電圧Vx，Vyの波形を書込駆動信号
VinX，VinYとともに示したものである。同図
において、Ａは正常時の電圧波形を、またＢは断
線異常時の電圧波形をそれぞれ示す。両電圧Vx，
Vyは互いに同じ波形を交互にとる。
ここで、正常時(A)における一方の端子電圧Vx
の波形に着目してみると、先ず、駆動信号VinX
が“Ｈ”レベルでVinYが“Ｌ”レベルになるこ
とにより、上記書込回路１４のトランジスタＱ
１，Ｑ４がON（導通）でＱ２，Ｑ３がOFF（非導
通）となる区間ｔ１では、トランジスタＱ１−ヘ
ツド２０−トランジスタＱ４を通つて定電圧回路
１６に一定電流1wが流れる。このときの電圧Vx
は、接地電位GDからトランジスタＱ１のベー
ス・エミツタ間電圧Vbe分だけ引いた電圧VHを
とる。
の波形に着目してみると、先ず、駆動信号VinX
が“Ｈ”レベルでVinYが“Ｌ”レベルになるこ
とにより、上記書込回路１４のトランジスタＱ
１，Ｑ４がON（導通）でＱ２，Ｑ３がOFF（非導
通）となる区間ｔ１では、トランジスタＱ１−ヘ
ツド２０−トランジスタＱ４を通つて定電圧回路
１６に一定電流1wが流れる。このときの電圧Vx
は、接地電位GDからトランジスタＱ１のベー
ス・エミツタ間電圧Vbe分だけ引いた電圧VHを
とる。
次に、駆動信号VinX，VinYが切換わると、
この切換わりタイミングにやや遅れてトランジス
タＱ１，Ｑ４がOFFでＱ２，Ｑ３がONとなつ
て、ヘツド２０に流れる駆動電流の方向が切換え
られる。そして、その切換わり初期の区間ｔ２で
は、上記ヘツド２０のインダクタンス成分Ｌによ
る過渡状態により、電圧Vxは一旦負側電圧VLま
で大きく落込んだあと、過渡状態終了とともに上
昇し、最終的に電圧VMにて落着く。このときの
電圧VMは、上記電圧VHから上記磁気ヘツド２
０の抵抗成分Riによる電圧降下分Vir（Vir＝Iw・
Ri）を引いた値（VM＝VH−Iw・Ri）に相当す
る。
この切換わりタイミングにやや遅れてトランジス
タＱ１，Ｑ４がOFFでＱ２，Ｑ３がONとなつ
て、ヘツド２０に流れる駆動電流の方向が切換え
られる。そして、その切換わり初期の区間ｔ２で
は、上記ヘツド２０のインダクタンス成分Ｌによ
る過渡状態により、電圧Vxは一旦負側電圧VLま
で大きく落込んだあと、過渡状態終了とともに上
昇し、最終的に電圧VMにて落着く。このときの
電圧VMは、上記電圧VHから上記磁気ヘツド２
０の抵抗成分Riによる電圧降下分Vir（Vir＝Iw・
Ri）を引いた値（VM＝VH−Iw・Ri）に相当す
る。
このあと、ヘツド２０の駆動電流の方向が切換
えられまでの区間ｔ３は、上記電圧VMが続く。
えられまでの区間ｔ３は、上記電圧VMが続く。
そして、駆動信号VinX，VinYが再び切換わ
ると、この切換わりタイミングにやや遅れてトラ
ンジスタＱ１，Ｑ４がONでＱ２，Ｑ３がOFFと
なつて、ヘツド２０に流れる駆動電流の方向が切
換えられ、電圧VxがVHとなる区間ｔ１の状態
に戻る。
ると、この切換わりタイミングにやや遅れてトラ
ンジスタＱ１，Ｑ４がONでＱ２，Ｑ３がOFFと
なつて、ヘツド２０に流れる駆動電流の方向が切
換えられ、電圧VxがVHとなる区間ｔ１の状態
に戻る。
以上のようにして、端子電圧Vxは区間ｔ１，
ｔ２，ｔ３の状態を繰返す。他方の端子電圧Vy
も同様の変化を繰返す。
ｔ２，ｔ３の状態を繰返す。他方の端子電圧Vy
も同様の変化を繰返す。
磁気ヘツド２０が断線した異常時(B)では、ヘツ
ド２０を通つて電流が流れないため、上記電圧
Vx，VyはVHとVLを交互にとるだけである。
このとき、上記区間ｔ１における上記電圧Vx，
Vyは、トランジスタＱ１に並列に接続された抵
抗Ｒ１により、電圧VH（VH＝−Vbe）を越えて
接地電位GNDに近付くようになる。従つて、前
記参照電圧Vref１をVHとGNDの中間に設定し
ておけば、断線異常が生じたときに前記異常出力
OUTに電流が流れ込むようになり、これにより
磁気ヘツド２０の断線異常を書込動作中に検出す
ることができるようになる。
ド２０を通つて電流が流れないため、上記電圧
Vx，VyはVHとVLを交互にとるだけである。
このとき、上記区間ｔ１における上記電圧Vx，
Vyは、トランジスタＱ１に並列に接続された抵
抗Ｒ１により、電圧VH（VH＝−Vbe）を越えて
接地電位GNDに近付くようになる。従つて、前
記参照電圧Vref１をVHとGNDの中間に設定し
ておけば、断線異常が生じたときに前記異常出力
OUTに電流が流れ込むようになり、これにより
磁気ヘツド２０の断線異常を書込動作中に検出す
ることができるようになる。
しかしながら、かかる技術においては、上記端
子電圧Vx，Vyの変化幅がトランジスタＱ１，Ｑ
２のベース・エミツタ間電圧降下Vbe分の幅しか
なく、しかも抵抗Ｒ１，Ｒ２とそのまわりの寄生
容量とにより時定数により、電圧Vx，VyのVH
を越えてからの上昇は非常に緩慢である。このた
め、参照電圧Vref１の設定条件が非常にきわど
く、またデジタル入力信号Dinの変化が高速にな
ると、電圧Vx，Vyの上昇幅がさらに小さくなつ
て確実な検出を行なえなくなる。すなわち、検出
感度が入力信号周波数に依存する（図３中の期間
ｔ４が周波数増加とともに短かくなる）という問
題が生ずるということが本発明者によつてあきら
かとされた。
子電圧Vx，Vyの変化幅がトランジスタＱ１，Ｑ
２のベース・エミツタ間電圧降下Vbe分の幅しか
なく、しかも抵抗Ｒ１，Ｒ２とそのまわりの寄生
容量とにより時定数により、電圧Vx，VyのVH
を越えてからの上昇は非常に緩慢である。このた
め、参照電圧Vref１の設定条件が非常にきわど
く、またデジタル入力信号Dinの変化が高速にな
ると、電圧Vx，Vyの上昇幅がさらに小さくなつ
て確実な検出を行なえなくなる。すなわち、検出
感度が入力信号周波数に依存する（図３中の期間
ｔ４が周波数増加とともに短かくなる）という問
題が生ずるということが本発明者によつてあきら
かとされた。
この発明の目的は、書込動作中の磁気ヘツドの
断線異常を判別するための参照電圧の設定幅に余
裕をもたせることができるとともに、、エジタル
入力信号が高速であつても確実に検出動作が行な
えるようにした断線異常検出技術を提供するもの
である。
断線異常を判別するための参照電圧の設定幅に余
裕をもたせることができるとともに、、エジタル
入力信号が高速であつても確実に検出動作が行な
えるようにした断線異常検出技術を提供するもの
である。
この発明の前記ならびにそのほかの目的と新規
な特徴については、本明細書の記述および添附図
面から明らかになるであろう。
な特徴については、本明細書の記述および添附図
面から明らかになるであろう。
〔発明の概要〕
本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば、下記のとおりであ
る。
のの概要を簡単に説明すれば、下記のとおりであ
る。
すなわち、磁気ヘツドの駆動電流が切換えられ
る直前のタイミングを捕えて断線異常の検出を行
なうことにより、断線異常を判別するための参照
電圧の設定幅に余裕をもたせることができるとと
もに、デジタル入力信号が高速であつても確実に
検出動作が行なえる、すなわち検出感度が入力信
号周波数に依存しないようにする、という目的を
達成するものである。
る直前のタイミングを捕えて断線異常の検出を行
なうことにより、断線異常を判別するための参照
電圧の設定幅に余裕をもたせることができるとと
もに、デジタル入力信号が高速であつても確実に
検出動作が行なえる、すなわち検出感度が入力信
号周波数に依存しないようにする、という目的を
達成するものである。
以下、この発明の代表的な実施例を図面を参照
しながら説明する。
しながら説明する。
なお、図面において同一あるいは相当する部分
は同一符号で示す。
は同一符号で示す。
先ず、第４図はこの発明による断線異常検出回
路の接続状態を示す。また、第５図はその断線異
常検出回路を示す。
路の接続状態を示す。また、第５図はその断線異
常検出回路を示す。
第４図において、デジタル入力信号Dinは入力
部１０から駆動回路１２に入力される。駆動回路
１２は互いに相補な書込駆動信号VinX，VinY
を書込回路１４に与える。書込回路１４は、ブリ
ツジ状に接続された４つのnpnバイポーラトラン
ジスタＱ１，Ｑ２，Ｑ３，Ｑ４および定電流回路
１６から構成され、薄膜磁気ヘツド２０に流れる
電流の方向を、上記書込駆動信号VinX，VinY
に応じて、交互に切換える動作を行なう。この書
込回路１４によつて書込駆動される磁気ヘツド２
０の両端子に現われる電圧Vx，Vyが、磁気ヘツ
ド断線異常検出回路３０に入力されるようになつ
ている。
部１０から駆動回路１２に入力される。駆動回路
１２は互いに相補な書込駆動信号VinX，VinY
を書込回路１４に与える。書込回路１４は、ブリ
ツジ状に接続された４つのnpnバイポーラトラン
ジスタＱ１，Ｑ２，Ｑ３，Ｑ４および定電流回路
１６から構成され、薄膜磁気ヘツド２０に流れる
電流の方向を、上記書込駆動信号VinX，VinY
に応じて、交互に切換える動作を行なう。この書
込回路１４によつて書込駆動される磁気ヘツド２
０の両端子に現われる電圧Vx，Vyが、磁気ヘツ
ド断線異常検出回路３０に入力されるようになつ
ている。
上記書込回路１４は電源の正側（接地電位）と
負側Veeとの間で動作する。また、電源の正側の
トランジスタＱ１，Ｑ３にはそれぞれ抵抗Ｒ１，
Ｒ２が並列に接続されている。
負側Veeとの間で動作する。また、電源の正側の
トランジスタＱ１，Ｑ３にはそれぞれ抵抗Ｒ１，
Ｒ２が並列に接続されている。
磁気ヘツド断線異常検出回路３０は、互いに共
通エミツタ接続された２組のnpnバイポーラトラ
ンジスタＱ２１，Ｑ２２とＱ２３，Ｑ２４を有す
る。各組内の一方のバイポーラトランジスタＱ２
１，Ｑ２４はそれぞれ、そのコレクタが接地電位
に接続されるとともに、そのベースに上記磁気ヘ
ツド２０の端子電圧Vx，Vyが入力される。ま
た、各組内の他方のバイポーラトランジスタＱ２
２，Ｑ２３は、そのコレクタが共通接続されて異
常検出出力OUTされるとともに、そのベースに
所定の参照電圧Vref２が入力される。また、一
方の組のトランジスタＱ２１，Ｑ２２の共通エミ
ツタはnpnバイポーラトランジスタＱ２５を直列
に介して定電流回路３２に接続されている。同様
に、他方の粗のトランジスタＱ２３，Ｑ２４の共
通エミツタもnpnバイポーラトランジスタＱ２６
を直列に介して上記定電流回路３２に接続されて
いる。そして、その定電流回路３２は電源の負側
Veeに接続されて一定の電流を流すようになつて
いる。これにより、トランジスタＱ２１とＱ２
２、トランジスタＱ２３とＱ２４はそれぞれカー
レントスイツチとして相補的に導通動作する。ま
た、トラジスタＱ２５，Ｑ２６はその２つのカー
レントスイツチの動作制御を行なう。つまり、一
方のカーレントスイツチはトランジスタＱ２５が
ON状態のときだけ、また他方のカーレントスイ
ツチはトランジスタＱ２６がON状態のときだけ
それぞれ動作する。そのトランジスタＱ２５，Ｑ
２６のON−OFFは上記駆動信号VinX，VinYに
よつて制御される。
通エミツタ接続された２組のnpnバイポーラトラ
ンジスタＱ２１，Ｑ２２とＱ２３，Ｑ２４を有す
る。各組内の一方のバイポーラトランジスタＱ２
１，Ｑ２４はそれぞれ、そのコレクタが接地電位
に接続されるとともに、そのベースに上記磁気ヘ
ツド２０の端子電圧Vx，Vyが入力される。ま
た、各組内の他方のバイポーラトランジスタＱ２
２，Ｑ２３は、そのコレクタが共通接続されて異
常検出出力OUTされるとともに、そのベースに
所定の参照電圧Vref２が入力される。また、一
方の組のトランジスタＱ２１，Ｑ２２の共通エミ
ツタはnpnバイポーラトランジスタＱ２５を直列
に介して定電流回路３２に接続されている。同様
に、他方の粗のトランジスタＱ２３，Ｑ２４の共
通エミツタもnpnバイポーラトランジスタＱ２６
を直列に介して上記定電流回路３２に接続されて
いる。そして、その定電流回路３２は電源の負側
Veeに接続されて一定の電流を流すようになつて
いる。これにより、トランジスタＱ２１とＱ２
２、トランジスタＱ２３とＱ２４はそれぞれカー
レントスイツチとして相補的に導通動作する。ま
た、トラジスタＱ２５，Ｑ２６はその２つのカー
レントスイツチの動作制御を行なう。つまり、一
方のカーレントスイツチはトランジスタＱ２５が
ON状態のときだけ、また他方のカーレントスイ
ツチはトランジスタＱ２６がON状態のときだけ
それぞれ動作する。そのトランジスタＱ２５，Ｑ
２６のON−OFFは上記駆動信号VinX，VinYに
よつて制御される。
異常のような構成により、Vx＜Vref２であつ
て、かつVinXが“Ｈ”のとき、あるいはVy＜
Vref２であつて、かつVinYが“Ｈ”のときだ
け、上記異常検出出力OUTから電流Ioが流れ込
む状態となり、この状態が異常検出状態となるよ
うに構成されている。
て、かつVinXが“Ｈ”のとき、あるいはVy＜
Vref２であつて、かつVinYが“Ｈ”のときだ
け、上記異常検出出力OUTから電流Ioが流れ込
む状態となり、この状態が異常検出状態となるよ
うに構成されている。
第６図は、上記磁気ヘツド２０の両端子に現わ
れる電圧Vx，Vyの波形を書込駆動信号VinX，
VinYとともに示したものである。同図におい
て、Ａは正常時の電圧波形を、またＢは断線異常
時の電圧波形をそれぞれ示す。両電圧Vx，Vyは
互いに同じ波形を交互にとる。
れる電圧Vx，Vyの波形を書込駆動信号VinX，
VinYとともに示したものである。同図におい
て、Ａは正常時の電圧波形を、またＢは断線異常
時の電圧波形をそれぞれ示す。両電圧Vx，Vyは
互いに同じ波形を交互にとる。
ここで、正常時(A)における一方の電圧Vxの波
形に着目してみると、先ず、駆動信号VinXが
“Ｈ”レベルでVinYが“Ｌ”レベルになること
により、上記書込回路１４のトランジスタＱ１，
Ｑ４がON（導通）でＱ２，Ｑ３がOFF（非導通）
となる区間ｔ１では、トランジスタＱ１−ヘツド
２０−トランジスタＱ４を通つて定電流回路１６
に一定電流1wが流れる。このときの電圧Vxは、
接地電位GNDからトランジスタＱ１のベース・
エミツタ間電圧Vbe分だけ引いた電圧VHをと
る。
形に着目してみると、先ず、駆動信号VinXが
“Ｈ”レベルでVinYが“Ｌ”レベルになること
により、上記書込回路１４のトランジスタＱ１，
Ｑ４がON（導通）でＱ２，Ｑ３がOFF（非導通）
となる区間ｔ１では、トランジスタＱ１−ヘツド
２０−トランジスタＱ４を通つて定電流回路１６
に一定電流1wが流れる。このときの電圧Vxは、
接地電位GNDからトランジスタＱ１のベース・
エミツタ間電圧Vbe分だけ引いた電圧VHをと
る。
次に、駆動信号VniX，VinYが切換わると、
この切換わりタイミングにやや遅れてトランジス
タＱ１，Ｑ４がOFFでＱ２，Ｑ３がONとなつ
て、ヘツド２０に流れる駆動電流の方向が切換え
られる。そして、その切換わり初期の区間ｔ２で
は、上記ヘツド２０のインダクタンス成分Ｌによ
る過渡状態により、電圧Vxは一旦負側電圧VLま
でへ大きく落込んだあと、過渡状態終了とともに
上昇し、最終的に電圧VMにて落着く。このとき
の電圧VMは、上記電圧VHから上記磁気ヘツド
２０の抵抗成分Riによる電圧降下分Vi（Vi＝
Iw・Ri）を引いたものに相当する。
この切換わりタイミングにやや遅れてトランジス
タＱ１，Ｑ４がOFFでＱ２，Ｑ３がONとなつ
て、ヘツド２０に流れる駆動電流の方向が切換え
られる。そして、その切換わり初期の区間ｔ２で
は、上記ヘツド２０のインダクタンス成分Ｌによ
る過渡状態により、電圧Vxは一旦負側電圧VLま
でへ大きく落込んだあと、過渡状態終了とともに
上昇し、最終的に電圧VMにて落着く。このとき
の電圧VMは、上記電圧VHから上記磁気ヘツド
２０の抵抗成分Riによる電圧降下分Vi（Vi＝
Iw・Ri）を引いたものに相当する。
このあと、へツド２０の駆動電流の方向が切換
られるまでの区間ｔ３は、上記電圧VMが続く。
られるまでの区間ｔ３は、上記電圧VMが続く。
そして、駆動信号VinX，VinYが再び切換わ
ると、この切換わりタイミングにやや遅れてトラ
ンジスタＱ１，Ｑ４がONでＱ２，Ｑ３がOFFと
なつて、ヘツド２０に流れる駆動電流の方向が切
換えられ、電圧VxがVHとなる区間ｔ１の状態
に戻る。
ると、この切換わりタイミングにやや遅れてトラ
ンジスタＱ１，Ｑ４がONでＱ２，Ｑ３がOFFと
なつて、ヘツド２０に流れる駆動電流の方向が切
換えられ、電圧VxがVHとなる区間ｔ１の状態
に戻る。
以上のようにして、端子電圧Vxは区間ｔ１，
ｔ２，ｔ３の状態を繰返す。他方の端子電圧Vy
も同様の変化を繰返す。
ｔ２，ｔ３の状態を繰返す。他方の端子電圧Vy
も同様の変化を繰返す。
磁気ヘツド２０が断線した異常時(B)では、ヘツ
ド２０を通つて電流が流れないため、上記電圧
Xx、VyはVHとVLを交互にとるだけである。
ド２０を通つて電流が流れないため、上記電圧
Xx、VyはVHとVLを交互にとるだけである。
ここで、上記参照電圧Vref２をVMとVLの中
間に設定しておく。そして、この状態でもつて断
線異常が生じると、上記駆動信号VinX（VinY）
が“Ｌ”から“Ｈ”に切換えられてから上記磁気
ヘツド２０の駆動電流が切換わるまでの遅延時間
tdの間にて、Vx＜Vref２であつて、かつVinX
が“Ｈ”の条件（あるいはVy＜Vref２であつ
て、かつVinYが“Ｈ”の条件）が成立し、この
期間（td）にて上記異常検出出力OUTから電流
Ioが流れ込む状態となる。つまり、出力OUTか
ら異常検出状態が出力されるようになる。すなわ
ち電流Ioが流れる時間tdを測定することによつ
て、異常か否かの検出を行なうことができる。
間に設定しておく。そして、この状態でもつて断
線異常が生じると、上記駆動信号VinX（VinY）
が“Ｌ”から“Ｈ”に切換えられてから上記磁気
ヘツド２０の駆動電流が切換わるまでの遅延時間
tdの間にて、Vx＜Vref２であつて、かつVinX
が“Ｈ”の条件（あるいはVy＜Vref２であつ
て、かつVinYが“Ｈ”の条件）が成立し、この
期間（td）にて上記異常検出出力OUTから電流
Ioが流れ込む状態となる。つまり、出力OUTか
ら異常検出状態が出力されるようになる。すなわ
ち電流Ioが流れる時間tdを測定することによつ
て、異常か否かの検出を行なうことができる。
以上のようにして、磁気ヘツド２０の断線異常
が書込動作中に検出されるのであるが、ここで注
目すべきことは、その異常状態を判別するための
参照電圧Vref２の設定範囲がVLからVMまでの
大きな幅をもつているということである。これに
より、その参照電圧Vref２は余裕をもつて設定
することができ、若干の電圧変動があつても電流
Ioが流れ込んでいる時間を測定することにより確
実に異常の有無を判別することができる。また、
磁気ヘツド２０の駆動電流が切換えられる直前に
おける上記端子電圧Vx、Vyは異常時と正常時と
で確実に大きな差異を示し、かつ、その期間tdは
回路遅延によるもので入力信号周波数には依存し
ないため、デジタル入力信号Dinの切換わり速度
が速くなつても、断線異常の有無を確実に検出す
ることができる。
が書込動作中に検出されるのであるが、ここで注
目すべきことは、その異常状態を判別するための
参照電圧Vref２の設定範囲がVLからVMまでの
大きな幅をもつているということである。これに
より、その参照電圧Vref２は余裕をもつて設定
することができ、若干の電圧変動があつても電流
Ioが流れ込んでいる時間を測定することにより確
実に異常の有無を判別することができる。また、
磁気ヘツド２０の駆動電流が切換えられる直前に
おける上記端子電圧Vx、Vyは異常時と正常時と
で確実に大きな差異を示し、かつ、その期間tdは
回路遅延によるもので入力信号周波数には依存し
ないため、デジタル入力信号Dinの切換わり速度
が速くなつても、断線異常の有無を確実に検出す
ることができる。
(1) デジタル入力信号に応じて切換えられる電流
によつて駆動される磁気ヘツドの端子電圧を検
出することにより該ヘツドの断線異常を検出す
るようになすとともに、上記磁気ヘツドの駆動
電流が切換えられる直前の該磁気ヘツドの端子
電圧を所定の参照電圧と比較し、この比較結果
から断線異常の有無を検出するようにしたこと
により、書込動作中の磁気ヘツドの断線異常を
判別するための参照電圧の設定幅に余裕をもた
せることができ、これにより断線異常を確実に
検出することができる、という効果が得られ
る。
によつて駆動される磁気ヘツドの端子電圧を検
出することにより該ヘツドの断線異常を検出す
るようになすとともに、上記磁気ヘツドの駆動
電流が切換えられる直前の該磁気ヘツドの端子
電圧を所定の参照電圧と比較し、この比較結果
から断線異常の有無を検出するようにしたこと
により、書込動作中の磁気ヘツドの断線異常を
判別するための参照電圧の設定幅に余裕をもた
せることができ、これにより断線異常を確実に
検出することができる、という効果が得られ
る。
(2) また、デジタル入力信号に応じて切換えられ
る電流によつて駆動される磁気ヘツドの端子電
圧を検出することにより該ヘツドの断線異常を
検出するようになすとともに、上記磁気ヘツド
の駆動電流が切換えられる直前の該磁気ヘツド
の端子電圧を所定の参照電圧と比較し、この比
較結果から断線異常の有無を検出するようにし
たことにより、断線異常の有無による電圧の変
化を確実に捕えることができ、これによりデジ
タル入力信号が高速であつても確実に検出動作
を行なうことができる、という効果が得られ
る。
る電流によつて駆動される磁気ヘツドの端子電
圧を検出することにより該ヘツドの断線異常を
検出するようになすとともに、上記磁気ヘツド
の駆動電流が切換えられる直前の該磁気ヘツド
の端子電圧を所定の参照電圧と比較し、この比
較結果から断線異常の有無を検出するようにし
たことにより、断線異常の有無による電圧の変
化を確実に捕えることができ、これによりデジ
タル入力信号が高速であつても確実に検出動作
を行なうことができる、という効果が得られ
る。
(3) さらに、上記磁気ヘツドの端子電圧の検出タ
イミングを、上記デジタル入力信号の切換タイ
ミングと上記磁気ヘツドの駆動電流の切換タイ
ミングとの間の遅延時間差によつて定めるよう
にしたことにより、入力信号周波数に依存しな
い検出となり、また断線異常の検出タイミング
を簡単かつ最適に設定することができる、とい
う効果が得られる。
イミングを、上記デジタル入力信号の切換タイ
ミングと上記磁気ヘツドの駆動電流の切換タイ
ミングとの間の遅延時間差によつて定めるよう
にしたことにより、入力信号周波数に依存しな
い検出となり、また断線異常の検出タイミング
を簡単かつ最適に設定することができる、とい
う効果が得られる。
以上本発明者によつてなされた発明を実施例に
もとづき具体的に説明したが、この発明は上記実
施例に限定されるものではなく、その要旨を逸脱
したい範囲で種々変更可能であることはいうまで
もない。例えば上記書込回路１４や異常検出回路
３０などは、MOS型素子を用いて構成したもの
であつてもよい。また、異常検出回路のＱ２５，
Ｑ２６のベース入力はVinX，VinY（駆動回路出
力側）のかわりに駆動回路の入力側であつてもよ
い。
もとづき具体的に説明したが、この発明は上記実
施例に限定されるものではなく、その要旨を逸脱
したい範囲で種々変更可能であることはいうまで
もない。例えば上記書込回路１４や異常検出回路
３０などは、MOS型素子を用いて構成したもの
であつてもよい。また、異常検出回路のＱ２５，
Ｑ２６のベース入力はVinX，VinY（駆動回路出
力側）のかわりに駆動回路の入力側であつてもよ
い。
以上の説明では主として本発明者によつてなさ
れた発明をその背景となつた利用分野である薄膜
磁気ヘツドの断線異常検出技術に適用した場合に
ついて説明したが、それに限定されるものではな
く、例えば、通常の磁気記録用ヘツドにおける断
線異常検出技術などにも適用できる。少なくとも
電流駆動型の磁気ヘツドの断線異常検出には適用
できる。
れた発明をその背景となつた利用分野である薄膜
磁気ヘツドの断線異常検出技術に適用した場合に
ついて説明したが、それに限定されるものではな
く、例えば、通常の磁気記録用ヘツドにおける断
線異常検出技術などにも適用できる。少なくとも
電流駆動型の磁気ヘツドの断線異常検出には適用
できる。
第１図はこの発明に先だつて検討された磁気ヘ
ツド断線異常検出回路の接続状態を示す回路図、
第２図は第１図に示した異常検出回路の要部を示
す回路図、第３図は第１図および第２図に示した
回路の動作をするための波形図、第４図はこの発
明による磁気ヘツド断線異常検出回路の接続状態
を示す回路図、第５図は第４図に示した異常検出
回路の要部を示す回路図、第６図は第４図および
第５図に示した回路の動作を説明するための波形
図である。 １０……デジタル信号入力部、１２……駆動回
路、１４……書込回路、１６……定電流回路、２
０……薄膜磁気ヘツド、３０……断線異常検出回
路、３２……定電流回路、Din……デジタル入力
信号、VinX，VinY……書込駆動信号、Vx，Vy
……磁気ヘツドの端子電圧、OUT……異常検出
出力、Ｌ……磁気ヘツドのインダクタンス成分、
Ri……磁気ヘツドの抵抗成分、Vee……電源の負
側、GND……接地電位（電源の正側）、Vref１，
Vref２……参照電圧、Ｑ１〜Ｑ４，Ｑ１１〜Ｑ
１３，Ｑ２１〜Ｑ２６……トランジスタ（npnバ
イポーラトランジスタ）。
ツド断線異常検出回路の接続状態を示す回路図、
第２図は第１図に示した異常検出回路の要部を示
す回路図、第３図は第１図および第２図に示した
回路の動作をするための波形図、第４図はこの発
明による磁気ヘツド断線異常検出回路の接続状態
を示す回路図、第５図は第４図に示した異常検出
回路の要部を示す回路図、第６図は第４図および
第５図に示した回路の動作を説明するための波形
図である。 １０……デジタル信号入力部、１２……駆動回
路、１４……書込回路、１６……定電流回路、２
０……薄膜磁気ヘツド、３０……断線異常検出回
路、３２……定電流回路、Din……デジタル入力
信号、VinX，VinY……書込駆動信号、Vx，Vy
……磁気ヘツドの端子電圧、OUT……異常検出
出力、Ｌ……磁気ヘツドのインダクタンス成分、
Ri……磁気ヘツドの抵抗成分、Vee……電源の負
側、GND……接地電位（電源の正側）、Vref１，
Vref２……参照電圧、Ｑ１〜Ｑ４，Ｑ１１〜Ｑ
１３，Ｑ２１〜Ｑ２６……トランジスタ（npnバ
イポーラトランジスタ）。
Claims (1)
- 【特許請求の範囲】 １ 書込駆動信号によつて磁気ヘツドをブリツジ
駆動する出力信号をその一対の出力端子に形成す
る書込回路のかかる書込駆動信号によつてスイツ
チ動作される第１のトランジスタと、 そのベースが上記書込回路の一対の出力端子の
うちの一方の出力端子に接続された第２のトラン
ジスタと、 そのベースが基準電源に接続され、かつそのエ
ミツタが上記第２のトランジスタのエミツタと共
通接続されてなることによつて上記第２のトラン
ジスタと差動動作するようにされた第３のトラン
ジスタとを少なくとも備えてなり、 上記基準電源の電圧は、上記第１のトランジス
タが上記書込駆動信号によつてオン状態にされて
から、上記一方の出力端子に出力信号がかかる書
込駆動信号に応じて変化するまでの間において上
記一方の出力端子に現れる磁気ヘツドの非断線の
場合の電位と断線の場合の電位との中間の電位に
されてなり、 上記第１のトランジスタと上記第３のトランジ
スタとの直列経路に流れる電流によつて上記磁気
へツドの断線を検出するようにされてなることを
特徴とする磁気ヘツドの断線異常検出回路。 ２ 上記書込駆動信号は互いに相補な書込駆動信
号からなり、 上記相補な書込駆動信号によつて上記第１のト
ランジスタとともに差動動作される第４のトラン
ジスタが設けられ、 そのベースが上記一対の出力端子の他方の出力
端子に接続された第５のトランジスタと、そのベ
ースが上記基準電源に接続されてかつそのエミツ
タが上記第５のトランジスタのエミツタと共通接
続されてなることによつて上記第５のトランジス
タと差動動作するようにされた第６のトランジス
タとを更に備えてなり、 上記第１のトランジスタと上記第３のトランジ
スタとの直列経路に流れる電流と、上記第４のト
ランジスタと上記第６のトランジスタとの直列経
路に流れる電流とによつて上記磁気ヘツドの断線
を検出するようにされてなることを特徴とする特
許請求の範囲第１項記載の磁気ヘツドの断線異常
検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24388883A JPS60136910A (ja) | 1983-12-26 | 1983-12-26 | 磁気ヘツドの断線異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24388883A JPS60136910A (ja) | 1983-12-26 | 1983-12-26 | 磁気ヘツドの断線異常検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60136910A JPS60136910A (ja) | 1985-07-20 |
| JPH0572646B2 true JPH0572646B2 (ja) | 1993-10-12 |
Family
ID=17110479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24388883A Granted JPS60136910A (ja) | 1983-12-26 | 1983-12-26 | 磁気ヘツドの断線異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60136910A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3109889B2 (ja) * | 1992-01-30 | 2000-11-20 | 株式会社日立製作所 | 磁気ヘッド用回路 |
| JPH06274805A (ja) * | 1993-03-19 | 1994-09-30 | Hitachi Ltd | リード／ライト集積回路 |
| EP1110211A1 (en) * | 1999-06-22 | 2001-06-27 | Koninklijke Philips Electronics N.V. | Write drive apparatus |
| US6952316B2 (en) | 2002-11-08 | 2005-10-04 | International Business Machines Corporation | Open head detection circuit and method in a voltage or current mode driver |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57172516A (en) * | 1981-04-16 | 1982-10-23 | Fujitsu Ltd | Detection system for fault of magnetic head |
-
1983
- 1983-12-26 JP JP24388883A patent/JPS60136910A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60136910A (ja) | 1985-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297921B1 (en) | Write driver circuit having programmable overshoot and undershoot | |
| US5457391A (en) | Load short-circuit detection using AWH-bridge driving circuit and an exclusive-OR gate | |
| EP0055551A2 (en) | Output buffer circuit | |
| JPH0572646B2 (ja) | ||
| US5193177A (en) | Fault indicating microcomputer interface units | |
| US7068454B2 (en) | Hard disk storage system including a first transistor type and a second transistor type where a first voltage level pulls one of a first pair of transistors and a second voltage level pulls one of a second pair of transistors at substantially the same time | |
| US5550501A (en) | Current buffer circuit with enhanced response speed to input signal | |
| JPH11134623A (ja) | ヘッドショート検出回路 | |
| US5379208A (en) | High speed driving circuit for magnetic head effective against flyback pulse | |
| JP2814303B2 (ja) | 磁気ヘッド異常検出回路 | |
| JP2579425B2 (ja) | 論理回路のテスト装置 | |
| JP2798591B2 (ja) | 磁気ヘッド断線検出回路 | |
| JPS6125055Y2 (ja) | ||
| JP3079582B2 (ja) | 出力回路 | |
| JP2953805B2 (ja) | データ保持ラッチ回路 | |
| JP2870014B2 (ja) | Ｅｃｌ回路 | |
| JPH0775046B2 (ja) | 磁気記憶装置の書込回路 | |
| JPH05325143A (ja) | ヘッドオープン検出回路 | |
| JP2672664B2 (ja) | 記録再生切換回路 | |
| JPH02203405A (ja) | 磁気ヘッドドライブ装置 | |
| JPH08254563A (ja) | 入力ピンのオープンエラー検出回路 | |
| JPH08160092A (ja) | 半導体集積回路 | |
| JPS6336071B2 (ja) | ||
| JPS59178616A (ja) | 磁気ヘツドの断線検出方式 | |
| JPS61217906A (ja) | 磁気記憶装置の書込回路 |