JPH0572768B2 - - Google Patents
Info
- Publication number
- JPH0572768B2 JPH0572768B2 JP59140099A JP14009984A JPH0572768B2 JP H0572768 B2 JPH0572768 B2 JP H0572768B2 JP 59140099 A JP59140099 A JP 59140099A JP 14009984 A JP14009984 A JP 14009984A JP H0572768 B2 JPH0572768 B2 JP H0572768B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- level
- emitter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/033—Monostable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
- H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、差動アンプの構成を基本構成とす
る論理回路を組合わせてなるリトリガブル単安定
マルチバイブレータに関する。
る論理回路を組合わせてなるリトリガブル単安定
マルチバイブレータに関する。
例えば、米国特許第3259761号明細書に示すよ
うに、トランジスタのエミツタを共通に接続した
差動アンプを基本構成とする論理回路が知られて
いる。この論理回路は、ECL（Emitter Coupled
Logic）と称される。このECLを用いたＲ−Ｓフ
リツプフロツプから第６図に示すように、リトリ
ガブル単安定マルチバイブレータを構成すること
ができる。
うに、トランジスタのエミツタを共通に接続した
差動アンプを基本構成とする論理回路が知られて
いる。この論理回路は、ECL（Emitter Coupled
Logic）と称される。このECLを用いたＲ−Ｓフ
リツプフロツプから第６図に示すように、リトリ
ガブル単安定マルチバイブレータを構成すること
ができる。
第６図において、６０がECLを用いたＲ−Ｓ
フリツプフロツプ、６１が時定数発生回路であ
る。Ｒ−Ｓフリツプフロツプ６０及び時定数発生
回路６１には、直流電源６５から基準電圧Vrが
印加されている。
フリツプフロツプ、６１が時定数発生回路であ
る。Ｒ−Ｓフリツプフロツプ６０及び時定数発生
回路６１には、直流電源６５から基準電圧Vrが
印加されている。
入力端子６２からこの単安定マルチバイブレー
タをトリガーする微分パルスがＲ−Ｓフリツプフ
ロツプ６０のセツト入力Ｓに供給されると共に、
時定数発生回路６１に供給される。Ｒ−Ｓフリツ
プフロツプ６０の出力Ｑ及びが出力端子６３及
び６４から取り出されるとともに、Ｒ−Ｓフリツ
プフロツプ６０の出力が時定数発生回路６１に
供給される。時定数発生回路６１の出力がＲ−Ｓ
フリツプフロツプ６０のリセツト入力Ｒに供給さ
れる。
タをトリガーする微分パルスがＲ−Ｓフリツプフ
ロツプ６０のセツト入力Ｓに供給されると共に、
時定数発生回路６１に供給される。Ｒ−Ｓフリツ
プフロツプ６０の出力Ｑ及びが出力端子６３及
び６４から取り出されるとともに、Ｒ−Ｓフリツ
プフロツプ６０の出力が時定数発生回路６１に
供給される。時定数発生回路６１の出力がＲ−Ｓ
フリツプフロツプ６０のリセツト入力Ｒに供給さ
れる。
時定数発生回路６１は、コンデンサと抵抗の組
合わせにより構成され、Ｒ−Ｓフリツプフロツプ
の出力が供給されてから一定時間が経過すると
リセツト信号をＲ−Ｓフリツプフロツプ６０のリ
セツト入力Ｒに供給するものである。このリセツ
ト信号により、Ｒ−Ｓフリツプフロツプの出力Ｑ
及びのレベルが反転され、一定幅のパルスが出
力端子６３及び６４から取り出される。
合わせにより構成され、Ｒ−Ｓフリツプフロツプ
の出力が供給されてから一定時間が経過すると
リセツト信号をＲ−Ｓフリツプフロツプ６０のリ
セツト入力Ｒに供給するものである。このリセツ
ト信号により、Ｒ−Ｓフリツプフロツプの出力Ｑ
及びのレベルが反転され、一定幅のパルスが出
力端子６３及び６４から取り出される。
入力端子６２から最初の微分パルスが供給さ
れ、Ｒ−Ｓフリツプフロツプがリセツトされる前
に次の微分パルスが供給されると、このパルスが
時定数発生回路６１に供給され、この単安定マル
チバイブレータは再トリガーされる。
れ、Ｒ−Ｓフリツプフロツプがリセツトされる前
に次の微分パルスが供給されると、このパルスが
時定数発生回路６１に供給され、この単安定マル
チバイブレータは再トリガーされる。
第７図は、ECLによるリトリガブル単安定マ
ルチバイブレータの具体的な構成を示すものであ
る。このリトリガブル単安定マルチバイブレータ
は、トランジスタ７０，７１，７２，７９とトラ
ンジスタ８１，８２，８３，８７とからなるＲ−
Ｓフリツプフロツプと、トランジスタ９１，９
２，９３，９７及び抵抗９８、コンデンサ９９と
からなる時定数発生回路とから構成されている。
ルチバイブレータの具体的な構成を示すものであ
る。このリトリガブル単安定マルチバイブレータ
は、トランジスタ７０，７１，７２，７９とトラ
ンジスタ８１，８２，８３，８７とからなるＲ−
Ｓフリツプフロツプと、トランジスタ９１，９
２，９３，９７及び抵抗９８、コンデンサ９９と
からなる時定数発生回路とから構成されている。
トランジスタ７０のエミツタとトランジスタ７
１，７２のエミツタが共通接続され、この共通接
続点と接地端子７３との間に定電流源７４が挿入
される。トランジスタ７０のベースが基準電圧
Vrが印加される端子７５に接続される。トラン
ジスタ７１のベースが入力端子７７に接続され
る。トランジスタ７０のコレクタが電源端子７６
に接続される。トランジスタ７１，７２のコレク
タが互いに接続され、抵抗７８を介して電源端子
７６に接続されると共に、トランジスタ７９のベ
ースに接続される。
１，７２のエミツタが共通接続され、この共通接
続点と接地端子７３との間に定電流源７４が挿入
される。トランジスタ７０のベースが基準電圧
Vrが印加される端子７５に接続される。トラン
ジスタ７１のベースが入力端子７７に接続され
る。トランジスタ７０のコレクタが電源端子７６
に接続される。トランジスタ７１，７２のコレク
タが互いに接続され、抵抗７８を介して電源端子
７６に接続されると共に、トランジスタ７９のベ
ースに接続される。
トランジスタ７９のコレクタが電源端子７６に
接続される。トランジスタ７９のエミツタと接地
端子７３との間に定電流源８０が挿入されると共
に、トランジスタ７９のエミツタがトランジスタ
８１のベースに接続され、この接続点から出力端
子９０が導出される。トランジスタ８３のエミツ
タとトランジスタ８１，８２のエミツタが共通接
続され、この共通接続点と接地端子７３との間に
定電流源８４が挿入される。トランジスタ８３の
ベースが基準電圧Vrが印加される端子８５に接
続される。トランジスタ８３のコレクタが電源端
子７６に接続される。トランジスタ８１，８２の
コレクタが互いに接続され、抵抗８６を介して電
源端子７６に接続されると共に、トランジスタ８
７のベースに接続される。
接続される。トランジスタ７９のエミツタと接地
端子７３との間に定電流源８０が挿入されると共
に、トランジスタ７９のエミツタがトランジスタ
８１のベースに接続され、この接続点から出力端
子９０が導出される。トランジスタ８３のエミツ
タとトランジスタ８１，８２のエミツタが共通接
続され、この共通接続点と接地端子７３との間に
定電流源８４が挿入される。トランジスタ８３の
ベースが基準電圧Vrが印加される端子８５に接
続される。トランジスタ８３のコレクタが電源端
子７６に接続される。トランジスタ８１，８２の
コレクタが互いに接続され、抵抗８６を介して電
源端子７６に接続されると共に、トランジスタ８
７のベースに接続される。
トランジスタ８７のコレクタが電源端子７６に
接続される。トランジスタ８７のエミツタと接地
端子７３との間に定電流源８８が挿入されると共
に、トランジスタ８７のエミツタがトランジスタ
７２のベースに接続され、この接続点から出力端
子８９が導出される。
接続される。トランジスタ８７のエミツタと接地
端子７３との間に定電流源８８が挿入されると共
に、トランジスタ８７のエミツタがトランジスタ
７２のベースに接続され、この接続点から出力端
子８９が導出される。
これらのトランジスタ７０，７１，７２，７９
とトランジスタ８１，８２，８３，８７とからＲ
−Ｓフリツプフロツプが構成され、このフリツプ
フロツプのセツト入力Ｓ及びリセツト入力Ｒは、
トランジスタ７１のベース及びトランジスタ８２
のベースに供給される。出力Ｑ及びは、トラン
ジスタ８７のエミツタと定電流源８８との接続点
及びトランジスタ７９のエミツタと定電流源８０
の接続点から取り出される。
とトランジスタ８１，８２，８３，８７とからＲ
−Ｓフリツプフロツプが構成され、このフリツプ
フロツプのセツト入力Ｓ及びリセツト入力Ｒは、
トランジスタ７１のベース及びトランジスタ８２
のベースに供給される。出力Ｑ及びは、トラン
ジスタ８７のエミツタと定電流源８８との接続点
及びトランジスタ７９のエミツタと定電流源８０
の接続点から取り出される。
基準電圧Vrは、セツト入力Ｓ及びリセツト入
力Ｒの低レベル（以下の説明ではＬと表す）及び
行レベル（以下の説明ではＨで表わす）間の論理
振幅の中央のレベルと一致する関係とされてい
る。例えばリセツト状態で、出力がＨの時にセ
ツト入力ＳがＨに立ち上がると、トランジスタ７
１がオンし、トランジスタ８１のベースに供給さ
れるレベルＬとなる。このため、トランジスタ８
３がオンし、トランジスタ８１，８２がオフす
る。従つて、出力ＱがＨに立ち上がり、セツト入
力Ｓがその後Ｌになつても、セツト状態が保持さ
れる。
力Ｒの低レベル（以下の説明ではＬと表す）及び
行レベル（以下の説明ではＨで表わす）間の論理
振幅の中央のレベルと一致する関係とされてい
る。例えばリセツト状態で、出力がＨの時にセ
ツト入力ＳがＨに立ち上がると、トランジスタ７
１がオンし、トランジスタ８１のベースに供給さ
れるレベルＬとなる。このため、トランジスタ８
３がオンし、トランジスタ８１，８２がオフす
る。従つて、出力ＱがＨに立ち上がり、セツト入
力Ｓがその後Ｌになつても、セツト状態が保持さ
れる。
トランジスタ９１，９２のエミツタとトランジ
スタ９３のエミツタが共通接続され、この共通接
続点と接地端子９５との間に定電流源９６が挿入
される。トランジスタ９３のベースに基準電圧
Vrが印加される端子９４が接続される。トラン
ジスタ９３のコレクタが電源端子１００に接続さ
れる。トランジスタ９２と９１のコレクタが互い
に接続され、この接続点がトランジスタ９７のベ
ースに接続されると共に、この接続点と電源端子
１００との間に抵抗９８及びコンデンサ９９が挿
入される。トランジスタ９１のベースがトランジ
スタ７１のベースに接続される。トランジスタ９
２のベースがトランジスタ７９と定電流源８０の
接続点に接続される。
スタ９３のエミツタが共通接続され、この共通接
続点と接地端子９５との間に定電流源９６が挿入
される。トランジスタ９３のベースに基準電圧
Vrが印加される端子９４が接続される。トラン
ジスタ９３のコレクタが電源端子１００に接続さ
れる。トランジスタ９２と９１のコレクタが互い
に接続され、この接続点がトランジスタ９７のベ
ースに接続されると共に、この接続点と電源端子
１００との間に抵抗９８及びコンデンサ９９が挿
入される。トランジスタ９１のベースがトランジ
スタ７１のベースに接続される。トランジスタ９
２のベースがトランジスタ７９と定電流源８０の
接続点に接続される。
トランジスタ９７のコレクタが電源端子１００
に接続される。トランジスタ９７のエミツタと接
地端子９５との間に定電流源１０１が挿入される
と共に、トランジスタ９７のエミツタと定電流源
１０１の接続点がトランジスタ８２のベースに接
続される。
に接続される。トランジスタ９７のエミツタと接
地端子９５との間に定電流源１０１が挿入される
と共に、トランジスタ９７のエミツタと定電流源
１０１の接続点がトランジスタ８２のベースに接
続される。
入力端子７７から微分パルスがトランジスタ７
１のベース（セツト入力Ｓ）に供給さると、第８
図に示すように、このパルスの立上がりＲ−Ｓフ
リツプフロツプがセツトされ、トランジスタ８７
のエミツタと定電流源８８の接続点のレベルがＨ
となり、トランジスタ７９と定電流源８０の接続
点出力がＬとなる。このため、トランジスタ９
２のベースの電位がＬとなる。また、この時トラ
ンジスタ９１がオンし、コンデンサ９９に電荷が
充電される。
１のベース（セツト入力Ｓ）に供給さると、第８
図に示すように、このパルスの立上がりＲ−Ｓフ
リツプフロツプがセツトされ、トランジスタ８７
のエミツタと定電流源８８の接続点のレベルがＨ
となり、トランジスタ７９と定電流源８０の接続
点出力がＬとなる。このため、トランジスタ９
２のベースの電位がＬとなる。また、この時トラ
ンジスタ９１がオンし、コンデンサ９９に電荷が
充電される。
微分パルスのレベルがＬに戻ると、トランジス
タ９１，９２がオフし、トランジスタ９３がオン
する。このため、コンデンサ９９に蓄えられてい
た電荷が放電され、トランジスタ９７のエミツタ
の電圧リセツト入力Ｒが上がる。
タ９１，９２がオフし、トランジスタ９３がオン
する。このため、コンデンサ９９に蓄えられてい
た電荷が放電され、トランジスタ９７のエミツタ
の電圧リセツト入力Ｒが上がる。
トランジスタ９７のエミツタの電圧が基準電圧
Vrに達する前に、入力端子７５から再び微分パ
ルスが供給されると、このパルスによりトランジ
スタ９１がオンし、コンデンサ９９に蓄えられて
いた電荷が充電される。
Vrに達する前に、入力端子７５から再び微分パ
ルスが供給されると、このパルスによりトランジ
スタ９１がオンし、コンデンサ９９に蓄えられて
いた電荷が充電される。
微分パルスのレベルがＬに戻ると、再びトラン
ジスタ９２のコレクタの電位が上昇し、コンデン
サ９９に蓄えられていた電荷が放電され、トラン
ジスタ９７のエミツタの電圧リセツト入力Ｒが上
がる。
ジスタ９２のコレクタの電位が上昇し、コンデン
サ９９に蓄えられていた電荷が放電され、トラン
ジスタ９７のエミツタの電圧リセツト入力Ｒが上
がる。
トランジスタ９７のエミツタの電圧リセツト入
力Ｒが基準電圧Vrより高くなると、トランジス
タ８２がオンし、Ｒ−Ｓフリツプフロツプがリセ
ツトされ、一定幅のパルスが出力端子８９及び９
０から取り出される。
力Ｒが基準電圧Vrより高くなると、トランジス
タ８２がオンし、Ｒ−Ｓフリツプフロツプがリセ
ツトされ、一定幅のパルスが出力端子８９及び９
０から取り出される。
第７図に示すリトリガブル単安定マルチバイブ
レータは、温度変化や素子のばらつきにも係わら
ず常に一定幅のパルスを出力するため、抵抗９８
の温度特性と基準電圧Vrの温度特性を同様にす
る必要がある。この基準電圧Vrは、基板内の論
理回路の基準電圧であるから、これらの論理回路
の温度特性と同様に設定されている。ところが、
抵抗９８は、パルス幅を決めるものであるから同
一の基板内に配置されず外付けされる。このため
基板内の回路と同様な温度特性にすることができ
ない。従つて、このリトリガブル単安定マルチバ
イブレータは、温度変化により出力されるパルス
幅が変化してしまう欠点があつた。
レータは、温度変化や素子のばらつきにも係わら
ず常に一定幅のパルスを出力するため、抵抗９８
の温度特性と基準電圧Vrの温度特性を同様にす
る必要がある。この基準電圧Vrは、基板内の論
理回路の基準電圧であるから、これらの論理回路
の温度特性と同様に設定されている。ところが、
抵抗９８は、パルス幅を決めるものであるから同
一の基板内に配置されず外付けされる。このため
基板内の回路と同様な温度特性にすることができ
ない。従つて、このリトリガブル単安定マルチバ
イブレータは、温度変化により出力されるパルス
幅が変化してしまう欠点があつた。
また、完全なリトリガブル動作とするために
は、時定数発生回路でセツト入力ＳがＨの間にリ
セツト出力ＲをＬレベルまで下げる必要がある。
このためには、セツト入力Ｓに入力される微分パ
ルスのパルス幅を十分広くするか、または、定電
流源の値を大きくする必要がある。微分パルス幅
を広くすることは、微分パルス形成用の素子の増
大につながる。また、定電流の値を大きくする
と、回路の消費電力が大きくなる。
は、時定数発生回路でセツト入力ＳがＨの間にリ
セツト出力ＲをＬレベルまで下げる必要がある。
このためには、セツト入力Ｓに入力される微分パ
ルスのパルス幅を十分広くするか、または、定電
流源の値を大きくする必要がある。微分パルス幅
を広くすることは、微分パルス形成用の素子の増
大につながる。また、定電流の値を大きくする
と、回路の消費電力が大きくなる。
また、このリトリガブル単安定マルチバイブレ
ータは、基準電圧Vrが必要とされ、素子数が多
くなり、消費電力が大きくなる欠点があつた。
ータは、基準電圧Vrが必要とされ、素子数が多
くなり、消費電力が大きくなる欠点があつた。
従つて、この発明の目的は、温度変化やばらつ
きによるパルス幅の変化が少なく、一定幅のパル
スを出力することができるリトリガブル単安定マ
ルチバイブレータを提供することにある。この発
明の他の目的は、素子数が少なく、消費電力の少
ないリトリガブル単安定マルチバイブレータを提
供することにある。
きによるパルス幅の変化が少なく、一定幅のパル
スを出力することができるリトリガブル単安定マ
ルチバイブレータを提供することにある。この発
明の他の目的は、素子数が少なく、消費電力の少
ないリトリガブル単安定マルチバイブレータを提
供することにある。
この発明は、第１のトランジスタと第２のトラ
ンジスタの互いのエミツタが定電流源に接続され
た第１の差動アンプと、第３のトランジスタと第
４のトランジスタのエミツタが定電流源に接続さ
れた第２の差動アンプとを有し、 第１のトランジスタのベースにセツト入力信号
を供給し、第２のトランジスタのコレクタ出力を
第４のトランジスタのベースに供給し、 第３のトランジスタのベースにリセツト入力信
号を供給し、第４のトランジスタのコレクタ出力
を第２のトランジスタのベースに供給し、 セツト入力信号及びリセツト入力信号が同一の
レベル関係を有する２値信号とされ、且つ第２の
トランジスタのベース及び第４のトランジスタの
ベースに供給される信号が２値信号の論理振幅と
等しい論理振幅を有し、且つ２値信号の論理振幅
の略々1/2のレベルより大とされたフリツプフロ
ツプと、 第５のトランジスタと第６のトランジスタの互
いのエミツタが定電流源に接続された第３の差動
アンプと、第５のトランジスタのコレクタとその
ベースが接続されたエミツタフオロワ形の第７の
トランジスタと、第７のトランジスタのエミツタ
と基準電位点間に接続されたコンデンサと並列に
接続された放電用抵抗とを有し、 セツト入力信号を第５のトランジスタのベース
に供給し、第２のトランジスタのコレクタ出力を
第６のトランジスタのベースに供給し、第７のト
ランジスタのエミツタ出力をリセツト入力信号と
して第３のトランジスタのベースに供給するよう
にした時定数回路とからなるリトリガブル単安定
マルチバイブレータである。
ンジスタの互いのエミツタが定電流源に接続され
た第１の差動アンプと、第３のトランジスタと第
４のトランジスタのエミツタが定電流源に接続さ
れた第２の差動アンプとを有し、 第１のトランジスタのベースにセツト入力信号
を供給し、第２のトランジスタのコレクタ出力を
第４のトランジスタのベースに供給し、 第３のトランジスタのベースにリセツト入力信
号を供給し、第４のトランジスタのコレクタ出力
を第２のトランジスタのベースに供給し、 セツト入力信号及びリセツト入力信号が同一の
レベル関係を有する２値信号とされ、且つ第２の
トランジスタのベース及び第４のトランジスタの
ベースに供給される信号が２値信号の論理振幅と
等しい論理振幅を有し、且つ２値信号の論理振幅
の略々1/2のレベルより大とされたフリツプフロ
ツプと、 第５のトランジスタと第６のトランジスタの互
いのエミツタが定電流源に接続された第３の差動
アンプと、第５のトランジスタのコレクタとその
ベースが接続されたエミツタフオロワ形の第７の
トランジスタと、第７のトランジスタのエミツタ
と基準電位点間に接続されたコンデンサと並列に
接続された放電用抵抗とを有し、 セツト入力信号を第５のトランジスタのベース
に供給し、第２のトランジスタのコレクタ出力を
第６のトランジスタのベースに供給し、第７のト
ランジスタのエミツタ出力をリセツト入力信号と
して第３のトランジスタのベースに供給するよう
にした時定数回路とからなるリトリガブル単安定
マルチバイブレータである。
この発明の一実施例について、以下、図面を参
照しして説明する。第１図は、この発明の一実施
例の構成を示すものである。
照しして説明する。第１図は、この発明の一実施
例の構成を示すものである。
この発明の一実施例のリトリガブル単安定マル
チバイブレータは、トランジスタ１，２，３及び
トランジスタ６，７，８とからなるＲ−Ｓフリツ
プフロツプと、トランジスタ２１，２２，２７と
コンデンサ２９、抵抗３１とからなる時定数発生
回路とから構成されるものである。
チバイブレータは、トランジスタ１，２，３及び
トランジスタ６，７，８とからなるＲ−Ｓフリツ
プフロツプと、トランジスタ２１，２２，２７と
コンデンサ２９、抵抗３１とからなる時定数発生
回路とから構成されるものである。
トランジスタ１及び２のエミツタが共通接続さ
れ、この共通接続点が定電流源としてのトランジ
スタ１１のコレクタに接続される。トランジスタ
１１のベースが電源端子２０に接続される。トラ
ンジスタ１１のエミツタが抵抗１２を介して接地
端子１３に接続される。
れ、この共通接続点が定電流源としてのトランジ
スタ１１のコレクタに接続される。トランジスタ
１１のベースが電源端子２０に接続される。トラ
ンジスタ１１のエミツタが抵抗１２を介して接地
端子１３に接続される。
トランジスタ１のベースから入力端子４が導出
される。トランジスタ１のコレクタが電源端子５
に接続される。トランジスタ２のコレクタが抵抗
９を介して電源端子５に接続されると共に、エミ
ツタフオロワ形のトランジスタ３のベースに接続
される。トランジスタ３のコレクタが電源端子５
に接続される。トランジスタ３のエミツタが定電
流源としてのトランジスタ１４のコレクタに接続
される。トランジスタ１４のベースが電源端子２
０に接続される。トランジスタ１４のエミツタが
抵抗１５を介して接地端子１３に接続される。
される。トランジスタ１のコレクタが電源端子５
に接続される。トランジスタ２のコレクタが抵抗
９を介して電源端子５に接続されると共に、エミ
ツタフオロワ形のトランジスタ３のベースに接続
される。トランジスタ３のコレクタが電源端子５
に接続される。トランジスタ３のエミツタが定電
流源としてのトランジスタ１４のコレクタに接続
される。トランジスタ１４のベースが電源端子２
０に接続される。トランジスタ１４のエミツタが
抵抗１５を介して接地端子１３に接続される。
トランジスタ６及び７のエミツタが共通接続さ
れ、この共通接続点が定電流源としてのトランジ
スタ１６のコレクタに接続される。トランジスタ
１６のベースが電源端子２０に接続される。トラ
ンジスタ１６のエミツタが抵抗１７を介して接地
端子１３に接続される。
れ、この共通接続点が定電流源としてのトランジ
スタ１６のコレクタに接続される。トランジスタ
１６のベースが電源端子２０に接続される。トラ
ンジスタ１６のエミツタが抵抗１７を介して接地
端子１３に接続される。
トランジスタ６のコレクタが電源端子５に接続
される。トランジスタ７のコレクタが抵抗１０を
介して電源端子５に接続されると共に、エミツタ
フオロワ形のトランジスタ８のベースに接続され
る。トランジスタ８のエミツタが定電流源として
のトランジスタ１８のコレクタに接続される。ト
ランジスタ１８のベースが電源端子２０に接続さ
れる。トランジスタ１８のエミツタが抵抗１９を
介して接地端子１３に接続される。
される。トランジスタ７のコレクタが抵抗１０を
介して電源端子５に接続されると共に、エミツタ
フオロワ形のトランジスタ８のベースに接続され
る。トランジスタ８のエミツタが定電流源として
のトランジスタ１８のコレクタに接続される。ト
ランジスタ１８のベースが電源端子２０に接続さ
れる。トランジスタ１８のエミツタが抵抗１９を
介して接地端子１３に接続される。
上述のようにトランジスタ１，２，３及びトラ
ンジスタ６，７，８とからなるＲ−Ｓフリツプフ
ロツプのセツト入力は、トランジスタ１のベー
スに供給され、リセツト入力は、トランジスタ
６のベースに供給される。出力Ｑは、トランジス
タ８のエミツタとトランジスタ１８のコレクタの
接続点から取り出され、出力端子３３から導出さ
れる。出力は、トランジスタ３のエミツタとト
ランジスタ１４のコレクタの接続点から取り出さ
れ、出力端子３２から導出される。
ンジスタ６，７，８とからなるＲ−Ｓフリツプフ
ロツプのセツト入力は、トランジスタ１のベー
スに供給され、リセツト入力は、トランジスタ
６のベースに供給される。出力Ｑは、トランジス
タ８のエミツタとトランジスタ１８のコレクタの
接続点から取り出され、出力端子３３から導出さ
れる。出力は、トランジスタ３のエミツタとト
ランジスタ１４のコレクタの接続点から取り出さ
れ、出力端子３２から導出される。
第２図は、このＲ−Ｓフリツプフロツプの入力
レベル及び出力レベルの関係を示すものである。
出力Ｑ及びは、高レベル(H)と低レベル(L)とを有
し、論理振幅VLを持つものである。−の記号を付
したセツト入力及びリセツト入力は、互いに
等しいVLの論理振幅を有し、且つ出力Ｑ及び
に対し（1/2）VLのレベル低くシフトされたＨ−
及びＬ−のレベルを有するものである。アナログ
レベルに関しては、Vccを電源電圧とし、トラン
ジスタのベース・エミツタ間電圧降下をVBEと
すると、 Ｈ＝Vcc−VBE Ｌ＝Vcc−VBE−VL Ｈ−＝Vcc−VBE−（1/2）VL Ｌ−＝Vcc−VBE−VL−（1/2）VL と選ばれている。トランジスタ１１，１６で規定
される差動アンプの定電流をＩとし、抵抗９，１
０の値をＲとすると、（IR＝VL）とされている。
レベル及び出力レベルの関係を示すものである。
出力Ｑ及びは、高レベル(H)と低レベル(L)とを有
し、論理振幅VLを持つものである。−の記号を付
したセツト入力及びリセツト入力は、互いに
等しいVLの論理振幅を有し、且つ出力Ｑ及び
に対し（1/2）VLのレベル低くシフトされたＨ−
及びＬ−のレベルを有するものである。アナログ
レベルに関しては、Vccを電源電圧とし、トラン
ジスタのベース・エミツタ間電圧降下をVBEと
すると、 Ｈ＝Vcc−VBE Ｌ＝Vcc−VBE−VL Ｈ−＝Vcc−VBE−（1/2）VL Ｌ−＝Vcc−VBE−VL−（1/2）VL と選ばれている。トランジスタ１１，１６で規定
される差動アンプの定電流をＩとし、抵抗９，１
０の値をＲとすると、（IR＝VL）とされている。
トランジスタ１，２，３及びトランジスタ６，
７，８により構成されるＲ−Ｓフリツプフロツプ
はリセツト状態（Ｑ＝Ｌ、＝Ｈ）のときに、ト
ランジスタ１のベースに供給されるセツト入力
がＨ−レベルからＬ−レベルに立下がると、トラ
ンジスタ２のベース電位ＬよりＬ−が低いため
に、トランジスタ１がオフし、トランジスタ２が
オンする。。このため出力がＨからＬに立下が
り、差動アンプのトランジスタ７がオフし、トラ
ンジスタ６がオンし、これにより、出力ＱがＬか
らＨに立上がり、出力がＨからＬに立下がる。
このセツト状態は、セツト入力がＨ−となつて
も、保持される。
７，８により構成されるＲ−Ｓフリツプフロツプ
はリセツト状態（Ｑ＝Ｌ、＝Ｈ）のときに、ト
ランジスタ１のベースに供給されるセツト入力
がＨ−レベルからＬ−レベルに立下がると、トラ
ンジスタ２のベース電位ＬよりＬ−が低いため
に、トランジスタ１がオフし、トランジスタ２が
オンする。。このため出力がＨからＬに立下が
り、差動アンプのトランジスタ７がオフし、トラ
ンジスタ６がオンし、これにより、出力ＱがＬか
らＨに立上がり、出力がＨからＬに立下がる。
このセツト状態は、セツト入力がＨ−となつて
も、保持される。
また、セツト状態の時に、トランジスタ６のベ
ースに供給されるリセツト入力がＨ−レベルか
らＬ−レベルに立下がると、トランジスタ７のベ
ース電位ＬよりＬ−が低いために、トランジスタ
６がオフし、トランジスタ７がオンする。このた
め出力ＱがＨからＬに立下がり、差動アンプのト
ランジスタ２がオフし、トランジスタ１がオン
し、これにより、出力がＬからＨに立上がる。
このリセツト状態は、リセツト入力がＨ−とな
つても、保持される。
ースに供給されるリセツト入力がＨ−レベルか
らＬ−レベルに立下がると、トランジスタ７のベ
ース電位ＬよりＬ−が低いために、トランジスタ
６がオフし、トランジスタ７がオンする。このた
め出力ＱがＨからＬに立下がり、差動アンプのト
ランジスタ２がオフし、トランジスタ１がオン
し、これにより、出力がＬからＨに立上がる。
このリセツト状態は、リセツト入力がＨ−とな
つても、保持される。
トランジスタ２１及び２２のエミツタが共通接
続され、この共通接続点が定電流源としてのトラ
ンジスタ２３のコレクタに接続される。トランジ
スタ２３のベースが電源端子２０に接続される。
トランジスタ２３のエミツタが抵抗２４を介して
接地端子１３に接続される。
続され、この共通接続点が定電流源としてのトラ
ンジスタ２３のコレクタに接続される。トランジ
スタ２３のベースが電源端子２０に接続される。
トランジスタ２３のエミツタが抵抗２４を介して
接地端子１３に接続される。
トランジスタ２１のコレクタが抵抗２５，２６
を介して電源端子５に接続されると共に、エミツ
タフオロワ形のトランジスタ２７のベースに接続
される。トランジスタ２２のコレクタが低抗２６
を介して電源端子５に接続される。
を介して電源端子５に接続されると共に、エミツ
タフオロワ形のトランジスタ２７のベースに接続
される。トランジスタ２２のコレクタが低抗２６
を介して電源端子５に接続される。
トランジスタ２７のコレクタが電源端子５に接
続される。トランジスタ２７のエミツタがトラン
ジスタ２８のコレクタに接続されると共に、トラ
ンジスタ２７のエミツタと接地端子１３との間に
コンデンサ２９が挿入される。トランジスタ２８
のベースが電源端子２０に接続される。トランジ
スタ２８のエミツタが端子３０に接続される。端
子３０に抵抗３１の一端が基板から外付けされて
取り付けられ、抵抗３１の他端が接地される。
続される。トランジスタ２７のエミツタがトラン
ジスタ２８のコレクタに接続されると共に、トラ
ンジスタ２７のエミツタと接地端子１３との間に
コンデンサ２９が挿入される。トランジスタ２８
のベースが電源端子２０に接続される。トランジ
スタ２８のエミツタが端子３０に接続される。端
子３０に抵抗３１の一端が基板から外付けされて
取り付けられ、抵抗３１の他端が接地される。
なお、この発明の一実施例では、トランジスタ
６のベースに供給するリセツト入力として、ト
ランジスタ２７のエミツタの出力が供給される。
このリセツト入力の論理振幅は、Ｈ−及びＬ−
とする必要がある。そこで、トランジスタ２７の
エミツタの出力レベルを、論理振幅の略々1/2だ
け低くレベルシフトさせるために、抵抗２６が設
けられる。この抵抗２６の抵抗値は、抵抗２５の
抵抗をR1とすると、R1／２とされている。
６のベースに供給するリセツト入力として、ト
ランジスタ２７のエミツタの出力が供給される。
このリセツト入力の論理振幅は、Ｈ−及びＬ−
とする必要がある。そこで、トランジスタ２７の
エミツタの出力レベルを、論理振幅の略々1/2だ
け低くレベルシフトさせるために、抵抗２６が設
けられる。この抵抗２６の抵抗値は、抵抗２５の
抵抗をR1とすると、R1／２とされている。
第３図は、上述のリトリガブル単安定マルチバ
イブレータの動作を示すタイムチヤートである。
入力端子４にレベルＨ−からＬ−に立ち下がる微
分パルスが供給されると、第３図Ａに示すように
このパルスの立下がりでＲ−Ｓフリツプフロツプ
がセツトされ、トランジスタ８のエミツタとトラ
ンジスタ１８のコレクタの接続点の出力Ｑの出力
レベルがＨとなり、トランジスタ３のエミツタと
トランジスタ１４のコレクタの接続点の出力の
出力レベルがＬとなる。
イブレータの動作を示すタイムチヤートである。
入力端子４にレベルＨ−からＬ−に立ち下がる微
分パルスが供給されると、第３図Ａに示すように
このパルスの立下がりでＲ−Ｓフリツプフロツプ
がセツトされ、トランジスタ８のエミツタとトラ
ンジスタ１８のコレクタの接続点の出力Ｑの出力
レベルがＨとなり、トランジスタ３のエミツタと
トランジスタ１４のコレクタの接続点の出力の
出力レベルがＬとなる。
微分パルスのレベルがＨ−に戻ると、トランジ
スタ２１のベース電位に対してトランジスタ２２
のベース電位が低くなるため、トランジスタ２１
がオンし、トランジスタ２２がオフする。このた
め、トランジスタ２１のコレクタの電位が下が
り、コンデンサ２９に蓄えられていた電荷が放電
され、第３図Ｂに示すようにトランジスタ６のベ
ースに供給されるリセツト入力のレベルが下が
る。
スタ２１のベース電位に対してトランジスタ２２
のベース電位が低くなるため、トランジスタ２１
がオンし、トランジスタ２２がオフする。このた
め、トランジスタ２１のコレクタの電位が下が
り、コンデンサ２９に蓄えられていた電荷が放電
され、第３図Ｂに示すようにトランジスタ６のベ
ースに供給されるリセツト入力のレベルが下が
る。
トランジスタ６のベースに供給されるリセツト
入力のレベルがＬまで下がる前に、入力端子４
から再び微分パルスが供給されると、このパルス
のレベルＬ−は、出力のレベルＬより低いの
で、トランジスタ２１がオフし、トランジスタ２
２がオンする。これにより、トランジスタ２１の
出力レベルが上がり、コンデンサ２９に電荷が充
電される。
入力のレベルがＬまで下がる前に、入力端子４
から再び微分パルスが供給されると、このパルス
のレベルＬ−は、出力のレベルＬより低いの
で、トランジスタ２１がオフし、トランジスタ２
２がオンする。これにより、トランジスタ２１の
出力レベルが上がり、コンデンサ２９に電荷が充
電される。
微分パルスのレベルがＨ−に戻ると、再びトラ
ンジスタ２１のコレクタ電位が下がり、コンデン
サ２９に蓄えられていた電荷が放電され、トラン
ジスタ６のベースに供給される電圧が下がる。
ンジスタ２１のコレクタ電位が下がり、コンデン
サ２９に蓄えられていた電荷が放電され、トラン
ジスタ６のベースに供給される電圧が下がる。
トランジスタ６のベースに供給される電圧のレ
ベルがＬより下がると、フリツプフロツプがリセ
ツトされ、トランジスタ８のエミツタとトランジ
スタ１８のコレクタの接続点の出力Ｑの出力レベ
ルがＬとなり、トランジスタ３のエミツタとトラ
ンジスタ１８のコレクタの接続点の出力の出力
レベルがＨとなり、一定幅のパルスが出力端子３
２及び３３から取り出される。
ベルがＬより下がると、フリツプフロツプがリセ
ツトされ、トランジスタ８のエミツタとトランジ
スタ１８のコレクタの接続点の出力Ｑの出力レベ
ルがＬとなり、トランジスタ３のエミツタとトラ
ンジスタ１８のコレクタの接続点の出力の出力
レベルがＨとなり、一定幅のパルスが出力端子３
２及び３３から取り出される。
上述のリトリガブル単安定マルチバイブレータ
から出力されるパルス幅は、以下のように求めら
れる。
から出力されるパルス幅は、以下のように求めら
れる。
フリツプフロツプの出力の低レベルの出力レ
ベルＬとリセツト入力の高レベルの出力レベル
Ｈ−との電位差をΔVとすると、電位差ΔVは、
定電流源用のトランジスタのベース電圧をVB、
抵抗９，１０，２５の抵抗値をR1、抵抗２６の
抵抗値をR1／２、抵抗３１の抵抗値をR3とし、
コンデンサ２９の容量をCLとすると、 ΔV＝（VB−VBE）R1／R2 −（VB−VBE）（R1／２）／R2 ＝（VB−VBE）（R1／２）／R2 である。VB−VBE＝VB′とすると、ΔVは、 ΔV＝VB′×（R1／２）／R2 … で表される。一方、トランジスタ６のベースに供
給されるリセツト入力Ｒの電位は、コンデンサ２
９を流れる電流ILで決まり、パルス幅τは、 τ＝（CL／IL）ΔV … となる。電流ILは、基板から外付けさた抵抗３
１で設定され、 IL＝（VB′／R3） … となる。式に式、式を代入すると、 τ＝CL・R3×（R1／２）／R2 … で示される。式はパルス幅τは、ベース電圧
VBに依存せず、同一基板内の抵抗値の比と、コ
ンデンサ２９容量と、外付けされる抵抗３１の抵
抗値R3により決まることを示している。同一基
板内の抵抗値は、ばらつきが少なく、また抵抗値
の比は、夫々の抵抗の抵抗値が同様に変化するた
め、温度変化があつても、略々一定値となる。従
つて、パルス幅τは、コンデンサ２９の容量と抵
抗３１の抵抗値により変化する。外付けされる抵
抗３１の抵抗値は、温度変化が少ないため、パル
ス幅τは、温度が変化しても、常に一定幅のパル
スとなる。
ベルＬとリセツト入力の高レベルの出力レベル
Ｈ−との電位差をΔVとすると、電位差ΔVは、
定電流源用のトランジスタのベース電圧をVB、
抵抗９，１０，２５の抵抗値をR1、抵抗２６の
抵抗値をR1／２、抵抗３１の抵抗値をR3とし、
コンデンサ２９の容量をCLとすると、 ΔV＝（VB−VBE）R1／R2 −（VB−VBE）（R1／２）／R2 ＝（VB−VBE）（R1／２）／R2 である。VB−VBE＝VB′とすると、ΔVは、 ΔV＝VB′×（R1／２）／R2 … で表される。一方、トランジスタ６のベースに供
給されるリセツト入力Ｒの電位は、コンデンサ２
９を流れる電流ILで決まり、パルス幅τは、 τ＝（CL／IL）ΔV … となる。電流ILは、基板から外付けさた抵抗３
１で設定され、 IL＝（VB′／R3） … となる。式に式、式を代入すると、 τ＝CL・R3×（R1／２）／R2 … で示される。式はパルス幅τは、ベース電圧
VBに依存せず、同一基板内の抵抗値の比と、コ
ンデンサ２９容量と、外付けされる抵抗３１の抵
抗値R3により決まることを示している。同一基
板内の抵抗値は、ばらつきが少なく、また抵抗値
の比は、夫々の抵抗の抵抗値が同様に変化するた
め、温度変化があつても、略々一定値となる。従
つて、パルス幅τは、コンデンサ２９の容量と抵
抗３１の抵抗値により変化する。外付けされる抵
抗３１の抵抗値は、温度変化が少ないため、パル
ス幅τは、温度が変化しても、常に一定幅のパル
スとなる。
尚、コンデンサ２９は、電源端子５とトランジ
スタ２７のエミツタとの間に挿入するようにして
も良い。
スタ２７のエミツタとの間に挿入するようにして
も良い。
Ｈ及びＬのレベルを持つ２値信号に（1/2）VL
のレベルシフトを生じさせるには、第４図或いは
第５図に示す構成を用いれば良い。
のレベルシフトを生じさせるには、第４図或いは
第５図に示す構成を用いれば良い。
第４図において、４１，４２で示すトランジス
タのエミツタが定電流源用の抵抗４３を介して接
地端子５０に接続され、トランジスタ４１のベー
ス及びトランジスタ４２のベースの夫々から入力
端子４４及び４５が導出されている。トランジス
タ４１のコレクタ抵抗４６を介して抵抗４８の一
端に接続され、トランジスタ４２のコレクタが抵
抗４７を介して抵抗４８の一端に接続され、この
抵抗４８の他端が電源端子４９に接続されてい
る。
タのエミツタが定電流源用の抵抗４３を介して接
地端子５０に接続され、トランジスタ４１のベー
ス及びトランジスタ４２のベースの夫々から入力
端子４４及び４５が導出されている。トランジス
タ４１のコレクタ抵抗４６を介して抵抗４８の一
端に接続され、トランジスタ４２のコレクタが抵
抗４７を介して抵抗４８の一端に接続され、この
抵抗４８の他端が電源端子４９に接続されてい
る。
トランジスタ４２のコレクタがエミツタフオロ
ワ形のトランジスタ５１のベースに接続され、ト
ランジスタ５１のエミツタが抵抗５２を介して接
地されると共に、出力端子５３として導出され
る。抵抗４６及び４７の値を等しくＲとすると、
抵抗４８の値が（1/2）Ｒとされている。従つて、
入力端子４４及び４５に供給されたＨ及びＬの２
値信号がＨ−及びＬ−のレベルを持つ２値信号に
変換されて出力端子５３に取り出される。
ワ形のトランジスタ５１のベースに接続され、ト
ランジスタ５１のエミツタが抵抗５２を介して接
地されると共に、出力端子５３として導出され
る。抵抗４６及び４７の値を等しくＲとすると、
抵抗４８の値が（1/2）Ｒとされている。従つて、
入力端子４４及び４５に供給されたＨ及びＬの２
値信号がＨ−及びＬ−のレベルを持つ２値信号に
変換されて出力端子５３に取り出される。
第５図は、上述と同様のレベル変換を行う回路
構成の他の例を示す。トランジスタ４１及び４２
により、差動アンプが構成され、トランジスタ４
２のコレクタ出力がエミツタフオロワ形トランジ
スタ５１のベースに供給される。このトランジス
タ５１のエミツタ及び接地間に抵抗５２及び５４
の直列接続が挿入され、抵抗５２及び５４の接続
点から出力端子５３が導出される。抵抗５４は、
定電流源用のもので、抵抗４６，４７，５２の抵
抗値を等しくすると、この抵抗５４による定電流
を差動アンプの定電流の1/2することで、レベル
変換をなしうる。
構成の他の例を示す。トランジスタ４１及び４２
により、差動アンプが構成され、トランジスタ４
２のコレクタ出力がエミツタフオロワ形トランジ
スタ５１のベースに供給される。このトランジス
タ５１のエミツタ及び接地間に抵抗５２及び５４
の直列接続が挿入され、抵抗５２及び５４の接続
点から出力端子５３が導出される。抵抗５４は、
定電流源用のもので、抵抗４６，４７，５２の抵
抗値を等しくすると、この抵抗５４による定電流
を差動アンプの定電流の1/2することで、レベル
変換をなしうる。
この発明に依れば、出力されるパルス幅は、外
付けされる抵抗の抵抗値と基板内の抵抗値の比及
びコンデンサの容量により決まる。同一基板内の
抵抗は、同様な特性を持つため、温度変化が生じ
ても抵抗値の比は、一定である。
付けされる抵抗の抵抗値と基板内の抵抗値の比及
びコンデンサの容量により決まる。同一基板内の
抵抗は、同様な特性を持つため、温度変化が生じ
ても抵抗値の比は、一定である。
また、温度変動により、定電流源用のトランジ
スタのベース電圧VBが上昇すると、抵抗９の流
れる電流が増加し、トランジスタ３のエミツタの
出力のＬレベルが下がる。この時、抵抗３１を
介して流れるコンデンサ２９の放電電流も上昇し
し、コンデンサ２９の放電の傾きが急になる。こ
のため、リセツト入力が速く低くなり、この出
力のレベル変化が補償される。
スタのベース電圧VBが上昇すると、抵抗９の流
れる電流が増加し、トランジスタ３のエミツタの
出力のＬレベルが下がる。この時、抵抗３１を
介して流れるコンデンサ２９の放電電流も上昇し
し、コンデンサ２９の放電の傾きが急になる。こ
のため、リセツト入力が速く低くなり、この出
力のレベル変化が補償される。
従つて、この発明に依れば、温度変化の影響を
受けず、常に一定幅のパルスを出力するリトリガ
ブル単安定マルチバイブレータを実現することが
できる。
受けず、常に一定幅のパルスを出力するリトリガ
ブル単安定マルチバイブレータを実現することが
できる。
また、この発明に依れば、エミツタフオロワ形
のトランジスタ２７によりコンデンサ２９に電荷
を充電することによりリセツト入力をＨ−のレ
ベルにするので、コンデンサ２９の充電速度が速
く、パルス幅の細い微分パルスで確実にリトリガ
ブル動作を行うことができる。
のトランジスタ２７によりコンデンサ２９に電荷
を充電することによりリセツト入力をＨ−のレ
ベルにするので、コンデンサ２９の充電速度が速
く、パルス幅の細い微分パルスで確実にリトリガ
ブル動作を行うことができる。
更に、この発明の依れば、基準電圧を必要とし
ない構成であるから、電圧源を同一の電源とする
ことができ、素子数が少なく、消費電力が小さ
い。
ない構成であるから、電圧源を同一の電源とする
ことができ、素子数が少なく、消費電力が小さ
い。
第１図はこの発明の一実施例の接続図、第２図
はこの発明の一実施例において信号レベル関係の
説明に用いる略線図、第３図はこの発明の一実施
例の動作説明に用いる波形図、第４図及び第５図
はこの発明に適用できるレベルシフトのための回
路構成の一例及び他の例を示す接続図、第６図は
従来のリトリガブル単安定マルチバイブレータの
構成を示すブロツク図、第７図は従来のリトリガ
ブル単安定マルチバイブレータの接続図、第８図
は従来のリトリガブル単安定マルチバイブレータ
の動作説明に用いる波形図である。 １，６，２２：差動アンプのトランジスタ、
２，７，２１：差動アンプの他方のトランジス
タ、１１，１４，１６，１８，２３，２８：定電
流用のトランジスタ、４：入力端子、５：電源端
子、２９：コンデンサ、３１：抵抗、３２，３
３：出力端子。
はこの発明の一実施例において信号レベル関係の
説明に用いる略線図、第３図はこの発明の一実施
例の動作説明に用いる波形図、第４図及び第５図
はこの発明に適用できるレベルシフトのための回
路構成の一例及び他の例を示す接続図、第６図は
従来のリトリガブル単安定マルチバイブレータの
構成を示すブロツク図、第７図は従来のリトリガ
ブル単安定マルチバイブレータの接続図、第８図
は従来のリトリガブル単安定マルチバイブレータ
の動作説明に用いる波形図である。 １，６，２２：差動アンプのトランジスタ、
２，７，２１：差動アンプの他方のトランジス
タ、１１，１４，１６，１８，２３，２８：定電
流用のトランジスタ、４：入力端子、５：電源端
子、２９：コンデンサ、３１：抵抗、３２，３
３：出力端子。
Claims (1)
- 【特許請求の範囲】 １ フリツプフロツプ回路と、時定数発生回路と
を備え、 上記フリツプフロツプ回路は、 第１のトランジスタと第２のトランジスタの互
いのエミツタが定電流源に接続された第１の差動
回路と、 第３のトランジスタと第４のトランジスタの互
いのエミツタが定電流源に接続された第２の差動
回路と、 上記第２のトランジスタのコレクタとそのベー
スが接続され、上記第４のトランジスタのベース
とそのエミツタが接続されたエミツタフオロワ形
の第５のトランジスタと、 上記第４のトランジスタのコレクタとそのベー
スが接続され、上記第２のトランジスタのベース
にそのエミツタが接続されたエミツタフオロワ形
の第６のトランジスタとを有し、 上記第１のトランジスタのベースにセツト入力
信号を供給し、 上記第３のトランジスタのベースにリセツト入
力信号を供給する構成とされており、 上記セツト入力信号及び上記リセツト入力信号
は第１のレベルの２値信号とされ、上記第２のト
ランジスタのベース及び上記第４のトランジスタ
のベースに供給される信号は第２のレベルの２値
信号とされ、上記第１のレベルの２値信号と上記
第２のレベルの２値信号とは互いに等しい論理振
幅で、且つ上記第１のレベルの２値信号は上記第
２のレベルの２値信号に対して論理振幅の略々1/
２低くレベルシフトされており、 上記時定数発生回路は、 第７のトランジスタと第８のトランジスタの互
いのエミツタが定電流源に接続された第３の差動
回路と、 上記第７のトランジスタのコレクタとそのベー
スが接続されたエミツタフオロワ形の第９のトラ
ンジスタと、 上記エミツタフオロワ形の第９のトランジスタ
の出力の振幅を上記第１のレベルの２値信号に対
応してシフトさせるレベルシフト回路と、 上記第９のトランジスタのエミツタと基準電位
点間に接続されたコンデンサと、 上記コンデンサに並列に接続された放電用抵抗
とを有し、 上記第７のトランジスタのベースには上記第１
のレベルの２値信号が供給され、 上記第８のトランジスタのベースには上記第２
のレベルの２値信号が供給され、 上記第９のトランジスタのエミツタと上記コン
デンサとの接続点から遅延出力を取り出す構成と
されており、 上記第１のトランジスタのベースと上記第７の
トランジスタのベースから入力端子を導出し、 上記第５のトランジスタ及び上記第６のトラン
ジスタのエミツタから出力端子を導出し、 上記入力端子に第１のレベルの２値信号のパル
ス信号を供給し、上記パルス信号により上記フリ
ツプフロツプ回路をセツトし、 上記第９のトランジスタのエミツタと上記コン
デンサとの接続点からの遅延出力を上記第３のト
ランジスタのベースに供給し、 上記第９のトランジスタのエミツタと上記コン
デンサとの接続点からの遅延出力により上記フリ
ツプフロツプ回路をリセツトする ようにしたリトリガブル単安定マルチバイブレー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59140099A JPS6120414A (ja) | 1984-07-06 | 1984-07-06 | リトリガブル単安定マルチバイブレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59140099A JPS6120414A (ja) | 1984-07-06 | 1984-07-06 | リトリガブル単安定マルチバイブレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6120414A JPS6120414A (ja) | 1986-01-29 |
| JPH0572768B2 true JPH0572768B2 (ja) | 1993-10-13 |
Family
ID=15260917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59140099A Granted JPS6120414A (ja) | 1984-07-06 | 1984-07-06 | リトリガブル単安定マルチバイブレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6120414A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3001391U (ja) * | 1994-02-24 | 1994-08-23 | 株式会社寿老園 | お茶素材を詰めた棒状包材 |
-
1984
- 1984-07-06 JP JP59140099A patent/JPS6120414A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3001391U (ja) * | 1994-02-24 | 1994-08-23 | 株式会社寿老園 | お茶素材を詰めた棒状包材 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6120414A (ja) | 1986-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3109107A (en) | Sweep generation by constant current capacitive discharge through transistor | |
| JPH0572768B2 (ja) | ||
| US5086237A (en) | Re-triggerable monostable multivibrator capable of generating a predetermined width of pulse with additional logic gate and D flip-flop with reset | |
| US4600897A (en) | Voltage-controlled oscillator of emitter-coupled astable multivibrator type | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| JPS645384Y2 (ja) | ||
| JP2687159B2 (ja) | 電源投入時のリセットパルス生成回路 | |
| US3197656A (en) | Transistor time delay circuits | |
| JPH0332113Y2 (ja) | ||
| JP3012407B2 (ja) | レベル変換回路 | |
| JP2995898B2 (ja) | Ｅｃｌ出力回路 | |
| JP3008422B2 (ja) | Ｅｃｌ―ｃｍｏｓレベル変換回路 | |
| JPS6193714A (ja) | デユ−テイ変換回路 | |
| JPH0463571B2 (ja) | ||
| EP0132591B1 (en) | Pulse generator circuit | |
| KR910004855Y1 (ko) | 지연 회로 | |
| JP2861226B2 (ja) | クロック信号出力回路 | |
| US3531740A (en) | Pulse-width modulation circuit | |
| JPS6243367B2 (ja) | ||
| JPH0335853B2 (ja) | ||
| JP2536648Y2 (ja) | リセット信号入力回路 | |
| JPS6218991Y2 (ja) | ||
| JPH0122273Y2 (ja) | ||
| JPH057778Y2 (ja) | ||
| KR930000989Y1 (ko) | 마이크로 컴퓨터용 리세트 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |