JPH0573060A - 自動リズム演奏器 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、リズム情報を選択指定して演奏で
きる自動リズム演奏器に関し、読出すべきリズム情報を
変更するに際して演奏者における演奏の負担を軽減する
ことを目的とする。 【構成】 各一連のデータから構成される複数種類のリ
ズム情報を記憶する記憶手段、この記憶手段に記憶され
る複数種類のリズム情報のうちから読出すべきリズム情
報を選択指定する選択指定手段、前記記憶手段から順次
に読出される前記一連のデータにおいて読出されるデー
タがその一連のデータに関するリズム情報の小節終わり
におけるデータであることを検出する検出手段および、
この検出手段により、読出されるデータが前記一連のデ
ータに関するリズム情報の小節終わりにおけるデータで
あることを検出する場合に前記選択指定手段により新た
に選択指定される読出すべきリズム情報の一連のデータ
を先頭のデータから順次に読出す読出手段を具えるよう
に構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、自動リズム演奏器に
関し、特に複数のリズム種類を選択指定して演奏できる
自動リズム演奏器に関する。

【０００２】

【従来の技術】従来、自動リズム演奏器は、特開昭47-2
7519号公報に開示されているように、メモリに複数のリ
ズム種類の情報を記憶し、リズム種類を選択設定する手
段を設けて、演奏者の希望するリズム種類を選択できる
ようにし、演奏者がスタートを指示すると、上記メモリ
から順次指定されたリズム情報を読出すものが、知られ
ている。

【０００３】

【発明が解決しようとする課題】これら従来の自動リズ
ム演奏器では、アドレス発生用のカウンタが固定されて
おり、ステップ数を各リズムで共通にする必要があっ
た。リズムには多くの種類がありその種類によりリズム
情報の長さが異なる。また、１小節単位で繰返すもの
や、２小節、４小節で繰返すものもある。

【０００４】本発明は、この点に鑑みなされたもので、
異るデータ長の複数のリズム情報を選択して演奏するこ
とができる自動リズム演奏器である。

【０００６】

【課題を解決するための手段】本発明による自動リズム
演奏器は、前述された目的を達成するために、複数の記
憶領域別に、異なる種類のリズム情報を記憶し、このリ
ズム情報を順次読出すことにより各種のリズムを演奏す
る自動リズム演奏器において、リズム情報の種類を選択
するためのリズム種類選択手段と、前記リズム種類選択
手段により選択されたリズム情報を記憶している記憶領
域の最終番地を判定する判定手段と、を備え、前記リズ
ム種類選択手段により指定されたリズム情報の記憶領域
から、リズム情報が繰返し読み出されることを特徴とす
るものである。

【０００７】

【作用】上述のように、本願発明では記憶領域の最終番
地を判定する判定手段を具え、読出し番地が最終番地に
到達した後は、その記憶領域の先頭番地から再び読出し
を開始するようにする。

【０００８】

【実施例】以下、図を参照して本発明の一実施例につい
て説明する。図１はこの発明の実施例のブロック図であ
り、ソフトウエアによって予めメモリに書込まれている
リズム情報を読出す場合のブロック図である。構成にお
いて、この実施例は、予め定められたプログラムに基づ
いて演算処理するための演算処理部（ＣＰＵ）51および
ＣＰＵ51の動作プログラムを予め記憶しているプログラ
ム記憶用メモリ（例えばＲＯＭ）52を含むマイクロプロ
セッサ50と、書込み読出し可能な複数の記憶領域を含む
ランダムアクセスメモリ（ＲＡＭ）53とが設けられる。
このＲＡＭ53の複数の記憶領域は、少なくともアドレス
レジスタＲ１、スキップレジスタＲ２、ステップレジス
タＲ３として用いられる。さらに、リズム記憶用メモリ
（ＲＯＭ）31およびリズム選択回路33と、スタート・ス
トップ指令スイッチ（Ｓスイッチ）141 と、Ｔ形フリッ
プフロップ（以下Ｔ・ＦＦ）142と、可変抵抗器153
と、クロック発振器151 と、音源発振器171 〜177 と、
音量調節用抵抗器181 と、増幅器182 と、スピーカ183
とから成る。

【０００９】リズム選択回路33は、リズム種類別のスキ
ップ数を予め設定記憶しておく第１の設定部としてのマ
トリクス回路331 と、リズム種類別にＲＯＭ31の先頭番
地を予め設定記憶している第２の設定部としてのマトリ
クス回路332 と、所望のリズムを選択するリズム種類選
択スイッチ34とを含む。例えば、リズムの種類としてサ
ンバのリズムがＲＯＭ31の０番地から15番地までに書込
まれ、スローロックのリズムが16番地から39番地までに
書込まれ、この他のリズムが40番地以後に書込まれてい
るとすれば、サンバ選択用スイッチ341 はマトリクス回
路331 および332 の行ラインｌ１に接続され、スローロ
ック選択用スイッチ342 が行ラインｌ２に接続され、そ
の他各種のリズムを選択するスイッチ343 ないし34n が
対応する行ラインｌ３ないしｌｎに接続される。そし
て、マトリクス回路332 は、行ラインｌ１と列ラインｒ
１〜ｒ７とのいずれもダイオードで接続しないことによ
ってサンバのリズムの先頭番地（第０番地）を設定記憶
し、行ラインｌ２と列ラインｒ５とをダイオードで接続
することによりスローロックのリズムの先頭番地（第16
番地) を設定し、行ラインｌ３と列ラインｒ４，ｒ６と
をそれぞれダイオードで接続することによりスローロッ
クに後続する他の種類のリズムの先頭番地（第40番地）
を設定記憶し、以下同様にして各選択スイッチ344 〜34
n のリズムに対応する先頭番地を設定記憶する。また、
マトリクス回路331 は、行ラインｌ１と列ラインｒ８，
ｒ９とをダイオードで接続してサンバのリズムのスキッ
プ数３を設定し、行ラインｌ２と列ラインｒ９とをダイ
オードで接続してスローロックのリズムのスキップ数２
を設定記憶する。

【００１０】図２は図１の動作を説明するためのフロー
チャートである。リズム記憶用メモリ（ＲＯＭ）31に
は、リズムパターンのうち最も短い音符を１つの番地で
記憶している。例えば図３に示すようなサンバのリズム
であれば、表１に示すように、１つの番地で８分音符の
リズムを、記憶させ、先頭番地を第０番地とすれば、第
15番地までの16番地の記憶領域で記憶する。また図４に
示すようなスローロックのリズムであれば、表２に示す
ように、１つの番地で３連符の音符を記憶させ、先頭番
地を第16番地とし、第39番地までの24番地の記憶領域に
記憶する。

【表１】

【表２】

【００１１】次に、図１および図２を参照してこの発明
をソフトウエアによって達成する場合の動作を説明す
る。初期状態において、ＣＰＵ51はＴ・ＦＦ142 の出力
が、「Ｈ」信号か否かを判定することにより、Ｓスッイ
チ141 を押圧してスタート指令されたか否かを判別し、
スタート指令されていなければそのまま待機し、スター
ト指令されていれば次のステップへ進む。Ｓスッイチ14
1 が押圧された場合は、Ｔ・ＦＦ142 が「Ｈ」信号を導
出し、ＣＰＵ51に与えるとともに、クロック発振器151
にクロック発生指令信号を与える。

【００１２】続いて、演奏者はリズム選択回路33のリズ
ム種類選択スイッチ34のいずれかを操作して、所望の種
類のリズム（例えばサンバ）を選択する。応じて、ＣＰ
Ｕ51は前記リズム選択回路33に含まれるマトリクス回路
331 で予め設定されているサンバのリズムのスキップ数
(3) をＲＡＭ53に含まれる待避レジスタ（図示せず）へ
待避させるとともに、スキップレジスタＲ２へロードさ
せた後、リズム選択回路33に含まれるマトリクス回路33
2 で設定されているサンバのリズムの先頭番地（第０番
地）を続出してアドレスレジスタＲ１へロードさせ、さ
らにステップレジスタＲ３にステップ数をロードさせ
る。このステップ数は、サンバのリズムとしてＲＯＭ31
に記憶されている番地数(16)に相当し、例えば48からス
キップ数(3) を除算 (48÷３＝16) することによって算
出される。

【００１３】そして、ＣＰＵ51はアドレスレジスタＲ１
で指定されたＲＯＭ31の番地（すなわち先頭番地）のリ
ズム情報をビット並列で続出し、リズム情報出力を対応
する音源発振器171 ないし177 に与える。これによっ
て、ＲＯＭ31の第０番地の論理「１」を記憶しているビ
ットに対応する音源発振器から予め定められている楽器
の種類別の楽音を発生し、音量調節可変抵抗器181 、増
幅器182 を介してスピーカ183 に与えられ発生される。

【００１４】続いて、ＣＰＵ51はＴ・ＦＦ142 の出力が
「Ｈ」信号か否かを判定し、Ｔ・ＦＦ142 の出力が
「Ｈ」信号であればクロック発振器151 から１つの基準
クロック入力が与えられるまで待機し、基準クロックが
与えられるとスキップレジスタＲ２のスキップ数を数値
１だけ減算して更新的にロードさせ、スキップ数が０か
否かを判別し０になるまで繰返す。これによって、スキ
ップレジスタＲ２に予め設定されたスキップ数の基準ク
ロック信号がクロック発振器151 から与えられるまで上
述の動作を繰返し、スキップレジスタＲ２の内容が０に
なるとアドレスレジスタＲ１にロードされている番地数
に数値１を加算して更新的にロードさせ、それによって
ＲＯＭ31の続出すべき番地を歩進させる。続いて、ＣＰ
Ｕ51はステップレジスタＲ３にストアされているステッ
プ数（サンバのリズム場合は16）から数値１だけ減算
し、その減算値をステップレジスタＲ３に更新的にロー
ドさせる。そして、ＣＰＵ51は前記待避レジスタに待避
させていたスキップ数をスキップレジスタＲ２に再ロー
ドさせた後、ステップレジスタＲ３にロードされている
ステップ数が０か否かを判定する。ステップ数が０でな
ければ再びアドレスレジスタで指定されるＲＯＭ31の番
地（１番地）のデータを続出して再びリズム情報を出力
させ、以後同様にしてステップ数が０になるまで前述の
動作を繰返す。そして、ステップ数が０になるまでの間
に、ＲＯＭ31に記憶されている図３に示す２小節分のサ
ンバのリズムが順次続出されて発生される。

【００１５】ところで、前述のステップ数が０か否かの
判定状態において、ステップレジスタＲ３にストアされ
ているステップ数が０になったことを判定すると、再び
前述のアドレスレジスタＲ１へマトリクス回路332 で設
定されているサンバのリズムの先頭番地をロードさせ、
ステップレジスタＲ３にステップ数(16)をセットさせ、
以後同様の動作を繰返す。

【００１６】そして、選択されたリズムの発生を停止さ
せる場合は、Ｓスイッチ141 を再び押圧すると、Ｔ・Ｆ
Ｆ142 の出力がローレベル（以下「Ｌ」）信号に反転す
るため、ＣＰＵ51は直前に番地指定されたＲＯＭ31の番
地のリズム情報を続出して発生させた後、初期状態へ復
帰する。

【００１７】なお、リズム選択回路33で前述の図４に示
したようなスローロックのリズムを発生させるように選
択した場合は、スキップレジスタＲ２にはスキップ数２
がロードされ、アドレスレジスタＲ１にはスローロック
のリズム情報が記憶されている先頭番地（すなわち第16
番地）がロードされ、ステップレジスタＲ３にはステッ
プ数24がロードされ、前述の動作と同様にして行なわれ
る。

【００１８】

【発明の効果】上述のように、本願発明では記憶領域の
最終番地を判定する判定手段を具え、読出し番地が最終
番地に到達した後は、その記憶領域の先頭番地から再び
読出しを開始するようにしたので、リズム種類によって
記憶領域の大きさが異なる場合でも演奏することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】図１の動作を説明するためのフローチャートで
ある。

【図３】サンバのリズム譜である。

【図４】スローロックのリズム譜である。

【符号の説明】

50 マイクロプロセッサ 51 ＣＰＵ 31 リズム記憶用メモリ 141 スタートストップスイッチ 142 Ｔ形フリップフロップ 153 テンポ調節用可変抵抗器 182 増幅器 183 スピーカ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成３年６月１２日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】 明細書

【発明の名称】 自動リズム演奏器

【特許請求の範囲】

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、自動リズム演奏器に関
し、特に複数種類のリズム、言い換えればリズム情報を
選択指定して演奏できる自動リズム演奏器に関するもの
である。

【０００２】

【従来の技術】従来、この種の自動リズム演奏器として
は、次に述べるような特開昭47-27519号公報に開示され
ているものが知られている。各一連のデータから構成さ
れてメモリに記憶されている複数種類のリズムのリズム
情報のうちから、選択スイッチ等の選択指定手段により
演奏者の希望するリズム、言い換えれば読出すべきリズ
ム情報を選択指定する。この選択指定される読出すべき
リズム情報の一連のデータが選択指定手段による選択指
定時から順次に読出される。

【０００３】

【発明が解決しようとする課題】しかしながら、前述さ
れたものにおいては、選択指定手段により読出すべきリ
ズム情報の選択指定時から一連のデータが読出されるた
めに、読出すべきリズム情報を変更するに際しては選択
指定手段による選択指定のタイミングを測らねばなら
ず、演奏者において演奏の負担となるという問題点があ
る。

【０００４】本発明は、このような問題点を解消するこ
とを目的として、読出すべきリズム情報を変更するに際
して複数種類のリズム情報のうちから自由にリズム情報
を選択指定することができながら演奏者における演奏の
負担を軽減することができる自動リズム演奏器を提供す
ることにある。

【０００５】

【課題を解決するための手段】本発明による自動リズム
演奏器は、前述された目的を達成するために、(a) 各一
連のデータから構成される複数種類のリズム情報を記憶
する記憶手段、(b) この記憶手段に記憶される複数種類
のリズム情報のうちから読出すべきリズム情報を選択指
定する選択指定手段、(c) 前記記憶手段から順次に読出
される前記一連のデータにおいて読出されるデータがそ
の一連のデータに関するリズム情報の小節終わりにおけ
るデータであることを検出する検出手段および(d) この
検出手段により、読出されるデータが前記一連のデータ
に関するリズム情報の小節終わりにおけるデータである
ことを検出する場合に前記選択指定手段により新たに選
択指定される読出すべきリズム情報の一連のデータを先
頭のデータから順次に読出す読出手段を具えることであ
る。

【０００６】

【作用】読出すべきリズム情報を変更するに際し、読出
すべきリズム情報が新たに選択指定されたときには、現
在において順次に読出されている一連のデータにおいて
読出されるデータがその一連のデータに関するリズム情
報の小節終わりにおけるデータであることが検出される
場合に、新たに選択指定される読出すべきリズム情報の
一連のデータが先頭のデータから読出される。

【０００７】

【実施例】次に、本発明による自動リズム演奏器の具体
的一実施例を、図面を参照しつつ説明する。ソフトウエ
アによって予めメモリに書込まれているリズム情報を読
出す場合のブロック図が示されている図１において、本
実施例においては、予め定められたプログラムに基づい
て演算処理するための演算処理部（ＣＰＵ）51およびそ
の演算処理部（ＣＰＵ）51の動作プログラムを予め記憶
しているプログラム記憶用メモリ（例えばＲＯＭ）52を
含むマイクロプロセッサ50と、書込み読出し可能な複数
の記憶領域を含むランダムアクセスメモリ（ＲＡＭ）53
とが設けられている。このランダムアクセスメモリ（Ｒ
ＡＭ）53の複数の記憶領域は、少なくともアドレスレジ
スタＲ１、スキップレジスタＲ２、ステップレジスタＲ
３等として用いられる。さらに、リズム記憶用メモリ
（ＲＯＭ）31と、リズム選択回路33と、スタート・スト
ップ指令スイッチ（Ｓスイッチ）141 と、Ｔ形フリップ
フロップ（Ｔ・ＦＦ）142 と、クロック発振器151 と、
可変抵抗器153 と、音源発振器171〜177 と、音量調節
用抵抗器181と、増幅器182 と、スピーカ183 とが設け
られている。

【０００８】リズム選択回路33は、リズム種類別のスキ
ップ数を予め設定記憶しておく第１の設定部としてのマ
トリクス回路331 と、リズム種類別にリズム記憶用メモ
リ（ＲＯＭ）31の先頭番地を予め設定記憶している第２
の設定部としてのマトリクス回路332 と、所望のリズム
を選択するリズム種類選択スイッチ34とを含んでいる。
例えば、リズムの種類としてサンバのリズムがリズム記
憶用メモリ（ＲＯＭ）31の第０番地から第15番地までに
書込まれ、スローロックのリズムが第16番地から第39番
地までに書込まれ、その他のリズムが第40番地以後に書
込まれているとすれば、リズム種類選択スイッチ34の一
つであるサンバ用選択スイッチ341 はマトリクス回路33
1 およびマトリクス回路332 の行ラインｌ１に接続さ
れ、同様にリズム種類選択スイッチ34の一つであるスロ
ーロック用選択スイッチ342 が行ラインｌ２に接続さ
れ、その他のリズム種類選択スイッチ34である各種リズ
ム用の選択スイッチ343〜34n が対応する行ラインｌ３
〜ｌｎに接続される。そして、マトリクス回路332 は、
行ラインｌ１と列ラインｒ１〜ｒ７とのいずれもダイオ
ードで接続しないことによってサンバのリズムの先頭番
地（第０番地）を設定記憶し、行ラインｌ２と列ライン
ｒ５とをダイオードで接続することによりスローロック
のリズムの先頭番地（第16番地) を設定し、行ラインｌ
３と列ラインｒ４，ｒ６とをそれぞれダイオードで接続
することによりスローロックに後続する他の種類のリズ
ムの先頭番地（第40番地）を設定記憶し、同様にして各
選択スイッチ344 〜34n のリズムに対応する先頭番地を
設定記憶する。また、マトリクス回路331 は、行ライン
ｌ１と列ラインｒ８，ｒ９とをダイオードで接続してサ
ンバのリズムのスキップ数３を設定し、行ラインｌ２と
列ラインｒ９とをダイオードで接続してスローロックの
リズムのスキップ数２を設定記憶する。

【０００９】ところで、リズム記憶用メモリ（ＲＯＭ）
31には、リズムパターンのうちの一個のデータである最
も短い音符を１つの番地で記憶している。例えば、図３
に示されているようなサンバのリズムであれば、表１に
示すように、１つの番地で８分音符のリズムを記憶さ
せ、先頭番地を第０番地とすれば、第15番地までの16番
地の記憶領域で一連のデータから構成されるサンバのリ
ズム情報をデータ毎に番地順に記憶する。また、図４に
示すようなスローロックのリズムであれば、表２に示す
ように、１つの番地で同様に一個のデータである３連符
の音符を記憶させ、先頭番地を第16番地とし、第39番地
までの24番地の記憶領域に一連のデータから構成される
スロークロックのリズム情報をデータ毎に番地順に記憶
する。

【表１】

【表２】

【００１０】次に、本実施例における動作プログラムに
よる動作について、図２に示されているフローチャート
図を参照して説明する。初期状態において、演算処理部
（ＣＰＵ）51は、Ｔ形フリップフロップ（Ｔ・ＦＦ）14
2 の出力が「Ｈ」信号であるか否かを判定することによ
り、スタート・ストップ指令スイッチ（Ｓスッイチ）14
1 が押圧されてスタート指令されたか否かを判別し（ス
テップＳ１）、スタート指令されていなければそのまま
待機し、スタート指令されていれば次のステップＳ２へ
進む。なお、スタート・ストップ指令スイッチ（Ｓスッ
イチ）141 が押圧されてスタート指令された場合は、Ｔ
形フリップフロップ（Ｔ・ＦＦ）142 が「Ｈ」信号を導
出してその「Ｈ」信号を演算処理部（ＣＰＵ）51に与え
るとともに、クロック発振器151 にクロック発生指令信
号を与える。

【００１１】次に、演奏者はリズム選択回路33のリズム
種類選択スイッチ34のいずれかを操作して、所望の種類
のリズム（例えばサンバ）を選択する（ステップＳ
２）。この選択に応じて、演算処理部（ＣＰＵ）51はリ
ズム選択回路33に含まれているマトリクス回路331 にお
いて予め設定されているサンバのリズムのスキップ数３
をランダムアクセスメモリ（ＲＡＭ）53に含まれている
待避レジスタ（図示せず）へ待避させるとともに（ステ
ップＳ３）、スキップレジスタＲ２へロードさせた後に
（ステップＳ４）、リズム選択回路33に含まれているマ
トリクス回路332 において設定されているサンバのリズ
ムの先頭番地（第０番地）を続出してアドレスレジスタ
Ｒ１へロードさせ（ステップＳ５）、さらにステップレ
ジスタＲ３にステップ数をロードさせる（ステップＳ
６）。このステップ数は、サンバのリズムとしてリズム
記憶用メモリ（ＲＯＭ）31に記憶されている番地数16に
相当し、例えば48からスキップ数３を除算 (48÷３＝1
6) することによって算出される。

【００１２】続いて、演算処理部（ＣＰＵ）51はアドレ
スレジスタＲ１で指定されたリズム記憶用メモリ（ＲＯ
Ｍ）31の番地（すなわち先頭番地）のリズムデータをビ
ット並列で続出し（ステップＳ７）、リズムデータ出力
を対応する音源発振器171 〜177 に与える（ステップＳ
８）。これによって、リズム記憶用メモリ（ＲＯＭ）31
の第０番地の論理「１」を記憶しているビットに対応す
る音源発振器171 〜177 から予め定められている楽器の
種類別の楽音を発生し、音量調節可変抵抗器181 、増幅
器182 を介してスピーカ183 に与えられ発生される。

【００１３】さらに、演算処理部（ＣＰＵ）51はＴ形フ
リップフロップ（Ｔ・ＦＦ）142 の出力が「Ｈ」信号で
あるか否かを判定し（ステップＳ９）、このＴ形フリッ
プフロップ（Ｔ・ＦＦ）142 の出力が「Ｈ」信号であれ
ばクロック発振器151 から１つの基準クロック入力が与
えられるまで待機し（ステップＳ10）、基準クロックが
与えられるとスキップレジスタＲ２のスキップ数を数値
１だけ減算して更新的にロードさせ（ステップＳ11）、
次にスキップ数が０であるか否かを判別して０になるま
で繰返す（ステップＳ12）。これによって、スキップレ
ジスタＲ２に予め設定されたスキップ数の基準クロック
信号がクロック発振器151 から与えられるまで前述の動
作を繰返し、スキップレジスタＲ２の内容が０になると
アドレスレジスタＲ１にロードされている番地数に数値
１を加算して更新的にロードさせ、これによってリズム
記憶用メモリ（ＲＯＭ）31の続出すべき番地を歩進させ
る（ステップＳ13）。続いて、演算処理部（ＣＰＵ）51
はステップレジスタＲ３にストアされているステップ数
（サンバのリズム場合は16）から数値１だけ減算し、こ
の減算値をステップレジスタＲ３に更新的にロードさせ
る（ステップＳ14）。そして、演算処理部（ＣＰＵ）51
は前記待避レジスタに待避させていたスキップ数をスキ
ップレジスタＲ２に再ロードさせた後に（ステップＳ1
5）、ステップレジスタＲ３にロードされているステッ
プ数が０であるか否かを判定する（ステップＳ16）。こ
のステップ数が０でなければ再びアドレスレジスタで指
定されるリズム記憶用メモリ（ＲＯＭ）31の番地（第１
番地）のデータを続出して再びリズムデータを出力さ
せ、以後同様にしてステップ数が０になるまで前述の動
作を繰返す。そして、ステップ数が０になるまでの間
に、リズム記憶用メモリ（ＲＯＭ）31に記憶されている
図３に示されている２小節分のサンバのリズムが順次に
続出されて発生される。

【００１４】ところで、前述のステップ数が０であるか
否かの判定状態において、ステップレジスタＲ３にスト
アされているステップ数が０になったことを判定する
と、再び前述のアドレスレジスタＲ１へマトリクス回路
332 で設定されているサンバのリズムの先頭番地をロー
ドさせ、ステップレジスタＲ３にステップ数16をセット
させ、以後同様の動作を繰返す。

【００１５】そして、選択されたリズムの発生を停止さ
せる場合は、スタート・ストップ指令スイッチ（Ｓスイ
ッチ）141 を再び押圧すると、Ｔ形フリップフロップ
（Ｔ・ＦＦ）142 の出力が「Ｌ」信号に反転するため
に、演算処理部（ＣＰＵ）51は直前に番地指定されたリ
ズム記憶用メモリ（ＲＯＭ）31の番地のリズムデータを
読出して発生させた後に、初期状態へ復帰する。

【００１６】なお、リズム選択回路33で前述の図４に示
されているようなスローロックのリズムを発生させるよ
うに選択した場合は、スキップレジスタＲ２にはスキッ
プ数２がロードされ、アドレスレジスタＲ１にはスロー
ロックのリズム情報が記憶されている先頭番地（すなわ
ち第16番地）がロードされ、ステップレジスタＲ３には
ステップ数24がロードされて、前述の動作と同様にして
行なわれる。

【００１７】

【発明の効果】したがって、演奏者は読出すべきリズム
情報を変更するに際し、選択指定のタイミングを測るこ
となく新たな読出すべきリズム情報を選択指定すること
により、現在において順次に読出されている一連のデー
タにおける小節終わりに、新たなリズム情報の一連のデ
ータが読出されるようになる。よって、読出すべきリズ
ム情報を変更するに際して複数種類のリズム情報のうち
から自由にリズム情報を選択指定することができなが
ら、演奏者における演奏の負担を軽減することができ
る。

【図面の簡単な説明】

【図１】本発明による自動リズム演奏器の具体的実施例
のブロック回路図である。

【図２】図１において説明した動作プログラムのフロー
チャート図である。

【図３】サンバのリズム譜図である。

【図４】スローロックのリズム譜図である。

【符号の説明】 31 リズム記憶用メモリ 33 リズム選択回路 34 リズム種類選択スイッチ 50 マイクロプロセッサ 51 演算処理部 52 プログラム記憶用メモリ 53 ランダムアクセスメモリ 141 スタート・ストップ指令スイッチ 142 Ｔ形フリップフロップ 151 クロック発振器 153 可変抵抗器 171〜177 音源発振器 181 音源調節用抵抗器 182 増幅器 183 スピーカ 331，332 マトリクス回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の記憶領域別に、異なる種類のリズ
   ム情報を記憶し、このリズム情報を順次読出すことによ
   り各種のリズムを演奏する自動リズム演奏器において、 リズム情報の種類を選択するためのリズム種類選択手段
   と、 前記リズム種類選択手段により選択されたリズム情報を
   記憶している記憶領域の最終番地を判定する判定手段
   と、 を備え、前記リズム種類選択手段により指定されたリズ
   ム情報の記憶領域から、リズム情報が繰返し読み出され
   ることを、特徴とする自動リズム演奏器。
2. 【請求項２】 上記判定手段は、番地が歩進するごとに
   ステップ数から１だけ減算し、ステップ数が０か否かを
   判定するものである特許請求の範囲第１項に記載の自動
   リズム演奏器。