JPH0573286B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、音声入力信号レベルに急激な変動が
生じても、早い応答制御により、帰還ループの動
作遅れによる誤動作を防止するとともに、常に安
定したレベルの音声出力信号を得ることのできる
自動利得制御回路に関する。

従来の自動利得制御回路の一例を第１図に示
す。同図において、１は音声信号入力端子、２は
音声信号出力端子、３は音声信号入力端子１と音
声信号出力端子２との間に接続された可変利得増
幅回路、４は可変利得増幅回路３の出力を入力と
する整流回路、５は整流回路４の出力を入力とす
る積分回路、６は積分回路５の出力を入力とする
制御信号発生回路で、制御信号発生回路６の出力
は上記可変利得増幅回路３へ接続されている。上
記３〜６の点線で囲まれた部分７は、自動利得制
御回路を構成している。

このように構成された自動利得制御回路７にお
いて、音声信号入力端子１より入力された信号
は、可変利得増幅回路３で制御されて音声信号出
力端子２へ出力されるが、同時に、可変利得増幅
回路３より出力された信号は、整流回路４で整流
されたのち積分回路５に加えられ、積分される。
積分回路５の出力を入力とする制御信号発生回路
６は、可変利得増幅回路３を制御する。上述の可
変利得増幅回路３、整流回路４、積分回路５、制
御信号発生回路６は帰還ループを構成しており、
音声信号入力のレベルに変動が生じても、音声信
号出力は常に安定したレベルを保持するようにし
てある。

入力信号のレベルの変動に対して、安定したレ
ベルの出力信号を得るためには、入力信号は、可
変利得増幅回路３で適宜に制御されなければなら
ないが、自動利得制御回路７の帰還ループによる
動作遅れ、とりわけ、積分回路５の充放電時定数
による影響を無視することはできない。積分回路
５の時定数が大きいと、帰還ループの動作遅れに
より可変利得増幅回路３の追従性が悪くなり、電
源投入時や入力信号が増大したときなどには、出
力信号は一時的に過大な信号を出力するなど、具
合が悪い。また、積分回路５の時定数が小さい
と、入力信号に急激な大きな信号が加えられた
り、強弱の激しい信号が加えられたりすると、出
力信号は過大に抑制された信号を出力することに
なり、音声出力レベルとして不安定な動作が生ず
る。

本発明は、上述の帰還ループの動作遅れによる
誤動作や、急激に大レベルの信号が加えられたと
きの誤動作など、自動利得制御回路７における回
路時定数の欠点を補い、安定した動作をする自動
利得制御回路を提供することを目的とする。

本発明は、音声信号レベルの自動制御という点
に特に着目して成されたもので、急激に増大する
音声信号レベルを検出する第１レベル検出回路
と、所定時間継続して減少する音声信号レベルを
検出する第２レベル検出回路と、漸次減少状態に
ある音声信号を検出する第３レベル検出回路と、
これら三つの検出信号によつて積分時定数の異な
る第１および第２積分回路、すなわち、音声信号
そのものを構成する強弱の信号成分では影響を受
けない程度の積分時定数を有する第１積分回路
と、急激に増大する音声信号レベルには迅速に応
答する短い積分時定数を有する第２積分回路とを
制御することによつて、前述の目的を達成した。

以下、図面により本発明を詳細に説明する。第
２図は本発明による自動利得制御回路の一実施例
のブロツク図であり、第１図と同一の要部には同
一の符号を付し、その説明は省略する。

同図において、可変利得増幅回路３の出力レベ
ルに応じて整流出力を出す整流回路４は、それぞ
れ、断続制御を行う第１スイツチ８および第２ス
イツチ９と、入力信号レベルの急峻な立上りを検
出する第１レベル検出回路１０と、入力信号レベ
ルが継続して減少する状態を検出する第２レベル
検出回路１１と、入力信号の漸減状態または無信
号状態を検出する第３レベル検出回路１２へ接続
される。比較的大きな充放電時定数を有する第１
積分回路１３は第１スイツチ８を介して、十分小
なる充電時定数と第１積分回路１３の充電時定数
とほぼ等しい放電時定数とを有する第２積分回路
１４は第２スイツチ９を介して、整流回路４の出
力を記憶保持する。第１レベル検出回路１０の出
力がハイのとき第１スイツチ８はオン、第２スイ
ツチ９はオフとなり、第１レベル検出回路１０の
出力がローのとき、第１スイツチ８はオフ、第２
スイツチ９はオンとなる。第１レベル検出回路１
０は、整流回路４の出力レベルが急激に増大した
とき出力信号がローとなる。第２レベル検出回路
１１は、整流回路４の出力レベルが継続して減少
したとき出力信号がハイとなり、第１積分回路１
３の放電制御をする。第１積分回路１３および第
２積分回路１４の出力は、制御信号発生回路６へ
供給され、制御信号発生回路６の出力は、可変利
得増幅回路３を制御する。第３レベル検出回路１
２の出力は、第１積分回路１３に接続されて、整
流回路４の出力信号が漸次減少したときおよび無
信号のときに第１積分回路１３の放電制御を停止
させる。

以下、その動作について、第３図に示した各波
形と共に説明する。

音声信号入力端子１にＡ図に示すような音声信
号が加えられると、この音声信号は、可変利得増
幅回路３、整流回路４を経て、第１レベル検出回
路１０へ入力する。第１レベル検出回路１０は、
前述のとおり整流回路４より加えられる入力信号
レベルの急峻な立上りを検出して、瞬時出力を出
す。このときの波形をＢ図とＣ図に示す。第１ス
イツチ８は、第１レベル検出回路１０の出力信号
Ｂ図を受けて、瞬時非導通となり、逆に第２スイ
ツチ９は、Ｃ図に示す出力信号を第１レベル検出
回路１０より受けて、瞬時導通する。従つて、音
声信号入力端子１に加えられた音声信号は、その
レベルに応じたレベルの整流回路となつて第２ス
イツチ９を瞬時通過し、十分小なる充電時定数と
比較的大なる放電時定数を有する第２積分回路１
４へ加えられ、積分される。このときの波形をＤ
図に示す。一方、第１スイツチ８は、Ｃ図とは逆
のＢ図に示す信号を受け、第２スイツチ９と逆の
働きをするから、瞬時非導通となるが、すぐ導通
状態にもどり、整流された音声信号は、第２積分
回路１４の放電時定数とほぼ等しい充電時定数を
有する第１積分回路１３に蓄積される。このとき
の波形をＥ図に示す。

第１積分回路１３の積分出力と第２積分回路１
４の積分出力とは、制御信号発生回路６へ加えら
れ合成されるが、第１積分回路１３の充電時定数
と第２積分回路１４の放電時定数をほぼ等しくし
てあるから、その合成出力はＦ図のようになり可
変利得増幅回路３を制御する。この合成出力Ｆ図
は、動作立上り時間が早く、自動利得制御回路７
の帰還ループによる遅れを無視できる程度であ
る。第１積分回路１３は、第１スイツチ８の働き
によつて、信号レベルが大幅に増大する過渡的な
信号を蓄積することはなく、また、定常状態での
一定レベルの音声を構成する交流信号の強弱によ
つては影響を受けない程度の大きさの充放電時定
数が設けられており、さらに、蓄積された電荷の
放出を開始するタイミングは、整流回路４より音
声信号レベルの大きさに応じて供給蓄積された電
荷が、一定時間以上継続して減少しなければ検出
信号を発しない第２レベル検出回路１１により制
御されているため不安定な動作とならない。

上述のごとく、第１積分回路１３の充放電時定
数と第２レベル検出回路１１の遅延動作時間との
和を、音声信号そのものを構成する交流信号の強
弱の信号成分によるレベルの変動周期を十分カバ
ーできる大きさに設定し、かつ、早い立上り時間
で動作する第２積分回路１４を設けることによ
り、音声信号を構成する交流信号の強弱の信号成
分によるレベル変動に影響されることなく音声信
号レベルの大小にのみ応答して、音声信号レベル
の変動を的確に検知し、迅速な制御をすることが
できる。第３レベル検出回路１２は、音声信号入
力の漸減信号時や無信号を検知して第１積分回路
１３の放電動作を停止させることにより、音声信
号入力の低レベル時や無信号時に可変利得増幅回
路３が過大に制御されて誤動作することを防止す
る。

以上説明したところから明らかなように、上記
実施例では音声信号の信号レベルを制御する場合
について述べたが、本発明は、帰還ループによる
制御遅延を回避して安定した出力信号レベルを得
るための自動利得制御回路としても有効である。

【図面の簡単な説明】

第１図は従来の自動利得制御回路の構成を示し
たブロツク図、第２図は本発明による自動利得制
御回路を備えた音声信号自動利得制御回路の一実
施例を示すブロツク図、第３図は第２図の回路の
各部動作を説明するための波形図である。 １…音声信号入力端子、２…音声信号出力端
子、３…可変利得増幅回路、４…整流回路、５…
積分回路、６…制御信号発生回路、７…自動利得
制御回路、８…第１スイツチ、９…第２スイツ
チ、１０…第１レベル検出回路、１１…第２レベ
ル検出回路、１２…第３レベル検出回路、１３…
第１積分回路、１４…第２積分回路。

Claims (1)

1. 【特許請求の範囲】 １ 音声信号入力レベルの変動を可変利得増幅回
   路により自動的に制御することによつて安定した
   レベルの音声信号出力を得る自動利得制御回路に
   おいて、前記可変利得増幅回路と、該可変利得増
   幅回路の出力を整流する整流回路と、該整流回路
   の出力を比較的大きな充放電時定数によつて積分
   する第１積分回路と、上記整流回路の出力を十分
   小さな充電時定数と上記第１積分回路の充電時定
   数とほぼ等しい放電時定数によつて積分する第２
   積分回路と、上記第１積分回路および第２積分回
   路の出力を入力とする制御信号発生回路と、前記
   整流回路の出力により前記第１および第２積分回
   路の入力ラインを断続制御する第１レベル検出回
   路と、前記整流回路の出力により前記第１積分回
   路の放電制御を行う第２レベル検出回路とを具備
   し、前記制御信号発生回路の出力により前記可変
   利得増幅回路を制御するようにしたことを特徴と
   する自動利得制御回路。 ２ 第３レベル検出回路を前記第２レベル検出回
   路および第１積分回路の接続ラインと前記整流回
   路との間に挿入し、前記整流回路の出力により前
   記第１積分回路の放電制御を停止させるようにし
   たことを特徴とする特許請求の範囲第１項記載の
   自動利得制御回路。