JPH0573331B2 - - Google Patents
Info
- Publication number
- JPH0573331B2 JPH0573331B2 JP9450588A JP9450588A JPH0573331B2 JP H0573331 B2 JPH0573331 B2 JP H0573331B2 JP 9450588 A JP9450588 A JP 9450588A JP 9450588 A JP9450588 A JP 9450588A JP H0573331 B2 JPH0573331 B2 JP H0573331B2
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- layer
- silicon
- insulating film
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 107
- 229910052710 silicon Inorganic materials 0.000 claims description 88
- 239000010703 silicon Substances 0.000 claims description 88
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 84
- 238000000034 method Methods 0.000 claims description 35
- 239000011800 void material Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 claims 5
- -1 GaAs compound Chemical class 0.000 claims 1
- 239000002356 single layer Substances 0.000 claims 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 101
- 239000000758 substrate Substances 0.000 description 69
- 150000001875 compounds Chemical class 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 150000003376 silicon Chemical class 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、シリコン（Si）下地上にガリウム
砒素（GaAs）を積層したGaAs／Si積層体と、
シリコン下地上にGaAsを成長させる方法とに関
するものである。
砒素（GaAs）を積層したGaAs／Si積層体と、
シリコン下地上にGaAsを成長させる方法とに関
するものである。
（従来の技術）
電子機器の多様化及び高速化の要求に伴ない、
これに対応出来る電子デバイスとして、化合物半
導体デバイスが注目されている。
これに対応出来る電子デバイスとして、化合物半
導体デバイスが注目されている。
このような化合物半導体デバイスとしては、い
わゆる−属化合物半導体を用いたものが良く
知られており、特に、ガリウム（Ga）と砒素
（As）との化合物によるものは、シリコン（以
下、単にSiとして省略して示す。）で主に構成し
た従来の半導体デバイスに比べ、演算速度が速い
こと、発光・受光機能を有すること、消費電力が
低いこと、耐放射線性が高いこと等の種々の利点
を有することから、注目されている。
わゆる−属化合物半導体を用いたものが良く
知られており、特に、ガリウム（Ga）と砒素
（As）との化合物によるものは、シリコン（以
下、単にSiとして省略して示す。）で主に構成し
た従来の半導体デバイスに比べ、演算速度が速い
こと、発光・受光機能を有すること、消費電力が
低いこと、耐放射線性が高いこと等の種々の利点
を有することから、注目されている。
しかし、現在得られるGaAs単結晶はその大き
さがSi基板と比較した場合小型であるため、即ち
直径が小さいため、大型のデバイスを得る場合は
大きな支障となつていた。又、GaAs基板はシリ
コンに比し高価であるため、デバイスのコストダ
ウンを図るための配慮も必要であつた。
さがSi基板と比較した場合小型であるため、即ち
直径が小さいため、大型のデバイスを得る場合は
大きな支障となつていた。又、GaAs基板はシリ
コンに比し高価であるため、デバイスのコストダ
ウンを図るための配慮も必要であつた。
このため、GaAs基板以外の基板例えばシリコ
ン基板上にGaAsのエピタキシヤル層を成長させ
て、大型かつ安価なGaAs基板と等価なものを得
ようとする種々の試みが従来からなされてきてい
る。
ン基板上にGaAsのエピタキシヤル層を成長させ
て、大型かつ安価なGaAs基板と等価なものを得
ようとする種々の試みが従来からなされてきてい
る。
このような試みの一例としては、例えば特願昭
62−028114号及び特願昭62−069165号に提案され
ている化合物半導体の成長方法がある。
62−028114号及び特願昭62−069165号に提案され
ている化合物半導体の成長方法がある。
以下、第３図Ａ及びＢを参照して、これら提案
に係る成長方法につき簡単に説明する。尚、第３
図Ａ及びＢは、両提案に係る成長方法を概略的に
示す製造工程図である。
に係る成長方法につき簡単に説明する。尚、第３
図Ａ及びＢは、両提案に係る成長方法を概略的に
示す製造工程図である。
これらの方法によれば、１１で示すシリコン基
板の裏面に、１３で示すSiN膜等の絶縁膜を比較
的低温で積層させる（第３図Ａ）。次いで、この
絶縁膜付きシリコン基板１１を高温度でアニール
し、シリコン基板と絶縁膜との熱膨張係数の差を
利用してシリコン基板１１を意図的に反らせる
（第３図Ｂ）。次いで、絶縁膜１３を積層させた状
態で又は除去した状態でシリコン基板１１の表面
にGaAsを成長させる。この際、シリコン基板１
１には、GaAsの熱膨張係数とシリコンの熱膨張
係数との差によつて生じる、今までの反りとは逆
向きの反りを生じさせる力が働き、この結果、基
板の反りを実用上問題ない程度にまで低減させる
ことが出来た。
板の裏面に、１３で示すSiN膜等の絶縁膜を比較
的低温で積層させる（第３図Ａ）。次いで、この
絶縁膜付きシリコン基板１１を高温度でアニール
し、シリコン基板と絶縁膜との熱膨張係数の差を
利用してシリコン基板１１を意図的に反らせる
（第３図Ｂ）。次いで、絶縁膜１３を積層させた状
態で又は除去した状態でシリコン基板１１の表面
にGaAsを成長させる。この際、シリコン基板１
１には、GaAsの熱膨張係数とシリコンの熱膨張
係数との差によつて生じる、今までの反りとは逆
向きの反りを生じさせる力が働き、この結果、基
板の反りを実用上問題ない程度にまで低減させる
ことが出来た。
（発明が解決しようとする課題）
しかしながら、上述した従来の方法は、シリコ
ン基板の反りを低減させることについては確かに
効果があるが、シリコン基板上に成長させた
GaAs層内の応力を緩和することは出来ないとい
う問題点があつた。
ン基板の反りを低減させることについては確かに
効果があるが、シリコン基板上に成長させた
GaAs層内の応力を緩和することは出来ないとい
う問題点があつた。
実際のところ、上述の方法によつて、直径が２
インチ（１インチは約2.54cm、以下同様）のシリ
コン基板上にGaAs層を成長させた場合、その成
長膜厚が5μｍ程度になると、このGaAs層にクラ
ツクが生じてしまう。このため従来方法では、
GaAs成長層をさらに厚くすることは出来なかつ
た。
インチ（１インチは約2.54cm、以下同様）のシリ
コン基板上にGaAs層を成長させた場合、その成
長膜厚が5μｍ程度になると、このGaAs層にクラ
ツクが生じてしまう。このため従来方法では、
GaAs成長層をさらに厚くすることは出来なかつ
た。
この発明はこのような点に鑑みなされたもので
あり、従つてこの発明の目的は、シリコン下地
（例えばシリコン基板）上にGaAs層を積層させ
た積層体であつてGaAs層の応力が非常に小さい
GaAs／Si積層体と、このような積層体を容易に
得ることが出来るGaAsの成長方法と提供するこ
とにある。
あり、従つてこの発明の目的は、シリコン下地
（例えばシリコン基板）上にGaAs層を積層させ
た積層体であつてGaAs層の応力が非常に小さい
GaAs／Si積層体と、このような積層体を容易に
得ることが出来るGaAsの成長方法と提供するこ
とにある。
（課題を解決するための手段）
この目的の達成を図るため、この発明の
GaAs／Si積層体によれば、 シリコン（Si）下地表面に部分的に絶縁膜を具
え、及び、このシリコン下地の露出した領域から
成長し、絶縁膜上に空〓を残した状態でつながり
合つて一つの成長層となつたGaAs層を具えるこ
とを特徴とする。
GaAs／Si積層体によれば、 シリコン（Si）下地表面に部分的に絶縁膜を具
え、及び、このシリコン下地の露出した領域から
成長し、絶縁膜上に空〓を残した状態でつながり
合つて一つの成長層となつたGaAs層を具えるこ
とを特徴とする。
又、シリコン（Si）下地上にGaAs層を成長さ
せるこの発明のGaAsの成長方法によれば、 シリコン下地上に絶縁膜を被着させる工程と、 この絶縁膜の所定領域を除去して前記のシリコ
ン下地を部分的に露出させる工程と、 前述のシリコン下地の露出領域上にGaAsを、
このGaAs成長層の前述のシリコン下地の露出面
と平行にとつた断面積がこの成長層の成長に伴い
拡張するように成長させて、絶縁膜上に空〓を残
した状態でつながり合つた一つの成長層を形成す
る工程とを含むことを特徴とする。
せるこの発明のGaAsの成長方法によれば、 シリコン下地上に絶縁膜を被着させる工程と、 この絶縁膜の所定領域を除去して前記のシリコ
ン下地を部分的に露出させる工程と、 前述のシリコン下地の露出領域上にGaAsを、
このGaAs成長層の前述のシリコン下地の露出面
と平行にとつた断面積がこの成長層の成長に伴い
拡張するように成長させて、絶縁膜上に空〓を残
した状態でつながり合つた一つの成長層を形成す
る工程とを含むことを特徴とする。
ここで、シリコン下地とは、例えばシリコン基
板、シリコンのエピタキシヤル成長層を云い、さ
らに、シリコン基板表面のエピタキシヤル層表面
の全面又は一部の領域であつても良い。
板、シリコンのエピタキシヤル成長層を云い、さ
らに、シリコン基板表面のエピタキシヤル層表面
の全面又は一部の領域であつても良い。
又、上述したGaAsの成長方法の実施にあた
り、絶縁膜を残存させる所定領域の決定をシリコ
ン基板の結晶方向を考慮して行なうのが好適であ
る。さらに絶縁膜が所定の領域に残存しているシ
リコン基板上に、MOCVD法（有機金属化学気
相成長法）を用いてGaAs層を成長させるのが好
適である。
り、絶縁膜を残存させる所定領域の決定をシリコ
ン基板の結晶方向を考慮して行なうのが好適であ
る。さらに絶縁膜が所定の領域に残存しているシ
リコン基板上に、MOCVD法（有機金属化学気
相成長法）を用いてGaAs層を成長させるのが好
適である。
（作用）
この発明のGaAs／Si積層体によれば、GaAs
層は、シリコン（Si）下地の絶縁膜から露出して
いる領域でのみシリコン下地と接することにな
る。従つて、GaAs層のシリコン下地と接触する
面積が少なくなるため、Si熱膨張係数とGaAsの
熱膨張係数との差から生じるGaAs層の応力が低
減される。さらに、空〓が在ることによつて
GaAs層は絶縁膜には接しないから、これによつ
てもGaAs層の応力は低減される。
層は、シリコン（Si）下地の絶縁膜から露出して
いる領域でのみシリコン下地と接することにな
る。従つて、GaAs層のシリコン下地と接触する
面積が少なくなるため、Si熱膨張係数とGaAsの
熱膨張係数との差から生じるGaAs層の応力が低
減される。さらに、空〓が在ることによつて
GaAs層は絶縁膜には接しないから、これによつ
てもGaAs層の応力は低減される。
又、この発明のGaAsの成長方法によれば、
GaAs層は絶縁膜上には実質的に成長しない。そ
して、シリコン下地の露出領域上に成長する
GaAs成長層は、シリコン下地の露出面と平行に
とつた断面積が拡張するように成長することか
ら、成長が進むと隣接する露出領域上に成長する
GaAs同志がつながり合い、絶縁膜上に空〓をそ
れぞれ残した状態で一つのGaAs成長層が構成さ
れる。
GaAs層は絶縁膜上には実質的に成長しない。そ
して、シリコン下地の露出領域上に成長する
GaAs成長層は、シリコン下地の露出面と平行に
とつた断面積が拡張するように成長することか
ら、成長が進むと隣接する露出領域上に成長する
GaAs同志がつながり合い、絶縁膜上に空〓をそ
れぞれ残した状態で一つのGaAs成長層が構成さ
れる。
又、絶縁膜をシリコン下地の結晶方向を考慮し
て除去し、つまり絶縁膜を結晶方向を考慮して残
存させ、この絶縁膜を含むシリコン下地上に
MOCVD法を用いてGaAsを成長させると、この
GaAs成長層は、このGaAs成長層の前述のシリ
コン下地に露出面と平行にとつた断面積が拡張す
るように容易に成長する。
て除去し、つまり絶縁膜を結晶方向を考慮して残
存させ、この絶縁膜を含むシリコン下地上に
MOCVD法を用いてGaAsを成長させると、この
GaAs成長層は、このGaAs成長層の前述のシリ
コン下地に露出面と平行にとつた断面積が拡張す
るように容易に成長する。
（実施例）
以下、図面を参照して、この発明のGaAs／Si
積層体の実施例とGaAsの成長方法の実施例とに
つきそれぞれ説明する。しかしながら、説明に用
いる各図はこの発明の理解出来る程度に概略的に
示してあるにすぎず、従つて、図中の各構成成分
の寸法、形状及び配置関係は図示例のみに限定さ
れるものではなく、種々の変形又は変更を行ない
得ること明らかである。又、各図において同様な
構成成分については同一の符号を付して示してあ
る。
積層体の実施例とGaAsの成長方法の実施例とに
つきそれぞれ説明する。しかしながら、説明に用
いる各図はこの発明の理解出来る程度に概略的に
示してあるにすぎず、従つて、図中の各構成成分
の寸法、形状及び配置関係は図示例のみに限定さ
れるものではなく、種々の変形又は変更を行ない
得ること明らかである。又、各図において同様な
構成成分については同一の符号を付して示してあ
る。
GaAs／Si積層体の説明
先ずGaAs／Si積層体の実施例につき、シリコ
ン下地をシリコン基板とし、この基板全面に
GaAs層を具えたGaAs／Si積層基板として例で
説明する。第１図Ａは、そのGaAs／Si積層基板
の一例を示す平面図、第１図Ｂは第１図ＡにＰで
示した積層基板の一部を拡大しかつ第１図Ａ中Ｑ
で示す方向から見て示した断面図である。
ン下地をシリコン基板とし、この基板全面に
GaAs層を具えたGaAs／Si積層基板として例で
説明する。第１図Ａは、そのGaAs／Si積層基板
の一例を示す平面図、第１図Ｂは第１図ＡにＰで
示した積層基板の一部を拡大しかつ第１図Ａ中Ｑ
で示す方向から見て示した断面図である。
両図において、２１はシリコン（Si）基板を示
す。このシリコン基板２１は、その表面に部分的
に２３で示す絶縁膜を具える。ここで、部分的に
絶縁膜を具えるとは、この実施例の場合、シリコ
ン基板２１の表面にストライプ状の絶縁膜２３を
一定間隔で多数平行に具える状態を云つている。
さらにこの場合、絶縁膜２３のストライプ方向は
シリコン基板２１に形成してある２１ａで示すオ
リエンテーシヨンフラツトと平行な方向としてい
る。シリコン基板２１は、絶縁膜２３がない部分
で露出していて、その露出領域を第１図Ｂに２１
ｂを付して示してある。
す。このシリコン基板２１は、その表面に部分的
に２３で示す絶縁膜を具える。ここで、部分的に
絶縁膜を具えるとは、この実施例の場合、シリコ
ン基板２１の表面にストライプ状の絶縁膜２３を
一定間隔で多数平行に具える状態を云つている。
さらにこの場合、絶縁膜２３のストライプ方向は
シリコン基板２１に形成してある２１ａで示すオ
リエンテーシヨンフラツトと平行な方向としてい
る。シリコン基板２１は、絶縁膜２３がない部分
で露出していて、その露出領域を第１図Ｂに２１
ｂを付して示してある。
又、絶縁膜２３を含むこのシリコン基板２１
は、このシリコン基板２１の絶縁膜２３から露出
した領域２１ｂから成長し絶縁膜２３上において
空隙を有する２５で示すGaAs層を具えている。
この空隙を第１図Ｂに２５ａを付して示す。
は、このシリコン基板２１の絶縁膜２３から露出
した領域２１ｂから成長し絶縁膜２３上において
空隙を有する２５で示すGaAs層を具えている。
この空隙を第１図Ｂに２５ａを付して示す。
上述した構成のGaAs／Si積層基板の構造によ
れば、GaAs層２５は、シリコン基板２１と露出
領域２１ｂのみで接し、絶縁膜２３とは実質的に
接触しない。
れば、GaAs層２５は、シリコン基板２１と露出
領域２１ｂのみで接し、絶縁膜２３とは実質的に
接触しない。
尚、シリコン基板２１に具えさせる絶縁膜２３
の形状、配置方向及び配置位置は上述の例に限ら
れるものではなく、GaAs／Si積層基板の設計に
応じ変更することが出来る。
の形状、配置方向及び配置位置は上述の例に限ら
れるものではなく、GaAs／Si積層基板の設計に
応じ変更することが出来る。
又、上述の例では、シリコン基板全面にGaAs
層を具えたGaAs／Si基板を例に挙げて説明して
いるが、シリコン基板の一部分の領域上にGaAs
を具えた構造についても、この発明が適用される
ことは明らかである。さらに、シリコン下地がシ
リコンのエピタキシヤル成長層であつても勿論適
用出来る。
層を具えたGaAs／Si基板を例に挙げて説明して
いるが、シリコン基板の一部分の領域上にGaAs
を具えた構造についても、この発明が適用される
ことは明らかである。さらに、シリコン下地がシ
リコンのエピタキシヤル成長層であつても勿論適
用出来る。
GaAsの成長方法の説明
次に、シリコン下地上にGaAsを成長させるこ
の発明の方法の実施例につき、シリコン下地をシ
リコン基板としてこの基板全面上にGaAs層を成
長させる場合を例に挙げて説明する。しかし、以
下の実施例に記載の数値的条件、使用薬品名、装
置名等は単なる例示にすぎず、これらは設計に応
じ変更されることは理解されたい。
の発明の方法の実施例につき、シリコン下地をシ
リコン基板としてこの基板全面上にGaAs層を成
長させる場合を例に挙げて説明する。しかし、以
下の実施例に記載の数値的条件、使用薬品名、装
置名等は単なる例示にすぎず、これらは設計に応
じ変更されることは理解されたい。
第２図Ａ〜Ｄは、実施例の製造工程図であり、
GaAs／Si積層体を製造進度に応じて、第２図Ａ
は平面図として、第２図Ｂは第２図Ａ中のＲで示
す部分を拡大して示した平面図として、第２図Ｃ
及びＤは断面図（詳細は後述する）として、それ
ぞれ示したものである。
GaAs／Si積層体を製造進度に応じて、第２図Ａ
は平面図として、第２図Ｂは第２図Ａ中のＲで示
す部分を拡大して示した平面図として、第２図Ｃ
及びＤは断面図（詳細は後述する）として、それ
ぞれ示したものである。
先ず、この実施例の場合直径が２インチのシリ
コン基板を用意する。２１で示すこのシリコン基
板上に、絶縁膜としての例えばSiN膜を、この場
合プラズマCVD法によつて約300℃の温度で約
500Åの膜厚に形成する。
コン基板を用意する。２１で示すこのシリコン基
板上に、絶縁膜としての例えばSiN膜を、この場
合プラズマCVD法によつて約300℃の温度で約
500Åの膜厚に形成する。
次に、このSiN膜の所定領域をフオトリソグラ
フイー技術によつて除去してシリコン基板２１を
部分的に露出させる。SiN膜の除去をこの場合、
SiN膜の幅（第２図Ｂ中W1で示す）が約2μｍで
ストライプ状に、然も、ストライプ方向がシリコ
ン基板２１のオリエンテーシヨンフラツト２１ａ
の方向と平行になるように、かつ、これらストラ
イプ状のSiN膜が約2μｍのスペース（第２図Ｂ中
W2で示す）を開けて平行に残存するように、行
なう。このスペース部分２１ｂにおいてシリコン
基板２１は絶縁膜２３から露出する。
フイー技術によつて除去してシリコン基板２１を
部分的に露出させる。SiN膜の除去をこの場合、
SiN膜の幅（第２図Ｂ中W1で示す）が約2μｍで
ストライプ状に、然も、ストライプ方向がシリコ
ン基板２１のオリエンテーシヨンフラツト２１ａ
の方向と平行になるように、かつ、これらストラ
イプ状のSiN膜が約2μｍのスペース（第２図Ｂ中
W2で示す）を開けて平行に残存するように、行
なう。このスペース部分２１ｂにおいてシリコン
基板２１は絶縁膜２３から露出する。
次に、シリコン基板２１の露出領域２１ｂ上に
GaAsを、このGaAs成長層のシリコン基板の露
出面２１ｂと平行にとつた断面積が成長層の成長
に伴い拡張するように成長させる選択成長を行な
う。この選択成長をこの実施例の場合、
MOCVD法（有機金属化学気相成長法）であつ
て二段階成長法を用いたMCVD法を用い以下に
説明すうように行なう。
GaAsを、このGaAs成長層のシリコン基板の露
出面２１ｂと平行にとつた断面積が成長層の成長
に伴い拡張するように成長させる選択成長を行な
う。この選択成長をこの実施例の場合、
MOCVD法（有機金属化学気相成長法）であつ
て二段階成長法を用いたMCVD法を用い以下に
説明すうように行なう。
キヤリアガスとしては水素（H2）ガスを用い、
反応ガスとしてはアルシン（AsH3）及びトリメ
チルガリウム（以下、TMGと略称することもあ
る）をそれぞれ用いる。
反応ガスとしてはアルシン（AsH3）及びトリメ
チルガリウム（以下、TMGと略称することもあ
る）をそれぞれ用いる。
SiN膜を部分的に具える上述のシリコン基板２
１を、MOCVD装置の反応炉内の所定の位置に
セツトする。次いで、H2及びAsH3の両ガス雰囲
気中で反応炉内を900〜980℃の温度に昇温しこの
温度にて５分間基板表面のクリーニングを行な
う。次いで、反応炉内の温度を約400℃まで下げ
た後、反応炉内にTMGを導入してこの基板上に
GaAsバツフア層を約100Åの膜厚に成長させる。
その後、TMGの導入を止めGaAsの成長を一旦
中断させ反応炉内の温度を約650℃まで上げ、そ
の後、反応炉内にTMGを再び導入し第二層目の
GaAsの成長を行なう。
１を、MOCVD装置の反応炉内の所定の位置に
セツトする。次いで、H2及びAsH3の両ガス雰囲
気中で反応炉内を900〜980℃の温度に昇温しこの
温度にて５分間基板表面のクリーニングを行な
う。次いで、反応炉内の温度を約400℃まで下げ
た後、反応炉内にTMGを導入してこの基板上に
GaAsバツフア層を約100Åの膜厚に成長させる。
その後、TMGの導入を止めGaAsの成長を一旦
中断させ反応炉内の温度を約650℃まで上げ、そ
の後、反応炉内にTMGを再び導入し第二層目の
GaAsの成長を行なう。
GaAsの成長過程の概略につき第２図Ｃ及びＤ
を参照して説明する。尚、これら図は、GaAs／
Si積層基板をSiN膜２３のストライプ方向と直交
する方向に切つて示した断面図である。
を参照して説明する。尚、これら図は、GaAs／
Si積層基板をSiN膜２３のストライプ方向と直交
する方向に切つて示した断面図である。
上述したMOCVD法による成長において、
GaAs層は、シリコン基板２１の絶縁膜から露出
している領域２１ｂ上に選択的に成長し、然も、
成長に伴いその成長層のシリコン露出領域面と平
行な断面積が拡張するように、第２図Ｃにおいて
は逆メサ形状を保つように成長する。従つて
GaAsをさらに厚い膜厚に成長させてゆくと、シ
リコン基板の隣接する露出領域上に成長している
GaAs層同志が、第２図Ｄに示すように、SiN膜
２３上に空隙２５ａを形成したままにつながりあ
つて一つの成長層となる。さらにGaAsの成長を
続けると、空隙２５ａには反応ガスは供給されな
いから空隙は維持されたまま成長層はその膜厚を
増してゆく。
GaAs層は、シリコン基板２１の絶縁膜から露出
している領域２１ｂ上に選択的に成長し、然も、
成長に伴いその成長層のシリコン露出領域面と平
行な断面積が拡張するように、第２図Ｃにおいて
は逆メサ形状を保つように成長する。従つて
GaAsをさらに厚い膜厚に成長させてゆくと、シ
リコン基板の隣接する露出領域上に成長している
GaAs層同志が、第２図Ｄに示すように、SiN膜
２３上に空隙２５ａを形成したままにつながりあ
つて一つの成長層となる。さらにGaAsの成長を
続けると、空隙２５ａには反応ガスは供給されな
いから空隙は維持されたまま成長層はその膜厚を
増してゆく。
この結果、シリコン（Si）基板２１表面に部分
的にSiN膜２３を具え、及び、このSiN膜２３を
含むシリコン基板２１上に、このシリコン基板２
１のSiN膜２３から露出した領域２１ｂから成長
しSiN膜２３上において空隙２５ｂを有する
GaAs層２５を具えるGaAs／Si積層体を得るこ
とが出来た。
的にSiN膜２３を具え、及び、このSiN膜２３を
含むシリコン基板２１上に、このシリコン基板２
１のSiN膜２３から露出した領域２１ｂから成長
しSiN膜２３上において空隙２５ｂを有する
GaAs層２５を具えるGaAs／Si積層体を得るこ
とが出来た。
上述の成長方法を用い、GaAsを5μｍ程度に成
長させてもこのGaAs層にはクラツクの発生は見
られなかつた。
長させてもこのGaAs層にはクラツクの発生は見
られなかつた。
尚、この発明のGaAs層の成長方法は上述の例
に限られるものではなく、例えば以下に説明する
ような種々の変更を加えることが出来る。
に限られるものではなく、例えば以下に説明する
ような種々の変更を加えることが出来る。
例えば、シリコン下地上に例えばバナジウムド
ープのGaAs層を成長させて半絶縁性のGaAs層
を形成し、この上に例えばノンドープのGaAs層
を成長させるようにし、三次元回路素子を形成す
るためのSOI（Semiconductor on Insulator）構
造を構成することも出来る。
ープのGaAs層を成長させて半絶縁性のGaAs層
を形成し、この上に例えばノンドープのGaAs層
を成長させるようにし、三次元回路素子を形成す
るためのSOI（Semiconductor on Insulator）構
造を構成することも出来る。
又、シリコン基板上の一部分の領域上にGaAs
を成長させる場合、又、シリコン下地がシリコン
のエピタキシヤル成長層であつてこの層上に
GaAs層を成長させる場合等においても、この発
明の成長方法を用い得ることは明らかである。
を成長させる場合、又、シリコン下地がシリコン
のエピタキシヤル成長層であつてこの層上に
GaAs層を成長させる場合等においても、この発
明の成長方法を用い得ることは明らかである。
又、絶縁膜はSiN膜に限られるものではなく、
SiO2その他の選択成長に適した任意好適な絶縁
物とすることが出来る。
SiO2その他の選択成長に適した任意好適な絶縁
物とすることが出来る。
又、GaAsを成長させる手段はMOCVD法に限
られるものではなく、例えばHydride−VPE法等
の他の成長方法としても良い。
られるものではなく、例えばHydride−VPE法等
の他の成長方法としても良い。
さらに、SiN膜と被着手段はプラズマCVD法
に限られるものではなく、プラズマ以外の化学的
気相成長法、或いは低温スパツタ法及びその他の
被着手段としても良い。
に限られるものではなく、プラズマ以外の化学的
気相成長法、或いは低温スパツタ法及びその他の
被着手段としても良い。
（発明の効果）
上述した説明から明らかなように、この発明の
GaAs／Si積層体によれば、GaAs層のシリコン
下地と接触する面積が少なくなるため、Siの熱膨
張係数とGaAsの熱膨張係数との差から生じる
GaAs層の応力が低減される。さらに、空隙が在
ることによつてGaAs層は絶縁膜に接しないか
ら、これによつてもGaAs層の応力は低減され
る。
GaAs／Si積層体によれば、GaAs層のシリコン
下地と接触する面積が少なくなるため、Siの熱膨
張係数とGaAsの熱膨張係数との差から生じる
GaAs層の応力が低減される。さらに、空隙が在
ることによつてGaAs層は絶縁膜に接しないか
ら、これによつてもGaAs層の応力は低減され
る。
これがため、シリコン下地（例えばシリコン基
板）上にGaAs層を積層させた積層体であつて
GaAs層の応力が非常に小さいGaAs／Si積層体
が得られる。
板）上にGaAs層を積層させた積層体であつて
GaAs層の応力が非常に小さいGaAs／Si積層体
が得られる。
又、この発明のGaAsの成長方法によれば、
GaAs層は絶縁膜上には実質的に成長しない。さ
らに、シリコン下地の露出領域上に成長する
GaAs成長層は、シリコン下地の露出面と平行に
とつた断面積が拡張するように成長することか
ら、成長が進むと、隣接する露出領域上に成長す
るGaAs同志が絶縁膜上に空隙を残した状態でつ
ながり合い、一つの成長層となる。この結果、
GaAs層の応力は低減され、実際GaAs層を5μｍ
程度まで成長させてもクラツクの発生は認められ
なかつた。
GaAs層は絶縁膜上には実質的に成長しない。さ
らに、シリコン下地の露出領域上に成長する
GaAs成長層は、シリコン下地の露出面と平行に
とつた断面積が拡張するように成長することか
ら、成長が進むと、隣接する露出領域上に成長す
るGaAs同志が絶縁膜上に空隙を残した状態でつ
ながり合い、一つの成長層となる。この結果、
GaAs層の応力は低減され、実際GaAs層を5μｍ
程度まで成長させてもクラツクの発生は認められ
なかつた。
これがため、GaAs層の応力が小さいGaAs／
Si積層体の形成が可能なGaAsの成長方法が提供
出来る。
Si積層体の形成が可能なGaAsの成長方法が提供
出来る。
第１図Ａ及びＢは、この発明のGaAs／Si積層
体の説明に供する図、第２図Ａ〜Ｄは、この発明
のGaAs成長方法の説明に供する製造工程図、第
３図Ａ及びＢは、従来のGaAsの成長方法の説明
に供する製造工程図である。 ２１……シリコン下地（シリコン基板）、２１
ａ……オリエンテーシヨンフラツト、２１ｂ……
シリコン下地の絶縁膜から露出する領域、２３…
…絶縁膜、２５……GaAs層、２５ａ……空隙。
体の説明に供する図、第２図Ａ〜Ｄは、この発明
のGaAs成長方法の説明に供する製造工程図、第
３図Ａ及びＢは、従来のGaAsの成長方法の説明
に供する製造工程図である。 ２１……シリコン下地（シリコン基板）、２１
ａ……オリエンテーシヨンフラツト、２１ｂ……
シリコン下地の絶縁膜から露出する領域、２３…
…絶縁膜、２５……GaAs層、２５ａ……空隙。
Claims (1)
- 【特許請求の範囲】 １ シリコン（Si）下地表面に部分的に絶縁膜を
具え、及び 前記シリコン下地の露出した領域から成長し、
前記絶縁膜上に空〓を残した状態でつながり合つ
て一つの成長層となつたGaAs層を具えることを
特徴とするGaAs／Si積層体。 ２ シリコン（Si）下地上にGaAs化合物半導体
を成長するに当り、 シリコン下地上に絶縁膜を被着させる工程と、 該絶縁膜の所定領域を除去して前記シリコン下
地を部分的に露出させる工程と、 前記シリコン下地の露出領域上にGaAsを、該
GaAs成長層の前記シリコン下地の露出面と平行
にとつた断面積が該成長層の成長に伴い拡張する
ように成長させて、前記絶縁膜上に空〓を残した
状態でつながり合つた一つの成長層を形成する工
程と を含むことを特徴とするGaAsの成長方法。 ３ 前記所定領域をシリコン下地の結晶方向を考
慮して決定することを特徴とする請求項２記載の
GaAsの成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9450588A JPH01266716A (ja) | 1988-04-19 | 1988-04-19 | ＧａＡｓ／Ｓｉ積層体及びＧａＡｓの成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9450588A JPH01266716A (ja) | 1988-04-19 | 1988-04-19 | ＧａＡｓ／Ｓｉ積層体及びＧａＡｓの成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01266716A JPH01266716A (ja) | 1989-10-24 |
| JPH0573331B2 true JPH0573331B2 (ja) | 1993-10-14 |
Family
ID=14112174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9450588A Granted JPH01266716A (ja) | 1988-04-19 | 1988-04-19 | ＧａＡｓ／Ｓｉ積層体及びＧａＡｓの成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01266716A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4725763B2 (ja) * | 2003-11-21 | 2011-07-13 | サンケン電気株式会社 | 半導体素子形成用板状基体の製造方法 |
| KR20120034964A (ko) | 2010-10-04 | 2012-04-13 | 삼성전자주식회사 | 기판, 상기 기판을 포함하는 태양 전지 및 이들의 제조 방법 |
| US20220165570A1 (en) * | 2019-03-13 | 2022-05-26 | The Regents Of The University Of California | Substrate for removal of devices using void portions |
-
1988
- 1988-04-19 JP JP9450588A patent/JPH01266716A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01266716A (ja) | 1989-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2889589B2 (ja) | 単結晶半導体材料層及び絶縁材料層の交互層製造方法 | |
| JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
| JP2889588B2 (ja) | 単結晶半導体材料層及び絶縁材料層の交番の形成方法 | |
| JPH01270593A (ja) | 化合物半導体層形成方法 | |
| JPH04303920A (ja) | Ｉｖ族基板上の絶縁膜／ｉｉｉ −ｖ族化合物半導体積層構造 | |
| JPH03171617A (ja) | シリコン基板上への３―５族化合物半導体のエピタキシャル成長方法 | |
| JP3602443B2 (ja) | 半導体素子の製法 | |
| JPH04315419A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| CN114551563B (zh) | 成核层结构、半导体器件及成核层结构的制造方法 | |
| JPS61188927A (ja) | 化合物半導体装置 | |
| JPH0573331B2 (ja) | ||
| JPH0752713B2 (ja) | 化合物半導体の成長方法 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JPH0626181B2 (ja) | 半導体基板の製造方法 | |
| JPH06333832A (ja) | 化合物半導体薄膜の製造方法 | |
| JPH0434920A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH0258248A (ja) | 半導体装置の製造方法 | |
| JP2533777B2 (ja) | 一次元量子細線の製造方法 | |
| JPS61189619A (ja) | 化合物半導体装置 | |
| JPS61241911A (ja) | 化合物半導体装置 | |
| JP2508456B2 (ja) | 半導体単結晶薄膜の形成方法 | |
| JPS63194322A (ja) | 化合物半導体基板 | |
| JP2898320B2 (ja) | 半導体素子の製造方法 | |
| JPH01162324A (ja) | 半導体装置及びその製造方法 | |
| JPH05234907A (ja) | ＧａＡｓ基板及びＧａＡｓ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |