JPS61189619A - 化合物半導体装置 - Google Patents

化合物半導体装置

Info

Publication number
JPS61189619A
JPS61189619A JP60029963A JP2996385A JPS61189619A JP S61189619 A JPS61189619 A JP S61189619A JP 60029963 A JP60029963 A JP 60029963A JP 2996385 A JP2996385 A JP 2996385A JP S61189619 A JPS61189619 A JP S61189619A
Authority
JP
Japan
Prior art keywords
layer
substrate
compound semiconductor
single crystal
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60029963A
Other languages
English (en)
Inventor
Makoto Miyanochi
宮後　誠
Noboru Otani
昇 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP60029963A priority Critical patent/JPS61189619A/ja
Publication of JPS61189619A publication Critical patent/JPS61189619A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はＳｉ基板上にＧａＡｓ等のｍ−ｖ族化合物半導
体層を積層した化合物半導体装置に関し。
化合物半導体デバイス作成の基幹技術として利用される
。
（従来の技術） ＧａＡｓ等の化合物半導体は、その優れた特徴を生かし
て光半導体デバイスおよび高速デバイスに利用されてい
る。しかし、化合物半導体基板はＳｉ基板に比べて一般
に高価であり、さらに大面積の高品質基板結晶が得にく
い等の欠点がある。
このような欠点を補うために良質で軽量なシリコン（Ｓ
ｉ）を基板とし、このＳｉ基板上に化合物半導体層を積
層し、当該化合物半導体層にデバイスを構成する試みが
なされている。従来、Ｓｉ基板上にＧａＡ３層を形成す
るためには１例えば゛以下に示す２つの方法が用いられ
ている。
第１の方法として２分子線エピタキシー（ＭＢＥ）法ま
たは有機金属気相成長（ＭＯＣＶＤ）法を用いてＳｉ基
板上に直接ＧａＡｓ層を形成する方法である。このよう
にして形成された化合物半導体装置を第３図に示し２図
中５はＳｉ基板、６は化合物半導体層である。
第２の方法として、電子ビーム蒸着（ＥＢ）法。
イオンクラスタビーム（Ｉ　ＣＢ）法２分子線エピタキ
シー（ＭＢＥ）法または気相成長（ＣＶＤ）法等を用い
てＳｉ基板上に単結晶Ｇｅ層を形成したのちに９分子線
エピタキシー（ＭＢＥ）法または有機金属気相成長（Ｍ
ＯＣＶＤ）法を用いてＧａＡｓ層を形成する方法である
。このようにして形成された化合物半導体装置を第４図
に示し９図中７はＳｉ基板、８は単結晶Ｇｅ層、９はＧ
ａＡｓ層である。
（発明が解決しようとする問題点） しかるに、上述した第１の方法では、熱膨張係数の相違
に基づく残留格子ひずみの問題は解決されておらず、格
子ひずみの少ない良質なＧａＡｓ単結晶を得ることはで
きない。また、第２の方法においても、熱膨張係数の相
違から形成温度からの冷却過程で生じる大きな格子ひず
みがＧａＡｓ層９に残留する。特にＧａＡｓ層９を３μ
ｍ以上に厚く形成した場合、ＧａＡｓ層９中に割れが発
生するという問題があり、良質なＧａＡｓ単結晶を形成
することができなかった。
（発明の目的） 本発明はかかる点に鑑み、Ｓｉ単結晶を基板材料とし、
ｍ−ｖ族の混晶系単結晶を活性層とする化合物半導体装
置において、基板と化合物半導体層との間に熱膨張係数
の相違に基づく格子ひずみを吸収し、かつＳｉとＧａＡ
ｓの格子定数の相違を緩和させることを目的とする。
（発明の構成） 本発明は、格子状にＧｅイオンが注入されたＳｉ基板上
にＧｅ単結晶層が形成され、このＧｅ単結晶層上に化合
物半導体層が形成された化合物半導体装置に係わる。
（実施例） 以下１本発明の実施例について図面を参照して説明する
。
第１図に本発明に係わる化合物半導体装置を示し２本例
ではＳｉ基板ｌ上にｍ−ｖ族化合物半導体層としてＧａ
Ａｓ層２を格子ひずみなく形成したものである。このた
めにＳｉ基板１上へ格子状にＧｅイオンを打ち込んでＧ
ｅ４１７層４を形成したのち、Ｇｅ単結晶層３を形成し
ている。
次に、上記構成からなる化合物半導体装置の製造方法に
ついて説明する。
まず、Ｓｉ基板１の表面に格子状にＧｅイオンを注入し
てＧｅ４１７層４を形成する。このＧｅ４１７層４は格
子一本の線幅が１０μｍ程度であり、格子間隔を１００
μｍ程度とした。このようにして、Ｇｅイオンが注入さ
れたＳｉ基板１上にイオンクラスタビーム（Ｉ　ＣＢ）
法でＧｅ単結晶層３を成長する。この成長条件として例
えば基板温度５００℃、成長速度５人／秒１層厚１００
０人に設定している。
なお、Ｇｅ単結晶層３上に形成する化合物半導体単結晶
層としては、上述したＧａＡｓに限らず。
ＧａＰ、ＩｎＰ等の二元系化合物、さらにＧａＡｌＡｓ
、ＩｎＧａＰ、ＧａＡｓＰ等の三元系化合物、およびＩ
　ｎＧａＡｓ　Ｐ等の多元系化合物であってもよい。
（本例と従来例の比較結果） 上述した化合物半導体装置からなる試料Ａと従来の成長
法によって得られた試料ＢとをＸ線２結晶法による回折
ピークの半値幅を測定することによって結晶性を比較し
た。
なお１本例の試料Ａでは、Ｇｅ単結晶層３上にＭＯＣＶ
Ｄ法を用いて７３０℃の温度で３μｍの厚さのＧａＡｓ
層２をエピタキシャル成長したものであり、試料ＢはＳ
ｉ基板上に５００　’Ｃで、厚さ１０００人のＧｅ単結
晶層を形成し、その上にＭＯＣＶＤ法を用いて３μｍの
厚さのＧａＡｓ層を成長したものである。
この結果、試料Ａの半値幅が試料Ｂの半値幅より小さく
、試料Ａの方が試料Ｂより優れた結晶性を有することが
確認された。
（発明の効果） 以上述べたように２本発明によればＳｉ基板上に格子ひ
ずみの少ないＧａＡｓ、ＧａＡｌＡｓ等のｍ−ｖ族化合
物半導体単結晶層を形成することができ、高品質、低価
格、かつ軽量な化合物半導体装置の製造が可能となり、
化合物半導体装置の多機能化、高性能化を図ることがで
きる。また。
このような化合物半導体装置を太陽電池用の基板として
用いれば、軽量でしかも高効率のものを提供することが
できる。
【図面の簡単な説明】
第１図は本発明に係わる化合物半導体装置を示す断面図
、第２図は同化合物半導体装置においてイオン注入直後
のＳｉ基板を示す平面図、第３図および第４図は従来例
を示す断面図である。 １・・・Ｓｉ基板　　　　２・・・ＧａＡｓ層３・・・
Ｇｅ単結晶層　　４・・・Ｇｅイオン層第１図 り 第２図 第３図 窮４ｆｇ

Claims (1)

    【特許請求の範囲】
  1. １）格子状にＧｅイオンが注入されたＳｉ基板上にＧｅ
    単結晶層が形成され、このＧｅ単結晶層上にIII−Ｖ族
    化合物半導体層が形成されたことを特徴とする化合物半
    導体装置。
JP60029963A 1985-02-18 1985-02-18 化合物半導体装置 Pending JPS61189619A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60029963A JPS61189619A (ja) 1985-02-18 1985-02-18 化合物半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60029963A JPS61189619A (ja) 1985-02-18 1985-02-18 化合物半導体装置

Publications (1)

Publication Number Publication Date
JPS61189619A true JPS61189619A (ja) 1986-08-23

Family

ID=12290625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60029963A Pending JPS61189619A (ja) 1985-02-18 1985-02-18 化合物半導体装置

Country Status (1)

Country Link
JP (1) JPS61189619A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189909A (ja) * 1988-01-26 1989-07-31 Nippon Telegr & Teleph Corp <Ntt> 複合半導体基板
US5108947A (en) * 1989-01-31 1992-04-28 Agfa-Gevaert N.V. Integration of gaas on si substrates
JPH0729825A (ja) * 1993-07-08 1995-01-31 Nec Corp 半導体基板とその製造方法
US8686472B2 (en) 2008-10-02 2014-04-01 Sumitomo Chemical Company, Limited Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189909A (ja) * 1988-01-26 1989-07-31 Nippon Telegr & Teleph Corp <Ntt> 複合半導体基板
US5108947A (en) * 1989-01-31 1992-04-28 Agfa-Gevaert N.V. Integration of gaas on si substrates
JPH0729825A (ja) * 1993-07-08 1995-01-31 Nec Corp 半導体基板とその製造方法
US5549749A (en) * 1993-07-08 1996-08-27 Nec Corporation Substrate with a compound semiconductor surface layer and method for preparing the same
US8686472B2 (en) 2008-10-02 2014-04-01 Sumitomo Chemical Company, Limited Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate

Similar Documents

Publication Publication Date Title
US7888244B2 (en) Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer
US4789421A (en) Gallium arsenide superlattice crystal grown on silicon substrate and method of growing such crystal
JPH04303920A (ja) Ｉｖ族基板上の絶縁膜／ｉｉｉ　−ｖ族化合物半導体積層構造
US5258326A (en) Quantum device fabrication method
JPS61189621A (ja) 化合物半導体装置
JPS61188927A (ja) 化合物半導体装置
JPS61189619A (ja) 化合物半導体装置
JPS5856322A (ja) 半導体基板の製造方法
JPS61189620A (ja) 化合物半導体装置
US20150090180A1 (en) Epitaxial growth of compound semiconductors using lattice-tuned domain-matching epitaxy
US11735418B2 (en) Method for forming semiconductor layers
JP2650770B2 (ja) 縦型超格子素子の製造方法
JPS6066811A (ja) 化合物半導体装置の製造方法
JPS6164118A (ja) 半導体装置の製造方法
JPS61241911A (ja) 化合物半導体装置
JPH10284510A (ja) 半導体基板
JP3421234B2 (ja) 半導体装置およびその製造方法
JPH0620968A (ja) 元素半導体基板上の金属膜／化合物半導体積層構造およびその製造方法
JPH031546A (ja) 電界効果トランジスタ
JPH05175144A (ja) 半導体装置およびその製造方法
JPH03235376A (ja) タンデム型太陽電池の製造方法
US20220254633A1 (en) Semiconductor Layered Structure
JP2726851B2 (ja) 一次元量子細線の製造方法
JPS62281415A (ja) 基板上に異種材料結晶膜を成長させる方法
JP2766645B2 (ja) 化合物半導体薄膜結晶の成長方法