JPH0573353B2 - - Google Patents
Info
- Publication number
- JPH0573353B2 JPH0573353B2 JP62237395A JP23739587A JPH0573353B2 JP H0573353 B2 JPH0573353 B2 JP H0573353B2 JP 62237395 A JP62237395 A JP 62237395A JP 23739587 A JP23739587 A JP 23739587A JP H0573353 B2 JPH0573353 B2 JP H0573353B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- ultra
- high vacuum
- substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシリコン単結晶基板上の薄いシリコン
酸化膜をトンネルバリアに用いたトンネルトラン
ジスタの製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a tunnel transistor using a thin silicon oxide film on a silicon single crystal substrate as a tunnel barrier.
シリコン単結晶上の薄いシリコン酸化膜をトン
ネルバリアにして、金属／シリコン酸化膜／半導
体のMIS構造を形成し、これをトンネル接合とし
て動作するトランジスタは文献「フイジツクス・
オブ・セミコンダクタ・デバイス（Physics of
Semiconductor Devices）558頁」に記述される
ごとく、当該分野では公知である。このトランジ
スタを超高速トランジスタとして動作させるに
は、シリコン酸化膜を充分な電流密度をもつて、
電子がトンネルできなければならない。このた
め、必要とされるシリコン酸化膜膜厚は10〜20Å
と薄く、このような薄いシリコン酸化膜をピンホ
ール等なしに、再現性、制御性良く作製できる技
術が極めて重要になる。
A thin silicon oxide film on a silicon single crystal is used as a tunnel barrier to form a metal/silicon oxide film/semiconductor MIS structure, and a transistor that operates with this as a tunnel junction is described in the literature "Physics.
Of Semiconductor Devices (Physics of
Semiconductor Devices), page 558, is well known in the art. In order to operate this transistor as an ultra-high-speed transistor, the silicon oxide film must have sufficient current density.
Electrons must be able to tunnel. Therefore, the required silicon oxide film thickness is 10 to 20 Å.
A technology that can fabricate such a thin silicon oxide film without pinholes and with good reproducibility and controllability is extremely important.
文献「アイイ−イ−イ−・エレクトロン・デバ
イス・レターズ（IEEE Electron Device
Letters）誌、EDL−７、第11号632頁から634頁」
に述べられているように、第７図に示すような薄
いシリコン酸化膜５を用いたトンネルトランジス
タは従来、第８図の工程で示されるように製造し
ていた。その製造工程を、順を追つて説明する。 Literature “IEEE Electron Device Letters”
Letters), EDL-7, No. 11, pp. 632-634.”
As described in , a tunnel transistor using a thin silicon oxide film 5 as shown in FIG. 7 has conventionally been manufactured as shown in the process shown in FIG. 8. The manufacturing process will be explained step by step.
(1) 第８図ａのように、高濃度ｎ型シリコン基板
１上にｎ型シリコン・エピタキシヤル層２を成
長させ、ボロンをエピタキシヤル層全面にイオ
ン注入して、ｐ型イオン注入層３を形成する。(1) As shown in FIG. 8a, an n-type silicon epitaxial layer 2 is grown on a highly doped n-type silicon substrate 1, boron is ion-implanted into the entire surface of the epitaxial layer, and a p-type ion-implanted layer 3 is grown. form.
(2) 第８図ｂのように、メサ・エツチングを行つ
て素子間分離を行う。(2) As shown in FIG. 8b, perform mesa etching to isolate elements.
(3) 第８図ｃのように、イオン注入層３のアニー
ルを行い同時にシリコン酸化膜６を形成させ
る。(3) As shown in FIG. 8c, the ion implantation layer 3 is annealed and a silicon oxide film 6 is formed at the same time.
(4) 第８図ｄのように、シリコン酸化膜６をエツ
チングしてアルミニウムでベース電極８を形成
する。(4) As shown in FIG. 8d, the silicon oxide film 6 is etched to form a base electrode 8 of aluminum.
(5) 第８図ｅのように、エミツタ電極のための窓
を形成した後、ベース電極のシンタリングを行
うと同時にエミツタ接合に薄いシリコン酸化膜
５を形成する。(5) As shown in FIG. 8e, after forming a window for the emitter electrode, sintering the base electrode and simultaneously forming a thin silicon oxide film 5 on the emitter junction.
(6) 第８図ｆのように、最後にエミツタ電極９と
コレクタ電極７をアルミニウムにより形成す
る。(6) As shown in FIG. 8f, finally, the emitter electrode 9 and collector electrode 7 are formed of aluminum.
以上述べたように、従来のプロセスではトンネ
ル酸化膜を形成する前にシリコン酸化膜をエツチ
ングして、酸化膜を形成する部分のみシリコン単
結晶面を出すため、
(1) 自然酸化膜の形成が避けれられない、
(2) シリコン清浄面に炭素などが吸着する、
(3) シリコン単結晶面が原子層レベルで平坦でな
い。 As mentioned above, in the conventional process, before forming the tunnel oxide film, the silicon oxide film is etched to expose the silicon single crystal plane only in the area where the oxide film will be formed. Unavoidable: (2) Carbon and other substances are adsorbed to the silicon clean surface; (3) The silicon single crystal surface is not flat at the atomic layer level.
等により、酸化膜の品質（絶縁破壊電圧などの電
気的特性のばらつき、ピンホールなど）、膜厚の
再現性に問題がある。etc., there are problems with the quality of the oxide film (variations in electrical properties such as dielectric breakdown voltage, pinholes, etc.) and the reproducibility of the film thickness.
また、通常、熱酸化は石英の炉心管内で常圧で
酸化するため、トンネルバリアとなるような薄い
酸化膜を制御性よく形成することは困難であつ
た。 Furthermore, since thermal oxidation is normally carried out at normal pressure in a quartz furnace tube, it has been difficult to form a thin oxide film that would serve as a tunnel barrier with good control.
以上のように従来のプロセスでは、自然酸化
膜、炭素などが吸着したシリコン清浄面に続けて
酸化膜を形成するため、酸化膜の品質、膜厚の再
現性に問題がある。また、通常の炉心管の酸化で
は常圧で酸化するため酸化速度が速く、制御性よ
く薄い酸化膜を形成することは困難である。
As described above, in the conventional process, since an oxide film is formed on a silicon clean surface on which natural oxide film, carbon, etc. have been adsorbed, there are problems with the quality of the oxide film and the reproducibility of the film thickness. In addition, in normal oxidation of the reactor core tube, the oxidation rate is fast because it is oxidized at normal pressure, and it is difficult to form a thin oxide film with good controllability.
本発明の目的は、これら従来のシリコン基板上
にトンネルトランジスタを製造する方法の持つ欠
点を除去し、新規なトンネルトランジスタの製造
方法を提供することにある。 An object of the present invention is to eliminate the drawbacks of these conventional methods of manufacturing a tunnel transistor on a silicon substrate and to provide a novel method of manufacturing a tunnel transistor.
第１の発明は、シリコン単結晶基板上の薄いシ
リコン酸化膜をトンネルバリアに用いたトンネル
トランジスタの製造方法において、
超音波室内でシリコン清浄化面を出す工程と、
基板を大気にさらすことなく、酸素を超高真空室
内に導入し、熱酸化法により薄いシリコン酸化膜
を形成する工程とを含むことを特徴としている。
The first invention is a method for manufacturing a tunnel transistor using a thin silicon oxide film on a silicon single crystal substrate as a tunnel barrier, including the step of exposing a cleaned silicon surface in an ultrasonic chamber;
This method is characterized by the step of introducing oxygen into an ultra-high vacuum chamber and forming a thin silicon oxide film by thermal oxidation without exposing the substrate to the atmosphere.
第２の発明は、シリコン単結晶基板上の薄いシ
リコン酸化膜をトンネルバリアに用いたトンネル
トランジスタの製造方法において、
超高真空室内でシリコン清浄化面を出し、シリ
コンエピタキシヤル層分子線をエピタキシヤル法
を用いて成長させる工程と、
基板を大気にさらすことなく、酸素を超高真空
室内に導入し、熱酸化法により薄いシリコン酸化
膜を形成する工程とを含むことを特徴としてい
る。 The second invention is a method for manufacturing a tunnel transistor using a thin silicon oxide film on a silicon single crystal substrate as a tunnel barrier, in which a cleaned silicon surface is exposed in an ultra-high vacuum chamber, and a silicon epitaxial layer molecular beam is epitaxially exposed. The method is characterized by including a step of growing a silicon oxide film using a thermal oxidation method, and a step of introducing oxygen into an ultra-high vacuum chamber without exposing the substrate to the atmosphere, and forming a thin silicon oxide film by a thermal oxidation method.
第３の発明は、シリコン単結晶基板上の薄いシ
リコン酸化膜をトンネルバリアに用いたトンネル
トランジスタの製造方法において、
シリコン清浄化面を出し、シリコンエピタキシ
ヤル層を分子線をエピタキシヤル法を用いて成長
させる第１の工程を第１の超高真空室内で行い、
続いて、基板を大気にさらすことなく、第２の
超高真空室に移送し、酸素を前記第２の超高真空
室内に導入し、熱酸化法により、薄いシリコン酸
化膜を形成させる第２の工程を第２の超高真空室
内で行うことを特徴としている。 The third invention is a method for manufacturing a tunnel transistor using a thin silicon oxide film on a silicon single crystal substrate as a tunnel barrier, in which a cleaned silicon surface is exposed and a silicon epitaxial layer is formed using a molecular beam epitaxial method. The first step of growing is performed in a first ultra-high vacuum chamber, and then the substrate is transferred to a second ultra-high vacuum chamber without being exposed to the atmosphere, and oxygen is introduced into the second ultra-high vacuum chamber. The second step of forming a thin silicon oxide film using a thermal oxidation method is carried out in a second ultra-high vacuum chamber.
文献「プロシーデイング・オブ・コンフアレン
ス・オン・モレキユラ・ビイーム・エピタキシ・
アンド・サーフエイス・テクニイク
（Proceeding of Conference on Molecular
Beam Epitaxy and Clean Surface
Techniques）183頁」に述べられているように、
超高真空下ではシリコン基板の清浄化面を以下の
ようにして得ることができる。結晶基板を洗浄、
エツチングすると同時に、基板表面に薄い酸化膜
を作り、清浄面のダングリングボンドを酸素で結
合させることにより表面を保護し、炭素などの吸
着を防ぐ。この酸化膜は約700℃で蒸発するので、
自然酸化膜のない、および欠陥の核になるといわ
れている炭素などの吸着物のないシリコンの清浄
化面が、超高真空下で基板を加熱することにより
形成できる。超高真空下では、反射高エネルギー
電子線回折（RHEED）で基板表面を観察するこ
とにより、清浄化面ができているかどうか判断で
きる。
Literature ``Proceeding of Conferences on Molecule Epitaxy''
and Surf Eighth Technique (Proceeding of Conference on Molecular
Beam Epitaxy and Clean Surface
Techniques) page 183,
Under ultra-high vacuum, a clean surface of a silicon substrate can be obtained as follows. Clean the crystal substrate,
At the same time as etching, a thin oxide film is created on the surface of the substrate, and dangling bonds on the clean surface are bonded with oxygen to protect the surface and prevent adsorption of carbon, etc. This oxide film evaporates at about 700℃, so
A clean silicon surface without native oxide films and adsorbed substances such as carbon, which are said to become the nucleus of defects, can be formed by heating the substrate under ultra-high vacuum. Under ultra-high vacuum conditions, it is possible to determine whether a clean surface has been created by observing the substrate surface using reflected high-energy electron diffraction (RHEED).
また、減圧酸化法では、文献「ジヤーナル・オ
ブ・エレクトロケミカル・ソサイアテイ
（Journal Electrochemical Society）誌第127巻
1787頁」に述べられているように、優れた膜厚制
御性を有し、900〜1000℃、0.25〜3.0Torrで、30
〜140Åの酸化膜が得られている。減圧酸化法で
形成された酸化膜は、酸化膜の成長速度が遅いの
で膜厚の制御性が良く、また、大気中で形成され
た厚い酸化膜と同様、均一性、均質性の高い膜で
あることが確認されている。 In addition, regarding the reduced pressure oxidation method, the document "Journal of Electrochemical Society, Vol. 127"
As described in "Page 1787", it has excellent film thickness controllability, and it
An oxide film of ~140 Å was obtained. The oxide film formed by the reduced pressure oxidation method has a slow growth rate, so the film thickness can be easily controlled, and the film is highly uniform and homogeneous, similar to thick oxide films formed in the atmosphere. It has been confirmed that there is.
これらの事実より、品質の良い、薄い酸化膜を
形成させるには、以下の方法が有効であると考え
られる。まず、シリコン基板洗浄時に薄い酸化膜
を形成させ、超高真空下で加熱することにより薄
い酸化膜を蒸発させ、シリコン清浄化面を出し、
シリコン単結晶面を原子層レベルで平坦化する。
超高真空中でのプロセスなので、清浄化面、平坦
化面の確認、観察はRHEEDを用いて行える。次
に、超高真空室に高純度酸素を導入し、基板を加
熱して酸化膜の形成を行う。減圧酸化であるの
で、膜厚制御性が良く、エリプソメトリなどで膜
厚測定が可能である。また、超高真空下での酸化
なので、不純物の吸着が少なく、酸化膜膜質も良
い。 Based on these facts, the following method is considered to be effective for forming a thin oxide film of good quality. First, a thin oxide film is formed when cleaning the silicon substrate, and the thin oxide film is evaporated by heating under an ultra-high vacuum to expose the cleaned silicon surface.
Planarizes the silicon single crystal surface at the atomic layer level.
Since the process is performed in an ultra-high vacuum, RHEED can be used to confirm and observe the cleaned and flattened surfaces. Next, high-purity oxygen is introduced into the ultra-high vacuum chamber and the substrate is heated to form an oxide film. Since it is oxidized under reduced pressure, the film thickness can be easily controlled, and the film thickness can be measured using ellipsometry or the like. Furthermore, since the oxidation is performed under ultra-high vacuum, there is less adsorption of impurities and the quality of the oxide film is good.
第１図は第１の発明の薄いシリコン酸化膜をト
ンネルバリアに用いたトンネルトランジスタの製
造方法の一実施例を説明するための製造工程を示
したものである。工程順は以下のようになる。
FIG. 1 shows manufacturing steps for explaining an embodiment of a method for manufacturing a tunnel transistor using a thin silicon oxide film as a tunnel barrier according to the first invention. The process order is as follows.
(1) 第１図ａのように、高濃度ｎ型シリコン基板
１の上にｎ型シリコン層２を成長させ、パター
ニングしたレジスト１０によりマスクを形成し
た、ボロンをイオン注入してイオン注入層であ
るｐ型シリコンベース層３を形成する。ベース
層３の形成後、レジスト１０を除去する。(1) As shown in Figure 1a, an n-type silicon layer 2 is grown on a high concentration n-type silicon substrate 1, a mask is formed using a patterned resist 10, and boron ions are implanted into the ion-implanted layer. A p-type silicon base layer 3 is formed. After forming the base layer 3, the resist 10 is removed.
(2) 第１図ｂのように、パターニングしたレジス
ト１１によりマスクを形成し、ボロンをイオン
注入して高濃度ｐ型シリコン・ベース・コンタ
クト層４を形成する。コンタクト層４の形成
後、レジスト１１を除去する。(2) As shown in FIG. 1b, a mask is formed using a patterned resist 11, and boron ions are implanted to form a highly doped p-type silicon base contact layer 4. After forming the contact layer 4, the resist 11 is removed.
(3) 基板を洗浄、エツチングすると同時に薄い酸
化膜を形成する。直ちに超高真空質に入れ、超
高真空中で基板を約700℃で加熱して、酸化膜
を蒸発させシリコン清浄化面を出し、シリコン
単結晶面を原子層レベルで平坦化する。続い
て、単純度酸素を超高真空室内に導入し、10-5
〜10-6Torrで、基板を約900〜10000℃に加熱
し、第１図ｃのように、薄いシリコン酸化膜５
を形成させる。(3) A thin oxide film is formed at the same time as cleaning and etching the substrate. The substrate is immediately placed in an ultra-high vacuum and heated to approximately 700°C in an ultra-high vacuum to evaporate the oxide film, expose a clean silicon surface, and flatten the silicon single crystal surface at the atomic layer level. Subsequently, simple oxygen was introduced into the ultra-high vacuum chamber, and 10 -5
The substrate is heated to approximately 900 to 10,000°C at ~10 -6 Torr, and a thin silicon oxide film 5 is formed as shown in Figure 1c.
to form.
(4) 第１図ｄのように、続いて超高真空中でエミ
ツタ電極９となるアルミニウムを蒸着する。(4) As shown in FIG. 1d, aluminum, which will become the emitter electrode 9, is then vapor-deposited in an ultra-high vacuum.
(5) 基板を大気中に出し、第１図ｅのように、パ
ターニング、エツチングにより、エミツタ電極
９を形成し、CVD法によりシリコン酸化膜６
の堆積を行う。(5) The substrate is exposed to the atmosphere, and the emitter electrode 9 is formed by patterning and etching as shown in Figure 1e, and the silicon oxide film 6 is formed by CVD.
Deposition is performed.
(6) 第１図ｆのように、シリコン酸化膜６をエツ
チングし、アルミニウムを基板の両面に蒸着
し、パターニング、アルミニウムのエツチング
を行い、シンタリングを施すことによりオーミ
ツク接触をとり、ベース電極８、コレクタ電極
７を形成する。(6) As shown in Fig. 1 f, the silicon oxide film 6 is etched, aluminum is deposited on both sides of the substrate, patterned, aluminum is etched, and sintered to establish ohmic contact, and the base electrode 8 is formed. , forming the collector electrode 7.
以上により、第７図の薄いシリコン酸化膜をト
ンネルバリアに用いたトンネルトランジスタが作
製できる。 Through the above steps, a tunnel transistor using a thin silicon oxide film as a tunnel barrier as shown in FIG. 7 can be manufactured.
第２図は第１の発明の薄いシリコン酸化膜をト
ンネルバリアに用いたトンネルトランジスタの製
造方法の他の実施例を説明するための製造工程を
示したものである。工程順は以下のようになる。 FIG. 2 shows manufacturing steps for explaining another embodiment of the method for manufacturing a tunnel transistor using a thin silicon oxide film as a tunnel barrier according to the first invention. The process order is as follows.
(1) 第２図ａのように、高濃度ｎ型シリコン基板
１のｎ型シリコンを成長させ、パターニングし
たレジスト１０によりマスクを形成した後、ボ
ロンをイオン注入してイオン注入層であるｐ型
シリコンベース層３を形成する。ベース層３の
形成後、レジスト１０を除去する。(1) As shown in Figure 2a, after growing n-type silicon on a high concentration n-type silicon substrate 1 and forming a mask using a patterned resist 10, boron ions are implanted to form a p-type ion-implanted layer. A silicon base layer 3 is formed. After forming the base layer 3, the resist 10 is removed.
(2) 第２図ｂのように、パターニングしたレジス
ト１１によりマスクを形成し、ボロンをイオン
注入して高濃度ｐ型シリコン・ベース・コンタ
クト層４を形成する。コンタクト層４の形成
後、レジスト１１を除去する。(2) As shown in FIG. 2b, a mask is formed using a patterned resist 11, and boron ions are implanted to form a highly doped p-type silicon base contact layer 4. After forming the contact layer 4, the resist 11 is removed.
(3) 基板を洗浄、エツチングすると同時に薄い酸
化膜を形成する。直ちに超高真空質に入れ、超
高真空中で基板を約700℃で加熱して、酸化膜
を蒸発させシリコン清浄化面を出し、シリコン
単結晶面を原子層レベルで平坦化する。続い
て、高純度酸素を超高真空室内に導入し、10-5
〜10-6Torrで、基板を約900〜10000℃に加熱
し、第２図ｃのように、薄いシリコン酸化膜５
を形成させる。(3) A thin oxide film is formed at the same time as cleaning and etching the substrate. Immediately place the substrate in an ultra-high vacuum and heat it at approximately 700 degrees Celsius to evaporate the oxide film, expose a clean silicon surface, and flatten the silicon single crystal surface at the atomic layer level. Next, high-purity oxygen was introduced into the ultra-high vacuum chamber, and the temperature was increased to 10 -5
The substrate is heated to approximately 900 to 10,000°C at ~10 -6 Torr, and a thin silicon oxide film 5 is formed as shown in Figure 2c.
to form.
(4) 基板を大気中に出し、第２図ｄのようにアル
ミニウム・エミツタ電極９をリフト・オフで形
成する。(4) The substrate is exposed to the atmosphere, and an aluminum emitter electrode 9 is formed by lift-off as shown in FIG. 2d.
(5) 第２図ｅのように、CVD法によりシリコン
酸化膜６の堆積を行う。(5) As shown in FIG. 2e, a silicon oxide film 6 is deposited by the CVD method.
(6) 第２図ｆのように、シリコン酸化膜６をエツ
チングし、アルミニウムの基板の両面に蒸着
し、パターニング、アルミニウムのエツチング
を行い、シンタリングを施すことによりオーミ
ツク接触をとり、ベース電極８、コレクタ電極
７を形成する。(6) As shown in Figure 2f, the silicon oxide film 6 is etched, deposited on both sides of the aluminum substrate, patterned, etched and sintered to establish ohmic contact with the base electrode 8. , forming the collector electrode 7.
以上により、第７図の薄いシリコン酸化膜をト
ンネルバリアに用いたトンネルトランジスタが作
製できる。 Through the above steps, a tunnel transistor using a thin silicon oxide film as a tunnel barrier as shown in FIG. 7 can be manufactured.
第３図は第２の発明の薄いシリコン酸化膜をト
ンネルバリアに用いたトンネルトランジスタの製
造方法の他の実施例を説明するための製造工程を
示したものである。工程順は以下のようになる。 FIG. 3 shows manufacturing steps for explaining another embodiment of the method for manufacturing a tunnel transistor using a thin silicon oxide film as a tunnel barrier according to the second invention. The process order is as follows.
(1) 高濃度ｎ型シリコン基板１を洗浄、エツチン
グすると同時に薄い酸化膜を形成する。直ちに
超高真空室に入れ、超高真空中で基板を約700
℃で加熱して、酸化膜を蒸発させシリコン清浄
化面を出し、シリコン単結晶面を原子層レベル
で平坦化する。続いて、第３図ａのように、ｎ
型シリコン層２、高濃度ｐ型シリコン層４を分
子線エピタキシヤル成長法で成長させる。(1) While cleaning and etching the high concentration n-type silicon substrate 1, a thin oxide film is formed at the same time. Immediately place the substrate in an ultra-high vacuum chamber and incubate it for approximately 700 minutes in an ultra-high vacuum.
C. to evaporate the oxide film, expose a clean silicon surface, and flatten the silicon single crystal surface at the atomic layer level. Next, as shown in Figure 3a, n
A type silicon layer 2 and a highly doped p-type silicon layer 4 are grown by molecular beam epitaxial growth.
(2) 続いて、高純度酸素を超高真空室内に導入
し、10-5〜10-6Torrで、基板を約900〜1000℃
に加熱し、第３図ｂのように、薄いシリコン酸
化膜５を形成させる。(2) Next, high purity oxygen is introduced into the ultra-high vacuum chamber and the substrate is heated to approximately 900 to 1000℃ at 10 -5 to 10 -6 Torr.
Then, as shown in FIG. 3b, a thin silicon oxide film 5 is formed.
(3) 第３図ｃのように、続いて超高真空中でエミ
ツタ電極９となるアルミニウムを蒸着する。(3) As shown in FIG. 3c, aluminum, which will become the emitter electrode 9, is then vapor-deposited in an ultra-high vacuum.
(4) 基板を大気中に出し、第３図ｄのように、パ
ターニング、エツチングにより、エミツタ電極
９を形成し、CVD法によりシリコン酸化膜６
の堆積を行う。(4) The substrate is exposed to the atmosphere, and the emitter electrode 9 is formed by patterning and etching as shown in Fig. 3d, and the silicon oxide film 6 is formed by the CVD method.
Deposition is performed.
(5) 第３図ｅのように、シリコン酸化膜６をエツ
チングし、アルミニウムを基板の両面に蒸着
し、パターニング、アルミニウムのエツチング
を行い、シンタリングを施すことによりオーミ
ツク接触をとり、ベース電極８、コレクタ電極
７を形成する。(5) As shown in Figure 3e, the silicon oxide film 6 is etched, aluminum is deposited on both sides of the substrate, patterned, aluminum is etched, and sintered to establish ohmic contact, and the base electrode 8 is formed. , forming the collector electrode 7.
以上により、第７図の薄いシリコン酸化膜をト
ンネルバリアに用いたトンネルトランジスタが作
製できる。 Through the above steps, a tunnel transistor using a thin silicon oxide film as a tunnel barrier as shown in FIG. 7 can be manufactured.
第４図は第２の発明の薄いシリコン酸化膜をト
ンネルバリアに用いたトンネルトランジスタの製
造方法の他の実施例を説明するための製造工程を
示したものである。工程順は以下のようになる。 FIG. 4 shows manufacturing steps for explaining another embodiment of the method for manufacturing a tunnel transistor using a thin silicon oxide film as a tunnel barrier according to the second invention. The process order is as follows.
(1) 高濃度ｎ型シリコン基板１を洗浄、エツチン
グすると同時に薄い酸化膜を形成する。直ちに
超高真空質に入れ、超高真空中で基板を約700
℃で加熱して、酸化膜を蒸発させシリコン清浄
化面を出し、シリコン単結晶面を原子層レベル
で平坦化する。続いて、第４図ａのように、ｎ
型シリコン層２、高濃度ｐ型シリコン層４を分
子線エピタキシヤル成長法で成長させる。(1) While cleaning and etching the high concentration n-type silicon substrate 1, a thin oxide film is formed at the same time. Immediately place the substrate in an ultra-high vacuum and heat it for approximately 700 minutes.
C. to evaporate the oxide film, expose a clean silicon surface, and flatten the silicon single crystal surface at the atomic layer level. Next, as shown in Figure 4a, n
A type silicon layer 2 and a highly doped p-type silicon layer 4 are grown by molecular beam epitaxial growth.
(2) 第４図ｂのように、高純度酸素を超高真空室
に導入し、基板を約900〜1000℃に加熱し、薄
いシリコン酸化膜５を形成させる。(2) As shown in FIG. 4b, high-purity oxygen is introduced into an ultra-high vacuum chamber, and the substrate is heated to about 900 to 1000°C to form a thin silicon oxide film 5.
(3) 基板を大気中に出し、第４図ｃのように、ア
ルミニウム・エミツタ電極９をリフト・オフで
形成する。(3) The substrate is exposed to the atmosphere, and an aluminum emitter electrode 9 is formed by lift-off as shown in FIG. 4c.
(4) 第４図ｄのように、CVDによりシリコン酸
化膜６の堆積を行う。(4) As shown in FIG. 4d, a silicon oxide film 6 is deposited by CVD.
(5) 第４図ｅのように、シリコン酸化膜６をエツ
チングし、アルミニウムの基板の両面に蒸着
し、パターニング、アルミニウムのエツチング
を行い、シンタリングを施すことによりオーミ
ツク接触をとり、ベース電極８、コレクタ電極
７を形成する。(5) As shown in Figure 4e, the silicon oxide film 6 is etched, deposited on both sides of the aluminum substrate, patterned, etched and sintered to establish ohmic contact with the base electrode 8. , forming the collector electrode 7.
以上により、第７図の薄いシリコン酸化膜をト
ンネルバリアに用いたトンネルトランジスタが作
製できる。 Through the above steps, a tunnel transistor using a thin silicon oxide film as a tunnel barrier as shown in FIG. 7 can be manufactured.
第５図は第３の発明の薄いシリコン酸化膜をト
ンネルバリアに用いたトンネルトランジスタの製
造方法の一実施例を説明するための製造工程を示
したものである。また、第６図は超高真空室の系
を示しており、２０は第１の超高真空室、２１は
第２の超高真空室、２４は超高真空廊下、２６は
ロードロツク室、２２，２３，２５はゲートバル
ブである。 FIG. 5 shows manufacturing steps for explaining an embodiment of a method for manufacturing a tunnel transistor using a thin silicon oxide film as a tunnel barrier according to the third invention. Further, FIG. 6 shows the system of the ultra-high vacuum chamber, where 20 is the first ultra-high vacuum chamber, 21 is the second ultra-high vacuum chamber, 24 is the ultra-high vacuum corridor, 26 is the load lock chamber, and 22 is the ultra-high vacuum chamber. , 23, 25 are gate valves.
工程順は以下のようになる。 The process order is as follows.
(1) 高濃度ｎ型シリコン基板を洗浄、エツチング
すると同時に薄い酸化膜を形成する。直ちに第
６図の第１の超高真空室２０に入れ、超高真空
中で基板を約700℃で加熱して、酸化膜を蒸発
させシリコン清浄化面を出し、シリコン単結晶
面を原子層レベルで平坦化する。続いて、第５
図ａのように、同一の真空室２０でｎ型シリコ
ン層２、高濃度ｐ型シリコン層４を分子線エピ
タキシヤル成長法で成長させる。(1) A thin oxide film is formed at the same time as cleaning and etching the high concentration n-type silicon substrate. Immediately place the substrate in the first ultra-high vacuum chamber 20 shown in FIG. 6, heat the substrate at approximately 700°C in an ultra-high vacuum, evaporate the oxide film, expose a clean silicon surface, and convert the silicon single crystal surface into an atomic layer. Flatten at level. Next, the fifth
As shown in Fig. a, an n-type silicon layer 2 and a high concentration p-type silicon layer 4 are grown in the same vacuum chamber 20 by molecular beam epitaxial growth.
(2) 第１の超高真空室２０と超高真空廊下１４で
つながつた第２の超高真空室２１に基板を大気
にさらすことなく移送した後、２つの超高真空
室２０，２１をゲートバルブ２２，２３で分離
し、第２の超高真空室２１に高純度酸素を導入
し、基板を約900〜1000℃に加熱し、第５図ｂ
のように薄いシリコン酸化膜５を形成させる。(2) After transferring the substrate to the second ultra-high vacuum chamber 21 connected to the first ultra-high vacuum chamber 20 by an ultra-high vacuum corridor 14 without exposing it to the atmosphere, the two ultra-high vacuum chambers 20 and 21 are Separated by gate valves 22 and 23, high-purity oxygen is introduced into the second ultra-high vacuum chamber 21, and the substrate is heated to about 900 to 1000°C.
A thin silicon oxide film 5 is formed as shown in FIG.
(3) 第１、第２の超高真空室２０，２１を分離し
ていたゲートバルブ２２，２３を開き、第２の
超高真空室２１から第１の超高真空室２０に基
板を移送し、第５図ｃのようにエミツタ電極９
となるアミニウムを蒸着させる。(3) Open the gate valves 22 and 23 that separated the first and second ultra-high vacuum chambers 20 and 21, and transfer the substrate from the second ultra-high vacuum chamber 21 to the first ultra-high vacuum chamber 20. Then, as shown in Fig. 5c, the emitter electrode 9
Deposit aminium.
(4) 第５図ｄのように、パターニング、エツチン
グにより、エミツタ電極９を形成し、CVD法
によりシリコン酸化膜６の堆積を行う。(4) As shown in FIG. 5d, an emitter electrode 9 is formed by patterning and etching, and a silicon oxide film 6 is deposited by CVD.
(5) 第５図ｅのように、シリコン酸化膜６をエツ
チングし、アルミニウムを基板の両面に蒸着
し、パターニング、アルミニウムのエツチング
を行い、シンタリングを施すことによりオーミ
ツク接触をとり、ベース電極８、コレクタ電極
７を形成する。(5) As shown in FIG. 5e, the silicon oxide film 6 is etched, aluminum is deposited on both sides of the substrate, patterned, aluminum is etched, and sintered to establish ohmic contact, and the base electrode 8 is formed. , forming the collector electrode 7.
以上により、第７図の薄いシリコン酸化膜をト
ンネルバリアに用いたトンネルトランジスタが作
製できる。 Through the above steps, a tunnel transistor using a thin silicon oxide film as a tunnel barrier as shown in FIG. 7 can be manufactured.
以上のように、酸素を導入する第２の超高真空
室２１と、シリコン、アルミニウムを成長させる
第１の超高真空成長室２０を分けることにより、
第１の超高真空成長室２０のソースとして蓄えて
いるシリコン、アルミニウムが酸素で汚染される
のを防ぎ、基板を大気にさらすことなくシリコン
酸化膜を形成させることができる。 As described above, by separating the second ultra-high vacuum chamber 21 into which oxygen is introduced and the first ultra-high vacuum growth chamber 20 in which silicon and aluminum are grown,
It is possible to prevent silicon and aluminum stored as sources in the first ultra-high vacuum growth chamber 20 from being contaminated with oxygen, and to form a silicon oxide film without exposing the substrate to the atmosphere.
なお、本実施例では、基板を大気にさらすこと
なく超高真空室間の移動を行いアルミニウムを蒸
着したが、薄いシリコン酸化膜を形成した後、一
度大気に出し、エミツタ電極等のパターニングを
行つた後、再び他の蒸着装置に入れ、アルミニウ
ムの装着を行ない、リフト・オフ法によりエミツ
タ電極を形成してもよい。 In this example, aluminum was deposited by moving the substrate between ultra-high vacuum chambers without exposing it to the atmosphere, but after forming a thin silicon oxide film, it was exposed to the atmosphere and patterned for emitter electrodes, etc. After that, it may be put into another vapor deposition apparatus again and aluminum may be attached thereto, and an emitter electrode may be formed by a lift-off method.
第１の発明のトンネルトランジスタの製造方法
によれば、以下の利点が得られる。
According to the method for manufacturing a tunnel transistor of the first invention, the following advantages can be obtained.
(1) 自然酸化膜のない、および、欠陥の核になる
といわれている炭素などの吸着物のないシリコ
ンの清浄化面が、超高真空下で基板を加熱する
ことにより形成でき、また、シリコン単結晶面
を原子層レベルで平坦化することができ、その
上にシリコン酸化膜をつくるので、膜質の良い
シリコン酸化膜を形成することができる。(1) A clean surface of silicon without a native oxide film and free of adsorbate such as carbon, which is said to become the nucleus of defects, can be formed by heating the substrate under ultra-high vacuum; Since the single crystal plane can be flattened at the atomic layer level and a silicon oxide film is formed on it, a silicon oxide film with good quality can be formed.
(2) 減圧酸化であるので、酸化速度が遅く、膜厚
制御性が良い。その上、酸化膜を成長すると同
時に、エリプソメトリ等で膜厚測定が可能であ
る。(2) Since it is oxidized under reduced pressure, the oxidation rate is slow and film thickness controllability is good. Furthermore, while growing the oxide film, it is possible to measure the film thickness using ellipsometry or the like.
(3) 超高真空下での酸化なので、不純物の吸着が
少なく、酸化膜膜質が良い。(3) Since oxidation is performed under ultra-high vacuum, there is less adsorption of impurities and the quality of the oxide film is good.
(4) 超高真空下でのアルミニウムの蒸着も可能で
あるので、界面準位密度の小さい良好なトンネ
ル接合ができることが期待できる。(4) Since aluminum can be deposited under ultra-high vacuum, it is expected that good tunnel junctions with low interface state density can be created.
第２の発明のトンネルトランジスタの製造方
法によれば、前記(1)から(4)に述べた利点のみな
らず、
(5) 分子線エピタキシヤル法により超薄膜のｐ型
シリコン層が形成できるので、電子のベース層
の走行時間が短いベース層が形成でき、超高速
動作のトランジスタが実現できる。 According to the method for manufacturing a tunnel transistor of the second invention, in addition to the advantages described in (1) to (4) above, (5) an ultra-thin p-type silicon layer can be formed by molecular beam epitaxial method; , it is possible to form a base layer with a short base layer transit time for electrons, and realize a transistor with ultra high-speed operation.
という利点も有する。It also has the advantage of
第３の発明のトンネルトランジスタの製造方
法によれば、前記(1)から(5)に述べた利点のみな
らず、
(6) 第１の超高真空室にソースとして蓄えている
シリコン、アルミニウムが酸素で汚染されるの
を防ぐ。 According to the method for manufacturing a tunnel transistor of the third invention, not only the advantages described in (1) to (5) above, but also (6) silicon and aluminum stored as a source in the first ultra-high vacuum chamber are Prevent from being contaminated with oxygen.
という利点も有する。It also has the advantage of
第１図、第２図は薄いシリコン酸化膜を用いた
トンネルトランジスタを製造する第１の発明の２
つの製造工程を示す図、第３図、第４図は薄いシ
リコン酸化膜を用いたトンネルトランジスタを製
造する第２の発明の２つの製造工程を示す図、第
５図、第６図は薄いシリコン酸化膜を用いたトン
ネルトランジスタを製造する第３の発明の製造工
程を示す図、第７図は薄いシリコン酸化膜を用い
たトンネルトランジスタの断面構造を示す図、第
８図は第７図に示す構造のトンネルトランジスタ
を製造する従来の製造工程を示す図である。
１……高濃度ｎ型シリコン基板、２……ｎ型シ
リコン層、３……ｐ型シリコン層、４……高濃度
ｐ型シリコン層、５……薄いシリコン酸化膜、６
……CVD法により堆積したシリコン酸化膜、７
……コレクタ電極、８……ベース電極、９……エ
ミツタ電極、２０……第１の超高真空室、２１…
…第２の超高真空室、２２，２３，２５……ゲー
トバルブ、２４……超高真空廊下、２６……ロー
ドロツク室。
Figures 1 and 2 show 2 of the first invention for manufacturing a tunnel transistor using a thin silicon oxide film.
Figures 3 and 4 are diagrams showing two manufacturing processes of the second invention for manufacturing a tunnel transistor using a thin silicon oxide film, and Figures 5 and 6 are diagrams showing two manufacturing processes of a tunnel transistor using a thin silicon oxide film. A diagram showing the manufacturing process of the third invention for manufacturing a tunnel transistor using an oxide film, FIG. 7 is a diagram showing a cross-sectional structure of a tunnel transistor using a thin silicon oxide film, and FIG. 8 is shown in FIG. FIG. 2 is a diagram illustrating a conventional manufacturing process for manufacturing a tunnel transistor of this structure. 1...High concentration n-type silicon substrate, 2...N-type silicon layer, 3...P-type silicon layer, 4...High concentration p-type silicon layer, 5...Thin silicon oxide film, 6
...Silicon oxide film deposited by CVD method, 7
... Collector electrode, 8 ... Base electrode, 9 ... Emitter electrode, 20 ... First ultra-high vacuum chamber, 21 ...
...Second ultra-high vacuum chamber, 22, 23, 25... Gate valve, 24... Ultra-high vacuum corridor, 26... Load lock room.
Claims (1)
をトンネルバリアに用いたトンネルトランジスタ
の製造方法において、 超高真空室内でシリコン清浄化面を出す工程
と、 基板を大気にさらすことなく、酸素を超高真空
室内に導入し、熱酸化法により薄いシリコン酸化
膜を形成する工程とを含むことを特徴とするトン
ネルトランジスタの製造方法。 ２ シリコン単結晶基板上の薄いシリコン酸化膜
をトンネルバリアに用いたトンネルトランジスタ
の製造方法において、 超高真空室内でシリコン清浄化面を出し、シリ
コンエピタキシヤル層を分子線エピタキシヤル法
を用いて成長させる工程と、 基板を大気にさらすことなく、酸素を超高真空
室内に導入し、熱酸化法により薄いシリコン酸化
膜を形成する工程とを含むことを特徴とするトン
ネルトランジスタの製造方法。 ３ シリコン単結晶基板上の薄いシリコン酸化膜
をトンネルバリアに用いたトンネルトランジスタ
の製造方法において、 シリコン清浄化面を出し、シリコンエピタキシ
ヤル層を分子線エピタキシヤル法を用いて成長さ
せる第１の工程を第１の超高真空室内で行い、 続いて、基板を大気にさらすことなく、第２の
超高真空室に移送し、酸素を前記第２の超高真空
室内に導入し、熱酸化法により、薄いシリコン酸
化膜を形成させる第２の工程を第２の超高真空室
内で行うことを特徴とするトンネルトランジスタ
の製造方法。[Claims] 1. A method for manufacturing a tunnel transistor using a thin silicon oxide film on a silicon single crystal substrate as a tunnel barrier, comprising: exposing a clean silicon surface in an ultra-high vacuum chamber; and exposing the substrate to the atmosphere. 1. A method for manufacturing a tunnel transistor, comprising the step of introducing oxygen into an ultra-high vacuum chamber and forming a thin silicon oxide film by a thermal oxidation method. 2 In a method for manufacturing a tunnel transistor using a thin silicon oxide film on a silicon single crystal substrate as a tunnel barrier, a silicon epitaxial layer is grown using the molecular beam epitaxial method with the clean silicon surface exposed in an ultra-high vacuum chamber. A method for manufacturing a tunnel transistor, comprising: a step of introducing oxygen into an ultra-high vacuum chamber without exposing the substrate to the atmosphere, and forming a thin silicon oxide film by a thermal oxidation method. 3. In a method for manufacturing a tunnel transistor using a thin silicon oxide film on a silicon single crystal substrate as a tunnel barrier, the first step is to expose the cleaned silicon surface and grow a silicon epitaxial layer using the molecular beam epitaxial method. is carried out in the first ultra-high vacuum chamber, and then the substrate is transferred to a second ultra-high vacuum chamber without being exposed to the atmosphere, oxygen is introduced into the second ultra-high vacuum chamber, and a thermal oxidation method is performed. A method for manufacturing a tunnel transistor, characterized in that a second step of forming a thin silicon oxide film is performed in a second ultra-high vacuum chamber.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62237395A JPS6481361A (en) | 1987-09-24 | 1987-09-24 | Manufacture of tunnel transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62237395A JPS6481361A (en) | 1987-09-24 | 1987-09-24 | Manufacture of tunnel transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6481361A JPS6481361A (en) | 1989-03-27 |
| JPH0573353B2 true JPH0573353B2 (en) | 1993-10-14 |
Family
ID=17014757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62237395A Granted JPS6481361A (en) | 1987-09-24 | 1987-09-24 | Manufacture of tunnel transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6481361A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022130A (en) * | 1988-06-14 | 1990-01-08 | Nippon Telegr & Teleph Corp <Ntt> | Method and device for forming silicon thermal oxide film |
| WO2002073678A1 (en) * | 2001-03-10 | 2002-09-19 | Nanos Aps | Method for oxidation of a silicon substrate |
| JP2006210564A (en) * | 2005-01-27 | 2006-08-10 | Matsushita Electric Ind Co Ltd | Bipolar transistor manufacturing method and bipolar transistor using the same |
-
1987
- 1987-09-24 JP JP62237395A patent/JPS6481361A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6481361A (en) | 1989-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3251889B2 (en) | Method of manufacturing tungsten gate with intermediate gap work function | |
| US3865652A (en) | Method of forming self-aligned field effect transistor and charge-coupled device | |
| JPH06507274A (en) | Metastable oxides and nitrides of group 15 alloys, nitrides of group 15 elements, and semiconductor devices formed from them | |
| US4714948A (en) | HEMT with epitaxial narrow bandgap source/drain contacts isolated from wide bandgap layer | |
| JP2000223419A (en) | Method for forming single crystal silicon layer, method for manufacturing semiconductor device, and semiconductor device | |
| JP2764049B2 (en) | Method of manufacturing compound semiconductor device, compound semiconductor device and field effect transistor | |
| JPH04233277A (en) | Transistor provided with layer of cubic boron nitride | |
| JP2503628B2 (en) | Method for manufacturing bipolar transistor | |
| JPS63119268A (en) | Manufacture of semiconductor device | |
| CN112038394A (en) | A kind of preparation method of MOSFET capable of improving threshold voltage stability | |
| JP3216089B2 (en) | Superconducting device manufacturing method and superconducting transistor using the same | |
| JPS6292327A (en) | Semiconductor device and manufacture thereof | |
| JP3002010B2 (en) | Superconducting transistor | |
| JPS6189668A (en) | Manufacturing method of semiconductor device | |
| CN114551600A (en) | Manufacturing method of semiconductor device and semiconductor device | |
| JP2929084B2 (en) | Method of forming compound semiconductor low contact resistance electrode | |
| JPH0325029B2 (en) | ||
| JP2917690B2 (en) | Method for manufacturing compound semiconductor device | |
| JPH0346271A (en) | Mis type field effect transistor | |
| JPS59193063A (en) | Method of manufacturing field effect transistor | |
| JPH03163885A (en) | Superconducting transistor and manufacture thereof | |
| JPH0283916A (en) | Method and device for crystal growth | |
| JPH1174515A (en) | Method of manufacturing compound semiconductor device and compound semiconductor device | |
| JPH0325030B2 (en) | ||
| JPH08274337A (en) | Semiconductor device and manufacturing method thereof |