JPH0573353B2 - - Google Patents
Info
- Publication number
- JPH0573353B2 JPH0573353B2 JP62237395A JP23739587A JPH0573353B2 JP H0573353 B2 JPH0573353 B2 JP H0573353B2 JP 62237395 A JP62237395 A JP 62237395A JP 23739587 A JP23739587 A JP 23739587A JP H0573353 B2 JPH0573353 B2 JP H0573353B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- ultra
- high vacuum
- substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシリコン単結晶基板上の薄いシリコン
酸化膜をトンネルバリアに用いたトンネルトラン
ジスタの製造方法に関する。
酸化膜をトンネルバリアに用いたトンネルトラン
ジスタの製造方法に関する。
シリコン単結晶上の薄いシリコン酸化膜をトン
ネルバリアにして、金属／シリコン酸化膜／半導
体のMIS構造を形成し、これをトンネル接合とし
て動作するトランジスタは文献「フイジツクス・
オブ・セミコンダクタ・デバイス（Physics of
Semiconductor Devices）558頁」に記述される
ごとく、当該分野では公知である。このトランジ
スタを超高速トランジスタとして動作させるに
は、シリコン酸化膜を充分な電流密度をもつて、
電子がトンネルできなければならない。このた
め、必要とされるシリコン酸化膜膜厚は10〜20Å
と薄く、このような薄いシリコン酸化膜をピンホ
ール等なしに、再現性、制御性良く作製できる技
術が極めて重要になる。
ネルバリアにして、金属／シリコン酸化膜／半導
体のMIS構造を形成し、これをトンネル接合とし
て動作するトランジスタは文献「フイジツクス・
オブ・セミコンダクタ・デバイス（Physics of
Semiconductor Devices）558頁」に記述される
ごとく、当該分野では公知である。このトランジ
スタを超高速トランジスタとして動作させるに
は、シリコン酸化膜を充分な電流密度をもつて、
電子がトンネルできなければならない。このた
め、必要とされるシリコン酸化膜膜厚は10〜20Å
と薄く、このような薄いシリコン酸化膜をピンホ
ール等なしに、再現性、制御性良く作製できる技
術が極めて重要になる。
文献「アイイ−イ−イ−・エレクトロン・デバ
イス・レターズ（IEEE Electron Device
Letters）誌、EDL−７、第11号632頁から634頁」
に述べられているように、第７図に示すような薄
いシリコン酸化膜５を用いたトンネルトランジス
タは従来、第８図の工程で示されるように製造し
ていた。その製造工程を、順を追つて説明する。
イス・レターズ（IEEE Electron Device
Letters）誌、EDL−７、第11号632頁から634頁」
に述べられているように、第７図に示すような薄
いシリコン酸化膜５を用いたトンネルトランジス
タは従来、第８図の工程で示されるように製造し
ていた。その製造工程を、順を追つて説明する。
(1) 第８図ａのように、高濃度ｎ型シリコン基板
１上にｎ型シリコン・エピタキシヤル層２を成
長させ、ボロンをエピタキシヤル層全面にイオ
ン注入して、ｐ型イオン注入層３を形成する。
１上にｎ型シリコン・エピタキシヤル層２を成
長させ、ボロンをエピタキシヤル層全面にイオ
ン注入して、ｐ型イオン注入層３を形成する。
(2) 第８図ｂのように、メサ・エツチングを行つ
て素子間分離を行う。
て素子間分離を行う。
(3) 第８図ｃのように、イオン注入層３のアニー
ルを行い同時にシリコン酸化膜６を形成させ
る。
ルを行い同時にシリコン酸化膜６を形成させ
る。
(4) 第８図ｄのように、シリコン酸化膜６をエツ
チングしてアルミニウムでベース電極８を形成
する。
チングしてアルミニウムでベース電極８を形成
する。
(5) 第８図ｅのように、エミツタ電極のための窓
を形成した後、ベース電極のシンタリングを行
うと同時にエミツタ接合に薄いシリコン酸化膜
５を形成する。
を形成した後、ベース電極のシンタリングを行
うと同時にエミツタ接合に薄いシリコン酸化膜
５を形成する。
(6) 第８図ｆのように、最後にエミツタ電極９と
コレクタ電極７をアルミニウムにより形成す
る。
コレクタ電極７をアルミニウムにより形成す
る。
以上述べたように、従来のプロセスではトンネ
ル酸化膜を形成する前にシリコン酸化膜をエツチ
ングして、酸化膜を形成する部分のみシリコン単
結晶面を出すため、 (1) 自然酸化膜の形成が避けれられない、 (2) シリコン清浄面に炭素などが吸着する、 (3) シリコン単結晶面が原子層レベルで平坦でな
い。
ル酸化膜を形成する前にシリコン酸化膜をエツチ
ングして、酸化膜を形成する部分のみシリコン単
結晶面を出すため、 (1) 自然酸化膜の形成が避けれられない、 (2) シリコン清浄面に炭素などが吸着する、 (3) シリコン単結晶面が原子層レベルで平坦でな
い。
等により、酸化膜の品質（絶縁破壊電圧などの電
気的特性のばらつき、ピンホールなど）、膜厚の
再現性に問題がある。
気的特性のばらつき、ピンホールなど）、膜厚の
再現性に問題がある。
また、通常、熱酸化は石英の炉心管内で常圧で
酸化するため、トンネルバリアとなるような薄い
酸化膜を制御性よく形成することは困難であつ
た。
酸化するため、トンネルバリアとなるような薄い
酸化膜を制御性よく形成することは困難であつ
た。
以上のように従来のプロセスでは、自然酸化
膜、炭素などが吸着したシリコン清浄面に続けて
酸化膜を形成するため、酸化膜の品質、膜厚の再
現性に問題がある。また、通常の炉心管の酸化で
は常圧で酸化するため酸化速度が速く、制御性よ
く薄い酸化膜を形成することは困難である。
膜、炭素などが吸着したシリコン清浄面に続けて
酸化膜を形成するため、酸化膜の品質、膜厚の再
現性に問題がある。また、通常の炉心管の酸化で
は常圧で酸化するため酸化速度が速く、制御性よ
く薄い酸化膜を形成することは困難である。
本発明の目的は、これら従来のシリコン基板上
にトンネルトランジスタを製造する方法の持つ欠
点を除去し、新規なトンネルトランジスタの製造
方法を提供することにある。
にトンネルトランジスタを製造する方法の持つ欠
点を除去し、新規なトンネルトランジスタの製造
方法を提供することにある。
第１の発明は、シリコン単結晶基板上の薄いシ
リコン酸化膜をトンネルバリアに用いたトンネル
トランジスタの製造方法において、 超音波室内でシリコン清浄化面を出す工程と、
基板を大気にさらすことなく、酸素を超高真空室
内に導入し、熱酸化法により薄いシリコン酸化膜
を形成する工程とを含むことを特徴としている。
リコン酸化膜をトンネルバリアに用いたトンネル
トランジスタの製造方法において、 超音波室内でシリコン清浄化面を出す工程と、
基板を大気にさらすことなく、酸素を超高真空室
内に導入し、熱酸化法により薄いシリコン酸化膜
を形成する工程とを含むことを特徴としている。
第２の発明は、シリコン単結晶基板上の薄いシ
リコン酸化膜をトンネルバリアに用いたトンネル
トランジスタの製造方法において、 超高真空室内でシリコン清浄化面を出し、シリ
コンエピタキシヤル層分子線をエピタキシヤル法
を用いて成長させる工程と、 基板を大気にさらすことなく、酸素を超高真空
室内に導入し、熱酸化法により薄いシリコン酸化
膜を形成する工程とを含むことを特徴としてい
る。
リコン酸化膜をトンネルバリアに用いたトンネル
トランジスタの製造方法において、 超高真空室内でシリコン清浄化面を出し、シリ
コンエピタキシヤル層分子線をエピタキシヤル法
を用いて成長させる工程と、 基板を大気にさらすことなく、酸素を超高真空
室内に導入し、熱酸化法により薄いシリコン酸化
膜を形成する工程とを含むことを特徴としてい
る。
第３の発明は、シリコン単結晶基板上の薄いシ
リコン酸化膜をトンネルバリアに用いたトンネル
トランジスタの製造方法において、 シリコン清浄化面を出し、シリコンエピタキシ
ヤル層を分子線をエピタキシヤル法を用いて成長
させる第１の工程を第１の超高真空室内で行い、 続いて、基板を大気にさらすことなく、第２の
超高真空室に移送し、酸素を前記第２の超高真空
室内に導入し、熱酸化法により、薄いシリコン酸
化膜を形成させる第２の工程を第２の超高真空室
内で行うことを特徴としている。
リコン酸化膜をトンネルバリアに用いたトンネル
トランジスタの製造方法において、 シリコン清浄化面を出し、シリコンエピタキシ
ヤル層を分子線をエピタキシヤル法を用いて成長
させる第１の工程を第１の超高真空室内で行い、 続いて、基板を大気にさらすことなく、第２の
超高真空室に移送し、酸素を前記第２の超高真空
室内に導入し、熱酸化法により、薄いシリコン酸
化膜を形成させる第２の工程を第２の超高真空室
内で行うことを特徴としている。
文献「プロシーデイング・オブ・コンフアレン
ス・オン・モレキユラ・ビイーム・エピタキシ・
アンド・サーフエイス・テクニイク
（Proceeding of Conference on Molecular
Beam Epitaxy and Clean Surface
Techniques）183頁」に述べられているように、
超高真空下ではシリコン基板の清浄化面を以下の
ようにして得ることができる。結晶基板を洗浄、
エツチングすると同時に、基板表面に薄い酸化膜
を作り、清浄面のダングリングボンドを酸素で結
合させることにより表面を保護し、炭素などの吸
着を防ぐ。この酸化膜は約700℃で蒸発するので、
自然酸化膜のない、および欠陥の核になるといわ
れている炭素などの吸着物のないシリコンの清浄
化面が、超高真空下で基板を加熱することにより
形成できる。超高真空下では、反射高エネルギー
電子線回折（RHEED）で基板表面を観察するこ
とにより、清浄化面ができているかどうか判断で
きる。
ス・オン・モレキユラ・ビイーム・エピタキシ・
アンド・サーフエイス・テクニイク
（Proceeding of Conference on Molecular
Beam Epitaxy and Clean Surface
Techniques）183頁」に述べられているように、
超高真空下ではシリコン基板の清浄化面を以下の
ようにして得ることができる。結晶基板を洗浄、
エツチングすると同時に、基板表面に薄い酸化膜
を作り、清浄面のダングリングボンドを酸素で結
合させることにより表面を保護し、炭素などの吸
着を防ぐ。この酸化膜は約700℃で蒸発するので、
自然酸化膜のない、および欠陥の核になるといわ
れている炭素などの吸着物のないシリコンの清浄
化面が、超高真空下で基板を加熱することにより
形成できる。超高真空下では、反射高エネルギー
電子線回折（RHEED）で基板表面を観察するこ
とにより、清浄化面ができているかどうか判断で
きる。
また、減圧酸化法では、文献「ジヤーナル・オ
ブ・エレクトロケミカル・ソサイアテイ
（Journal Electrochemical Society）誌第127巻
1787頁」に述べられているように、優れた膜厚制
御性を有し、900〜1000℃、0.25〜3.0Torrで、30
〜140Åの酸化膜が得られている。減圧酸化法で
形成された酸化膜は、酸化膜の成長速度が遅いの
で膜厚の制御性が良く、また、大気中で形成され
た厚い酸化膜と同様、均一性、均質性の高い膜で
あることが確認されている。
ブ・エレクトロケミカル・ソサイアテイ
（Journal Electrochemical Society）誌第127巻
1787頁」に述べられているように、優れた膜厚制
御性を有し、900〜1000℃、0.25〜3.0Torrで、30
〜140Åの酸化膜が得られている。減圧酸化法で
形成された酸化膜は、酸化膜の成長速度が遅いの
で膜厚の制御性が良く、また、大気中で形成され
た厚い酸化膜と同様、均一性、均質性の高い膜で
あることが確認されている。
これらの事実より、品質の良い、薄い酸化膜を
形成させるには、以下の方法が有効であると考え
られる。まず、シリコン基板洗浄時に薄い酸化膜
を形成させ、超高真空下で加熱することにより薄
い酸化膜を蒸発させ、シリコン清浄化面を出し、
シリコン単結晶面を原子層レベルで平坦化する。
超高真空中でのプロセスなので、清浄化面、平坦
化面の確認、観察はRHEEDを用いて行える。次
に、超高真空室に高純度酸素を導入し、基板を加
熱して酸化膜の形成を行う。減圧酸化であるの
で、膜厚制御性が良く、エリプソメトリなどで膜
厚測定が可能である。また、超高真空下での酸化
なので、不純物の吸着が少なく、酸化膜膜質も良
い。
形成させるには、以下の方法が有効であると考え
られる。まず、シリコン基板洗浄時に薄い酸化膜
を形成させ、超高真空下で加熱することにより薄
い酸化膜を蒸発させ、シリコン清浄化面を出し、
シリコン単結晶面を原子層レベルで平坦化する。
超高真空中でのプロセスなので、清浄化面、平坦
化面の確認、観察はRHEEDを用いて行える。次
に、超高真空室に高純度酸素を導入し、基板を加
熱して酸化膜の形成を行う。減圧酸化であるの
で、膜厚制御性が良く、エリプソメトリなどで膜
厚測定が可能である。また、超高真空下での酸化
なので、不純物の吸着が少なく、酸化膜膜質も良
い。
第１図は第１の発明の薄いシリコン酸化膜をト
ンネルバリアに用いたトンネルトランジスタの製
造方法の一実施例を説明するための製造工程を示
したものである。工程順は以下のようになる。
ンネルバリアに用いたトンネルトランジスタの製
造方法の一実施例を説明するための製造工程を示
したものである。工程順は以下のようになる。
(1) 第１図ａのように、高濃度ｎ型シリコン基板
１の上にｎ型シリコン層２を成長させ、パター
ニングしたレジスト１０によりマスクを形成し
た、ボロンをイオン注入してイオン注入層であ
るｐ型シリコンベース層３を形成する。ベース
層３の形成後、レジスト１０を除去する。
１の上にｎ型シリコン層２を成長させ、パター
ニングしたレジスト１０によりマスクを形成し
た、ボロンをイオン注入してイオン注入層であ
るｐ型シリコンベース層３を形成する。ベース
層３の形成後、レジスト１０を除去する。
(2) 第１図ｂのように、パターニングしたレジス
ト１１によりマスクを形成し、ボロンをイオン
注入して高濃度ｐ型シリコン・ベース・コンタ
クト層４を形成する。コンタクト層４の形成
後、レジスト１１を除去する。
ト１１によりマスクを形成し、ボロンをイオン
注入して高濃度ｐ型シリコン・ベース・コンタ
クト層４を形成する。コンタクト層４の形成
後、レジスト１１を除去する。
(3) 基板を洗浄、エツチングすると同時に薄い酸
化膜を形成する。直ちに超高真空質に入れ、超
高真空中で基板を約700℃で加熱して、酸化膜
を蒸発させシリコン清浄化面を出し、シリコン
単結晶面を原子層レベルで平坦化する。続い
て、単純度酸素を超高真空室内に導入し、10-5
〜10-6Torrで、基板を約900〜10000℃に加熱
し、第１図ｃのように、薄いシリコン酸化膜５
を形成させる。
化膜を形成する。直ちに超高真空質に入れ、超
高真空中で基板を約700℃で加熱して、酸化膜
を蒸発させシリコン清浄化面を出し、シリコン
単結晶面を原子層レベルで平坦化する。続い
て、単純度酸素を超高真空室内に導入し、10-5
〜10-6Torrで、基板を約900〜10000℃に加熱
し、第１図ｃのように、薄いシリコン酸化膜５
を形成させる。
(4) 第１図ｄのように、続いて超高真空中でエミ
ツタ電極９となるアルミニウムを蒸着する。
ツタ電極９となるアルミニウムを蒸着する。
(5) 基板を大気中に出し、第１図ｅのように、パ
ターニング、エツチングにより、エミツタ電極
９を形成し、CVD法によりシリコン酸化膜６
の堆積を行う。
ターニング、エツチングにより、エミツタ電極
９を形成し、CVD法によりシリコン酸化膜６
の堆積を行う。
(6) 第１図ｆのように、シリコン酸化膜６をエツ
チングし、アルミニウムを基板の両面に蒸着
し、パターニング、アルミニウムのエツチング
を行い、シンタリングを施すことによりオーミ
ツク接触をとり、ベース電極８、コレクタ電極
７を形成する。
チングし、アルミニウムを基板の両面に蒸着
し、パターニング、アルミニウムのエツチング
を行い、シンタリングを施すことによりオーミ
ツク接触をとり、ベース電極８、コレクタ電極
７を形成する。
以上により、第７図の薄いシリコン酸化膜をト
ンネルバリアに用いたトンネルトランジスタが作
製できる。
ンネルバリアに用いたトンネルトランジスタが作
製できる。
第２図は第１の発明の薄いシリコン酸化膜をト
ンネルバリアに用いたトンネルトランジスタの製
造方法の他の実施例を説明するための製造工程を
示したものである。工程順は以下のようになる。
ンネルバリアに用いたトンネルトランジスタの製
造方法の他の実施例を説明するための製造工程を
示したものである。工程順は以下のようになる。
(1) 第２図ａのように、高濃度ｎ型シリコン基板
１のｎ型シリコンを成長させ、パターニングし
たレジスト１０によりマスクを形成した後、ボ
ロンをイオン注入してイオン注入層であるｐ型
シリコンベース層３を形成する。ベース層３の
形成後、レジスト１０を除去する。
１のｎ型シリコンを成長させ、パターニングし
たレジスト１０によりマスクを形成した後、ボ
ロンをイオン注入してイオン注入層であるｐ型
シリコンベース層３を形成する。ベース層３の
形成後、レジスト１０を除去する。
(2) 第２図ｂのように、パターニングしたレジス
ト１１によりマスクを形成し、ボロンをイオン
注入して高濃度ｐ型シリコン・ベース・コンタ
クト層４を形成する。コンタクト層４の形成
後、レジスト１１を除去する。
ト１１によりマスクを形成し、ボロンをイオン
注入して高濃度ｐ型シリコン・ベース・コンタ
クト層４を形成する。コンタクト層４の形成
後、レジスト１１を除去する。
(3) 基板を洗浄、エツチングすると同時に薄い酸
化膜を形成する。直ちに超高真空質に入れ、超
高真空中で基板を約700℃で加熱して、酸化膜
を蒸発させシリコン清浄化面を出し、シリコン
単結晶面を原子層レベルで平坦化する。続い
て、高純度酸素を超高真空室内に導入し、10-5
〜10-6Torrで、基板を約900〜10000℃に加熱
し、第２図ｃのように、薄いシリコン酸化膜５
を形成させる。
化膜を形成する。直ちに超高真空質に入れ、超
高真空中で基板を約700℃で加熱して、酸化膜
を蒸発させシリコン清浄化面を出し、シリコン
単結晶面を原子層レベルで平坦化する。続い
て、高純度酸素を超高真空室内に導入し、10-5
〜10-6Torrで、基板を約900〜10000℃に加熱
し、第２図ｃのように、薄いシリコン酸化膜５
を形成させる。
(4) 基板を大気中に出し、第２図ｄのようにアル
ミニウム・エミツタ電極９をリフト・オフで形
成する。
ミニウム・エミツタ電極９をリフト・オフで形
成する。
(5) 第２図ｅのように、CVD法によりシリコン
酸化膜６の堆積を行う。
酸化膜６の堆積を行う。
(6) 第２図ｆのように、シリコン酸化膜６をエツ
チングし、アルミニウムの基板の両面に蒸着
し、パターニング、アルミニウムのエツチング
を行い、シンタリングを施すことによりオーミ
ツク接触をとり、ベース電極８、コレクタ電極
７を形成する。
チングし、アルミニウムの基板の両面に蒸着
し、パターニング、アルミニウムのエツチング
を行い、シンタリングを施すことによりオーミ
ツク接触をとり、ベース電極８、コレクタ電極
７を形成する。
以上により、第７図の薄いシリコン酸化膜をト
ンネルバリアに用いたトンネルトランジスタが作
製できる。
ンネルバリアに用いたトンネルトランジスタが作
製できる。
第３図は第２の発明の薄いシリコン酸化膜をト
ンネルバリアに用いたトンネルトランジスタの製
造方法の他の実施例を説明するための製造工程を
示したものである。工程順は以下のようになる。
ンネルバリアに用いたトンネルトランジスタの製
造方法の他の実施例を説明するための製造工程を
示したものである。工程順は以下のようになる。
(1) 高濃度ｎ型シリコン基板１を洗浄、エツチン
グすると同時に薄い酸化膜を形成する。直ちに
超高真空室に入れ、超高真空中で基板を約700
℃で加熱して、酸化膜を蒸発させシリコン清浄
化面を出し、シリコン単結晶面を原子層レベル
で平坦化する。続いて、第３図ａのように、ｎ
型シリコン層２、高濃度ｐ型シリコン層４を分
子線エピタキシヤル成長法で成長させる。
グすると同時に薄い酸化膜を形成する。直ちに
超高真空室に入れ、超高真空中で基板を約700
℃で加熱して、酸化膜を蒸発させシリコン清浄
化面を出し、シリコン単結晶面を原子層レベル
で平坦化する。続いて、第３図ａのように、ｎ
型シリコン層２、高濃度ｐ型シリコン層４を分
子線エピタキシヤル成長法で成長させる。
(2) 続いて、高純度酸素を超高真空室内に導入
し、10-5〜10-6Torrで、基板を約900〜1000℃
に加熱し、第３図ｂのように、薄いシリコン酸
化膜５を形成させる。
し、10-5〜10-6Torrで、基板を約900〜1000℃
に加熱し、第３図ｂのように、薄いシリコン酸
化膜５を形成させる。
(3) 第３図ｃのように、続いて超高真空中でエミ
ツタ電極９となるアルミニウムを蒸着する。
ツタ電極９となるアルミニウムを蒸着する。
(4) 基板を大気中に出し、第３図ｄのように、パ
ターニング、エツチングにより、エミツタ電極
９を形成し、CVD法によりシリコン酸化膜６
の堆積を行う。
ターニング、エツチングにより、エミツタ電極
９を形成し、CVD法によりシリコン酸化膜６
の堆積を行う。
(5) 第３図ｅのように、シリコン酸化膜６をエツ
チングし、アルミニウムを基板の両面に蒸着
し、パターニング、アルミニウムのエツチング
を行い、シンタリングを施すことによりオーミ
ツク接触をとり、ベース電極８、コレクタ電極
７を形成する。
チングし、アルミニウムを基板の両面に蒸着
し、パターニング、アルミニウムのエツチング
を行い、シンタリングを施すことによりオーミ
ツク接触をとり、ベース電極８、コレクタ電極
７を形成する。
以上により、第７図の薄いシリコン酸化膜をト
ンネルバリアに用いたトンネルトランジスタが作
製できる。
ンネルバリアに用いたトンネルトランジスタが作
製できる。
第４図は第２の発明の薄いシリコン酸化膜をト
ンネルバリアに用いたトンネルトランジスタの製
造方法の他の実施例を説明するための製造工程を
示したものである。工程順は以下のようになる。
ンネルバリアに用いたトンネルトランジスタの製
造方法の他の実施例を説明するための製造工程を
示したものである。工程順は以下のようになる。
(1) 高濃度ｎ型シリコン基板１を洗浄、エツチン
グすると同時に薄い酸化膜を形成する。直ちに
超高真空質に入れ、超高真空中で基板を約700
℃で加熱して、酸化膜を蒸発させシリコン清浄
化面を出し、シリコン単結晶面を原子層レベル
で平坦化する。続いて、第４図ａのように、ｎ
型シリコン層２、高濃度ｐ型シリコン層４を分
子線エピタキシヤル成長法で成長させる。
グすると同時に薄い酸化膜を形成する。直ちに
超高真空質に入れ、超高真空中で基板を約700
℃で加熱して、酸化膜を蒸発させシリコン清浄
化面を出し、シリコン単結晶面を原子層レベル
で平坦化する。続いて、第４図ａのように、ｎ
型シリコン層２、高濃度ｐ型シリコン層４を分
子線エピタキシヤル成長法で成長させる。
(2) 第４図ｂのように、高純度酸素を超高真空室
に導入し、基板を約900〜1000℃に加熱し、薄
いシリコン酸化膜５を形成させる。
に導入し、基板を約900〜1000℃に加熱し、薄
いシリコン酸化膜５を形成させる。
(3) 基板を大気中に出し、第４図ｃのように、ア
ルミニウム・エミツタ電極９をリフト・オフで
形成する。
ルミニウム・エミツタ電極９をリフト・オフで
形成する。
(4) 第４図ｄのように、CVDによりシリコン酸
化膜６の堆積を行う。
化膜６の堆積を行う。
(5) 第４図ｅのように、シリコン酸化膜６をエツ
チングし、アルミニウムの基板の両面に蒸着
し、パターニング、アルミニウムのエツチング
を行い、シンタリングを施すことによりオーミ
ツク接触をとり、ベース電極８、コレクタ電極
７を形成する。
チングし、アルミニウムの基板の両面に蒸着
し、パターニング、アルミニウムのエツチング
を行い、シンタリングを施すことによりオーミ
ツク接触をとり、ベース電極８、コレクタ電極
７を形成する。
以上により、第７図の薄いシリコン酸化膜をト
ンネルバリアに用いたトンネルトランジスタが作
製できる。
ンネルバリアに用いたトンネルトランジスタが作
製できる。
第５図は第３の発明の薄いシリコン酸化膜をト
ンネルバリアに用いたトンネルトランジスタの製
造方法の一実施例を説明するための製造工程を示
したものである。また、第６図は超高真空室の系
を示しており、２０は第１の超高真空室、２１は
第２の超高真空室、２４は超高真空廊下、２６は
ロードロツク室、２２，２３，２５はゲートバル
ブである。
ンネルバリアに用いたトンネルトランジスタの製
造方法の一実施例を説明するための製造工程を示
したものである。また、第６図は超高真空室の系
を示しており、２０は第１の超高真空室、２１は
第２の超高真空室、２４は超高真空廊下、２６は
ロードロツク室、２２，２３，２５はゲートバル
ブである。
工程順は以下のようになる。
(1) 高濃度ｎ型シリコン基板を洗浄、エツチング
すると同時に薄い酸化膜を形成する。直ちに第
６図の第１の超高真空室２０に入れ、超高真空
中で基板を約700℃で加熱して、酸化膜を蒸発
させシリコン清浄化面を出し、シリコン単結晶
面を原子層レベルで平坦化する。続いて、第５
図ａのように、同一の真空室２０でｎ型シリコ
ン層２、高濃度ｐ型シリコン層４を分子線エピ
タキシヤル成長法で成長させる。
すると同時に薄い酸化膜を形成する。直ちに第
６図の第１の超高真空室２０に入れ、超高真空
中で基板を約700℃で加熱して、酸化膜を蒸発
させシリコン清浄化面を出し、シリコン単結晶
面を原子層レベルで平坦化する。続いて、第５
図ａのように、同一の真空室２０でｎ型シリコ
ン層２、高濃度ｐ型シリコン層４を分子線エピ
タキシヤル成長法で成長させる。
(2) 第１の超高真空室２０と超高真空廊下１４で
つながつた第２の超高真空室２１に基板を大気
にさらすことなく移送した後、２つの超高真空
室２０，２１をゲートバルブ２２，２３で分離
し、第２の超高真空室２１に高純度酸素を導入
し、基板を約900〜1000℃に加熱し、第５図ｂ
のように薄いシリコン酸化膜５を形成させる。
つながつた第２の超高真空室２１に基板を大気
にさらすことなく移送した後、２つの超高真空
室２０，２１をゲートバルブ２２，２３で分離
し、第２の超高真空室２１に高純度酸素を導入
し、基板を約900〜1000℃に加熱し、第５図ｂ
のように薄いシリコン酸化膜５を形成させる。
(3) 第１、第２の超高真空室２０，２１を分離し
ていたゲートバルブ２２，２３を開き、第２の
超高真空室２１から第１の超高真空室２０に基
板を移送し、第５図ｃのようにエミツタ電極９
となるアミニウムを蒸着させる。
ていたゲートバルブ２２，２３を開き、第２の
超高真空室２１から第１の超高真空室２０に基
板を移送し、第５図ｃのようにエミツタ電極９
となるアミニウムを蒸着させる。
(4) 第５図ｄのように、パターニング、エツチン
グにより、エミツタ電極９を形成し、CVD法
によりシリコン酸化膜６の堆積を行う。
グにより、エミツタ電極９を形成し、CVD法
によりシリコン酸化膜６の堆積を行う。
(5) 第５図ｅのように、シリコン酸化膜６をエツ
チングし、アルミニウムを基板の両面に蒸着
し、パターニング、アルミニウムのエツチング
を行い、シンタリングを施すことによりオーミ
ツク接触をとり、ベース電極８、コレクタ電極
７を形成する。
チングし、アルミニウムを基板の両面に蒸着
し、パターニング、アルミニウムのエツチング
を行い、シンタリングを施すことによりオーミ
ツク接触をとり、ベース電極８、コレクタ電極
７を形成する。
以上により、第７図の薄いシリコン酸化膜をト
ンネルバリアに用いたトンネルトランジスタが作
製できる。
ンネルバリアに用いたトンネルトランジスタが作
製できる。
以上のように、酸素を導入する第２の超高真空
室２１と、シリコン、アルミニウムを成長させる
第１の超高真空成長室２０を分けることにより、
第１の超高真空成長室２０のソースとして蓄えて
いるシリコン、アルミニウムが酸素で汚染される
のを防ぎ、基板を大気にさらすことなくシリコン
酸化膜を形成させることができる。
室２１と、シリコン、アルミニウムを成長させる
第１の超高真空成長室２０を分けることにより、
第１の超高真空成長室２０のソースとして蓄えて
いるシリコン、アルミニウムが酸素で汚染される
のを防ぎ、基板を大気にさらすことなくシリコン
酸化膜を形成させることができる。
なお、本実施例では、基板を大気にさらすこと
なく超高真空室間の移動を行いアルミニウムを蒸
着したが、薄いシリコン酸化膜を形成した後、一
度大気に出し、エミツタ電極等のパターニングを
行つた後、再び他の蒸着装置に入れ、アルミニウ
ムの装着を行ない、リフト・オフ法によりエミツ
タ電極を形成してもよい。
なく超高真空室間の移動を行いアルミニウムを蒸
着したが、薄いシリコン酸化膜を形成した後、一
度大気に出し、エミツタ電極等のパターニングを
行つた後、再び他の蒸着装置に入れ、アルミニウ
ムの装着を行ない、リフト・オフ法によりエミツ
タ電極を形成してもよい。
第１の発明のトンネルトランジスタの製造方法
によれば、以下の利点が得られる。
によれば、以下の利点が得られる。
(1) 自然酸化膜のない、および、欠陥の核になる
といわれている炭素などの吸着物のないシリコ
ンの清浄化面が、超高真空下で基板を加熱する
ことにより形成でき、また、シリコン単結晶面
を原子層レベルで平坦化することができ、その
上にシリコン酸化膜をつくるので、膜質の良い
シリコン酸化膜を形成することができる。
といわれている炭素などの吸着物のないシリコ
ンの清浄化面が、超高真空下で基板を加熱する
ことにより形成でき、また、シリコン単結晶面
を原子層レベルで平坦化することができ、その
上にシリコン酸化膜をつくるので、膜質の良い
シリコン酸化膜を形成することができる。
(2) 減圧酸化であるので、酸化速度が遅く、膜厚
制御性が良い。その上、酸化膜を成長すると同
時に、エリプソメトリ等で膜厚測定が可能であ
る。
制御性が良い。その上、酸化膜を成長すると同
時に、エリプソメトリ等で膜厚測定が可能であ
る。
(3) 超高真空下での酸化なので、不純物の吸着が
少なく、酸化膜膜質が良い。
少なく、酸化膜膜質が良い。
(4) 超高真空下でのアルミニウムの蒸着も可能で
あるので、界面準位密度の小さい良好なトンネ
ル接合ができることが期待できる。
あるので、界面準位密度の小さい良好なトンネ
ル接合ができることが期待できる。
第２の発明のトンネルトランジスタの製造方
法によれば、前記(1)から(4)に述べた利点のみな
らず、 (5) 分子線エピタキシヤル法により超薄膜のｐ型
シリコン層が形成できるので、電子のベース層
の走行時間が短いベース層が形成でき、超高速
動作のトランジスタが実現できる。
法によれば、前記(1)から(4)に述べた利点のみな
らず、 (5) 分子線エピタキシヤル法により超薄膜のｐ型
シリコン層が形成できるので、電子のベース層
の走行時間が短いベース層が形成でき、超高速
動作のトランジスタが実現できる。
という利点も有する。
第３の発明のトンネルトランジスタの製造方
法によれば、前記(1)から(5)に述べた利点のみな
らず、 (6) 第１の超高真空室にソースとして蓄えている
シリコン、アルミニウムが酸素で汚染されるの
を防ぐ。
法によれば、前記(1)から(5)に述べた利点のみな
らず、 (6) 第１の超高真空室にソースとして蓄えている
シリコン、アルミニウムが酸素で汚染されるの
を防ぐ。
という利点も有する。
第１図、第２図は薄いシリコン酸化膜を用いた
トンネルトランジスタを製造する第１の発明の２
つの製造工程を示す図、第３図、第４図は薄いシ
リコン酸化膜を用いたトンネルトランジスタを製
造する第２の発明の２つの製造工程を示す図、第
５図、第６図は薄いシリコン酸化膜を用いたトン
ネルトランジスタを製造する第３の発明の製造工
程を示す図、第７図は薄いシリコン酸化膜を用い
たトンネルトランジスタの断面構造を示す図、第
８図は第７図に示す構造のトンネルトランジスタ
を製造する従来の製造工程を示す図である。 １……高濃度ｎ型シリコン基板、２……ｎ型シ
リコン層、３……ｐ型シリコン層、４……高濃度
ｐ型シリコン層、５……薄いシリコン酸化膜、６
……CVD法により堆積したシリコン酸化膜、７
……コレクタ電極、８……ベース電極、９……エ
ミツタ電極、２０……第１の超高真空室、２１…
…第２の超高真空室、２２，２３，２５……ゲー
トバルブ、２４……超高真空廊下、２６……ロー
ドロツク室。
トンネルトランジスタを製造する第１の発明の２
つの製造工程を示す図、第３図、第４図は薄いシ
リコン酸化膜を用いたトンネルトランジスタを製
造する第２の発明の２つの製造工程を示す図、第
５図、第６図は薄いシリコン酸化膜を用いたトン
ネルトランジスタを製造する第３の発明の製造工
程を示す図、第７図は薄いシリコン酸化膜を用い
たトンネルトランジスタの断面構造を示す図、第
８図は第７図に示す構造のトンネルトランジスタ
を製造する従来の製造工程を示す図である。 １……高濃度ｎ型シリコン基板、２……ｎ型シ
リコン層、３……ｐ型シリコン層、４……高濃度
ｐ型シリコン層、５……薄いシリコン酸化膜、６
……CVD法により堆積したシリコン酸化膜、７
……コレクタ電極、８……ベース電極、９……エ
ミツタ電極、２０……第１の超高真空室、２１…
…第２の超高真空室、２２，２３，２５……ゲー
トバルブ、２４……超高真空廊下、２６……ロー
ドロツク室。
Claims (1)
- 【特許請求の範囲】 １ シリコン単結晶基板上の薄いシリコン酸化膜
をトンネルバリアに用いたトンネルトランジスタ
の製造方法において、 超高真空室内でシリコン清浄化面を出す工程
と、 基板を大気にさらすことなく、酸素を超高真空
室内に導入し、熱酸化法により薄いシリコン酸化
膜を形成する工程とを含むことを特徴とするトン
ネルトランジスタの製造方法。 ２ シリコン単結晶基板上の薄いシリコン酸化膜
をトンネルバリアに用いたトンネルトランジスタ
の製造方法において、 超高真空室内でシリコン清浄化面を出し、シリ
コンエピタキシヤル層を分子線エピタキシヤル法
を用いて成長させる工程と、 基板を大気にさらすことなく、酸素を超高真空
室内に導入し、熱酸化法により薄いシリコン酸化
膜を形成する工程とを含むことを特徴とするトン
ネルトランジスタの製造方法。 ３ シリコン単結晶基板上の薄いシリコン酸化膜
をトンネルバリアに用いたトンネルトランジスタ
の製造方法において、 シリコン清浄化面を出し、シリコンエピタキシ
ヤル層を分子線エピタキシヤル法を用いて成長さ
せる第１の工程を第１の超高真空室内で行い、 続いて、基板を大気にさらすことなく、第２の
超高真空室に移送し、酸素を前記第２の超高真空
室内に導入し、熱酸化法により、薄いシリコン酸
化膜を形成させる第２の工程を第２の超高真空室
内で行うことを特徴とするトンネルトランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62237395A JPS6481361A (en) | 1987-09-24 | 1987-09-24 | Manufacture of tunnel transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62237395A JPS6481361A (en) | 1987-09-24 | 1987-09-24 | Manufacture of tunnel transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6481361A JPS6481361A (en) | 1989-03-27 |
| JPH0573353B2 true JPH0573353B2 (ja) | 1993-10-14 |
Family
ID=17014757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62237395A Granted JPS6481361A (en) | 1987-09-24 | 1987-09-24 | Manufacture of tunnel transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6481361A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022130A (ja) * | 1988-06-14 | 1990-01-08 | Nippon Telegr & Teleph Corp <Ntt> | シリコン熱酸化膜形成方法および形成装置 |
| WO2002073678A1 (en) * | 2001-03-10 | 2002-09-19 | Nanos Aps | Method for oxidation of a silicon substrate |
| JP2006210564A (ja) * | 2005-01-27 | 2006-08-10 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタの製造方法およびそれを用いたバイポーラトランジスタ |
-
1987
- 1987-09-24 JP JP62237395A patent/JPS6481361A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6481361A (en) | 1989-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3251889B2 (ja) | 中間ギャップ作業関数タングステン・ゲートの製造方法 | |
| US3865652A (en) | Method of forming self-aligned field effect transistor and charge-coupled device | |
| JPH06507274A (ja) | 準安定第１５族合金の酸化物および窒化物および第１５族元素の窒化物およびそれらから形成された半導体装置 | |
| US4714948A (en) | HEMT with epitaxial narrow bandgap source/drain contacts isolated from wide bandgap layer | |
| JP2000223419A (ja) | 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置 | |
| JP2764049B2 (ja) | 化合物半導体装置の製造方法、化合物半導体装置及び電界効果トランジスタ | |
| JPH0573353B2 (ja) | ||
| JPH04233277A (ja) | 立方晶窒化ホウ素の層を有するトランジスター | |
| JP2503628B2 (ja) | バイポ―ラトランジスタの製造方法 | |
| JPS63119268A (ja) | 半導体装置の製造方法 | |
| CN112038394A (zh) | 一种能够提高阈值电压稳定性的mosfet的制备方法 | |
| JP3216089B2 (ja) | 超電導デバイスの製造方法並びにそれを用いた超電導トランジスタ | |
| JPS6292327A (ja) | 半導体装置及びその製造方法 | |
| JP3002010B2 (ja) | 超電導トランジスタ | |
| JPS6189668A (ja) | 半導体装置の製造方法 | |
| JPH0523497B2 (ja) | ||
| CN114551600A (zh) | 半导体器件的制作方法和半导体器件 | |
| JP2929084B2 (ja) | 化合物半導体低接触抵抗電極の形成方法 | |
| JPH0325029B2 (ja) | ||
| JP2917690B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH0346271A (ja) | Ｍｉｓ形電界効果トランジスタ | |
| JPS59193063A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03163885A (ja) | 超伝導トランジスタ及びその製造方法 | |
| JPH0283916A (ja) | 結晶成長方法および結晶成長装置 | |
| JPH1174515A (ja) | 化合物半導体装置の製造方法及び化合物半導体装置 |