JPH0573443A - インタフエースバス制御装置 - Google Patents
インタフエースバス制御装置Info
- Publication number
- JPH0573443A JPH0573443A JP3237583A JP23758391A JPH0573443A JP H0573443 A JPH0573443 A JP H0573443A JP 3237583 A JP3237583 A JP 3237583A JP 23758391 A JP23758391 A JP 23758391A JP H0573443 A JPH0573443 A JP H0573443A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- interface bus
- bus
- information processing
- general
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】インタフェースバス制御装置の本来の動作を遅
延させることなく、バス上の障害にかかわるバス上の信
号の状態を専用の記憶回路に記憶させバス障害の解析を
容易に行うことを可能とする。 【構成】インタフェースバス制御装置４００内に、汎用
インタフェースバス上の信号をサンプリングしその結果
を出力するバス状態監視回路２と、この出力を記憶し警
報信号が加えられたときそれまでの状態を保持し記憶動
作を停止する記憶回路１と、汎用インタフェースバス上
に送出される情報処理装置宛の命令が検出されるとタイ
マが始動し規定された時間以内に受信完了信号が汎用イ
ンタフェース上に出力されないとき警報信号を生成し出
力するタイマ３とを設けておき、警報信号で記憶回路１
の記憶動作を停止させる、記憶回路１に記憶されている
情報によりバス障害の解析を可能にする。
延させることなく、バス上の障害にかかわるバス上の信
号の状態を専用の記憶回路に記憶させバス障害の解析を
容易に行うことを可能とする。 【構成】インタフェースバス制御装置４００内に、汎用
インタフェースバス上の信号をサンプリングしその結果
を出力するバス状態監視回路２と、この出力を記憶し警
報信号が加えられたときそれまでの状態を保持し記憶動
作を停止する記憶回路１と、汎用インタフェースバス上
に送出される情報処理装置宛の命令が検出されるとタイ
マが始動し規定された時間以内に受信完了信号が汎用イ
ンタフェース上に出力されないとき警報信号を生成し出
力するタイマ３とを設けておき、警報信号で記憶回路１
の記憶動作を停止させる、記憶回路１に記憶されている
情報によりバス障害の解析を可能にする。
Description
【０００１】
【産業上の利用分野】本発明は、インタフェースバス制
御装置に関し、特に複数の情報処理装置とホストコンピ
ュータ間に介在して、信号の授受を制御するインタフェ
ースバス制御装置に関する。
御装置に関し、特に複数の情報処理装置とホストコンピ
ュータ間に介在して、信号の授受を制御するインタフェ
ースバス制御装置に関する。
【０００２】
【従来の技術】近年、メーカーや機種の異なる、複数の
情報処理装置や周辺装置、計測機器等を接続し、データ
転送等の通信を行わなければならない状況が多々見受け
られる。その際、装置間の接続を容易に行うため、装置
間のインタフェースバス規格として国際的に標準化され
たものを用いる。一般に、国際標準化された汎用インタ
フェースバスとしてＧＰ−ＩＰ，ＳＣＳＩと呼ばれてい
るインタフェースバスが使用されている。ところが、こ
れらのインタフェースバスは、統一された規格が示され
ていても、その解釈の食い違い等から異機種装置間の接
続においては、数多くのトラブル（バス障害）が発生し
ているのが現状である。汎用インタフェースバスに置い
てトラブルが発生した際、バス上のどの装置で、どうい
う原因で不具合が発生したかを究明するには、市販のバ
ス・アナライザ等の測定器を汎用インタフェースバスに
接続し、現状の再現を待ち、前述したバスを介する通信
状態のデータを採取する方法が一般的である。また従来
から、汎用インタフェースバス状態を介しての通信状態
のデータの自動的な採取、及びその記憶については行わ
れているが、それらの動作を制御する回路は、通常のデ
ータ転送等を制御するインタフェースバス制御装置が併
用されている。
情報処理装置や周辺装置、計測機器等を接続し、データ
転送等の通信を行わなければならない状況が多々見受け
られる。その際、装置間の接続を容易に行うため、装置
間のインタフェースバス規格として国際的に標準化され
たものを用いる。一般に、国際標準化された汎用インタ
フェースバスとしてＧＰ−ＩＰ，ＳＣＳＩと呼ばれてい
るインタフェースバスが使用されている。ところが、こ
れらのインタフェースバスは、統一された規格が示され
ていても、その解釈の食い違い等から異機種装置間の接
続においては、数多くのトラブル（バス障害）が発生し
ているのが現状である。汎用インタフェースバスに置い
てトラブルが発生した際、バス上のどの装置で、どうい
う原因で不具合が発生したかを究明するには、市販のバ
ス・アナライザ等の測定器を汎用インタフェースバスに
接続し、現状の再現を待ち、前述したバスを介する通信
状態のデータを採取する方法が一般的である。また従来
から、汎用インタフェースバス状態を介しての通信状態
のデータの自動的な採取、及びその記憶については行わ
れているが、それらの動作を制御する回路は、通常のデ
ータ転送等を制御するインタフェースバス制御装置が併
用されている。
【０００３】
【発明が解決しようとする課題】上述した従来のバス状
態記憶方式は、バスを介しての通信状態のデータの自動
的な採取、及びその記憶を制御する回路が、通常のデー
タ転送等を制御する回路と併用されているため、通常動
作の負荷がかかり、通常のデータ転送動作の性能が低下
してしまうとともに、上述した採取データの記憶のた
め、メモリ資源を多く使ってしまう欠点がある。また、
バスを介しての通信状態のサンプリングは一般的に、バ
ス上の何らかの信号が変化したときに行われるのが普通
であり、バスを介しての通信状態の変化とトラブルの関
係は知ることができるものの、実時間に対するバスを介
しての通信状態の変化とトラブルの関係は知ることがで
きない。一方、市販のバス・アナライザ等の測定器を用
いた、バスを介しての通信状態のデータ採取では、トラ
ブルの再現性により、必要とするデータのとれ具合が左
右されるなど、多大な手間と時間を必要とする欠点があ
る。本発明の目的は、上記欠点を改善し、本来の汎用イ
ンタフェースバスの性能を低下させることなく、より簡
易にトラブル発生時の原因究明に必要なデータを採取、
記憶することができるインタフェースバス制御装置を提
供することにある。
態記憶方式は、バスを介しての通信状態のデータの自動
的な採取、及びその記憶を制御する回路が、通常のデー
タ転送等を制御する回路と併用されているため、通常動
作の負荷がかかり、通常のデータ転送動作の性能が低下
してしまうとともに、上述した採取データの記憶のた
め、メモリ資源を多く使ってしまう欠点がある。また、
バスを介しての通信状態のサンプリングは一般的に、バ
ス上の何らかの信号が変化したときに行われるのが普通
であり、バスを介しての通信状態の変化とトラブルの関
係は知ることができるものの、実時間に対するバスを介
しての通信状態の変化とトラブルの関係は知ることがで
きない。一方、市販のバス・アナライザ等の測定器を用
いた、バスを介しての通信状態のデータ採取では、トラ
ブルの再現性により、必要とするデータのとれ具合が左
右されるなど、多大な手間と時間を必要とする欠点があ
る。本発明の目的は、上記欠点を改善し、本来の汎用イ
ンタフェースバスの性能を低下させることなく、より簡
易にトラブル発生時の原因究明に必要なデータを採取、
記憶することができるインタフェースバス制御装置を提
供することにある。
【０００４】
【課題を解決するための手段】本発明のインタフェース
バス制御装置は、ホストコンピュータと情報処理装置と
の間に介在し前記情報処理装置に対しては汎用インタフ
ェースバスを介して予め決められた規約に従って上記ホ
ストコンピュータと情報処理装置間を往来する信号につ
いてこれらホストコンピュータまたは情報処理装置の一
方から送出された信号を他方の装置が受信可能な信号形
式に変換し前記信号を宛先別に転送する制御を行うイン
タフェースバス制御装置において、前記インタフェース
制御装置内に設けられ前記ホストコンピュータから送信
される信号および前記情報処理装置から前記インタフェ
ースバス制御装置に送出される信号を前記汎用インタフ
ェースバスより前記インタフェースバス上の信号のクロ
ック数の周期より短い周期で一定時間ごとにサンプリン
グしサンプリング信号として出力するバス状態監視回路
と、前記インタフェースバス制御装置内に設けられ前記
サンプリング信号が出力されたときこれを記憶し記憶領
域全体に亘って前記サンプリング信号を記憶するとすで
に記憶されている記憶領域から繰返し上書きを行い異常
信号を受信したときは記憶動作を中止しそれまで記憶し
た情報を保持する記憶回路と、前記インタフェースバス
制御装置内に設けられ前記汎用インタフェースバス上の
信号を監視し前記ホストコンピュータから情報処理装置
に対する命令信号を検出すると時間の計測を開始し前記
命令信号の宛先である情報処理装置から送出される前記
命令信号に対する応答信号を監視し前記命令信号が出力
されてから予め決められた時間よりも前記応答信号の到
来するまでの時間が大なる場合には前記異常信号を出力
するタイマとを備えて構成されている。
バス制御装置は、ホストコンピュータと情報処理装置と
の間に介在し前記情報処理装置に対しては汎用インタフ
ェースバスを介して予め決められた規約に従って上記ホ
ストコンピュータと情報処理装置間を往来する信号につ
いてこれらホストコンピュータまたは情報処理装置の一
方から送出された信号を他方の装置が受信可能な信号形
式に変換し前記信号を宛先別に転送する制御を行うイン
タフェースバス制御装置において、前記インタフェース
制御装置内に設けられ前記ホストコンピュータから送信
される信号および前記情報処理装置から前記インタフェ
ースバス制御装置に送出される信号を前記汎用インタフ
ェースバスより前記インタフェースバス上の信号のクロ
ック数の周期より短い周期で一定時間ごとにサンプリン
グしサンプリング信号として出力するバス状態監視回路
と、前記インタフェースバス制御装置内に設けられ前記
サンプリング信号が出力されたときこれを記憶し記憶領
域全体に亘って前記サンプリング信号を記憶するとすで
に記憶されている記憶領域から繰返し上書きを行い異常
信号を受信したときは記憶動作を中止しそれまで記憶し
た情報を保持する記憶回路と、前記インタフェースバス
制御装置内に設けられ前記汎用インタフェースバス上の
信号を監視し前記ホストコンピュータから情報処理装置
に対する命令信号を検出すると時間の計測を開始し前記
命令信号の宛先である情報処理装置から送出される前記
命令信号に対する応答信号を監視し前記命令信号が出力
されてから予め決められた時間よりも前記応答信号の到
来するまでの時間が大なる場合には前記異常信号を出力
するタイマとを備えて構成されている。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を示すブロック図
である。まず通常動作時について説明すると、インタフ
ェースバス制御装置４００は、ホストコンピュータ２０
からの指令により、汎用インタフェースバス１００を介
して接続されている情報処理装置２１，２２とデータ転
送等の動作をする。このときホストコンピュータ２０か
らの指令は、ホストコンピュータとインタフェースバス
制御装置４００を接続しているシステムバス３００を介
して、バス変換部１１に送られデータ形式の変換が行な
われた後、インタフェースバス制御装置４００に内部バ
ス２００を介して、プロセッサ１３またはローカルメモ
リ１２に送られる。次に、プロセッサ１３が前述した指
令を解析しその結果に応じて予め定められたローカルな
指令を生成し内部バス２００を介して汎用インタフェー
スバス制御部１０に対して、このローカルな指令を送
る。このローカルな指令に基づき汎用インタフェースバ
ス制御部１０は、汎用インタフェースバス１００を介し
て、他の情報処理装置２１，２２とデータのやりとりを
行う。本発明では、従来のこの種のインタフェースバス
制御装置に新たにバス状態監視回路２，タイマ３，記憶
回路１を追加している。バス状態監視回路２は、インタ
フェースバス制御装置４００内で、汎用インタフェース
バス１００に接続され、バスの状態を一定時間間隔でサ
ンプリングし、その結果を一時的に保持し記憶回路に出
力する。このサンプリング間隔は、後のトレースデータ
の解析を容易かつ性格に行うために、汎用インタフェー
スバス１００のバスサイクルよりも短くしなければなら
ない。サンプリングされたデータは、記憶回路１に送ら
れ記憶されていくが、メモリを使い切ると再び最も古い
データの上から上書きされ更新していく。ここで、記憶
回路１には、サンプリングデータの記憶に必要なメモリ
と、このメモリの動作を制御する制御回路を設けてお
く。タイマ３は、汎用インタフェースバス１００のバス
障害を監視し、検出すると警報信号を生成し記憶回路１
に対し警報信号を出力する。この警報信号が記憶回路１
に加えられる記憶動作を停止させる。このバス障害は、
汎用インタフェースバス制御部１０からの、送出信号の
送出時刻から、送出信号の宛先の装置から受信完了信号
が戻る時刻までの時間をカウントし、予め設定されてい
る時間以内に、受信完了信号が戻らない場合にバス障害
ありとする。ここで、タイマ３には、バス障害と認める
時間を設定・保持するための回路と、汎用インタフェー
スバス制御部１０から汎用インタフェースバス１００に
信号が送出されたことを検出する回路と、情報処理装置
２１，２２等の内で前述した送出された信号の宛先から
受信完了信号が戻ってきたことを検出する回路と、汎用
インタフェースバス制御部１０から汎用インタフェース
バス１００に信号が送出された時点からカウントを開始
するタイマを設けておく。また上述したタイマ３から出
力される警報信号はたとえば汎用インタフェースバス制
御部１０にも出力させ、汎用インタフェースバス制御部
１０がこの警報信号を受信したとき通常の動作を停止さ
せるようにしておけば、このような動作停止状態下で図
示されていない外部装置によって記憶回路１に記憶され
ている情報を読み出しその内容を解析して発生した障害
の原因を見出すことができる。
である。まず通常動作時について説明すると、インタフ
ェースバス制御装置４００は、ホストコンピュータ２０
からの指令により、汎用インタフェースバス１００を介
して接続されている情報処理装置２１，２２とデータ転
送等の動作をする。このときホストコンピュータ２０か
らの指令は、ホストコンピュータとインタフェースバス
制御装置４００を接続しているシステムバス３００を介
して、バス変換部１１に送られデータ形式の変換が行な
われた後、インタフェースバス制御装置４００に内部バ
ス２００を介して、プロセッサ１３またはローカルメモ
リ１２に送られる。次に、プロセッサ１３が前述した指
令を解析しその結果に応じて予め定められたローカルな
指令を生成し内部バス２００を介して汎用インタフェー
スバス制御部１０に対して、このローカルな指令を送
る。このローカルな指令に基づき汎用インタフェースバ
ス制御部１０は、汎用インタフェースバス１００を介し
て、他の情報処理装置２１，２２とデータのやりとりを
行う。本発明では、従来のこの種のインタフェースバス
制御装置に新たにバス状態監視回路２，タイマ３，記憶
回路１を追加している。バス状態監視回路２は、インタ
フェースバス制御装置４００内で、汎用インタフェース
バス１００に接続され、バスの状態を一定時間間隔でサ
ンプリングし、その結果を一時的に保持し記憶回路に出
力する。このサンプリング間隔は、後のトレースデータ
の解析を容易かつ性格に行うために、汎用インタフェー
スバス１００のバスサイクルよりも短くしなければなら
ない。サンプリングされたデータは、記憶回路１に送ら
れ記憶されていくが、メモリを使い切ると再び最も古い
データの上から上書きされ更新していく。ここで、記憶
回路１には、サンプリングデータの記憶に必要なメモリ
と、このメモリの動作を制御する制御回路を設けてお
く。タイマ３は、汎用インタフェースバス１００のバス
障害を監視し、検出すると警報信号を生成し記憶回路１
に対し警報信号を出力する。この警報信号が記憶回路１
に加えられる記憶動作を停止させる。このバス障害は、
汎用インタフェースバス制御部１０からの、送出信号の
送出時刻から、送出信号の宛先の装置から受信完了信号
が戻る時刻までの時間をカウントし、予め設定されてい
る時間以内に、受信完了信号が戻らない場合にバス障害
ありとする。ここで、タイマ３には、バス障害と認める
時間を設定・保持するための回路と、汎用インタフェー
スバス制御部１０から汎用インタフェースバス１００に
信号が送出されたことを検出する回路と、情報処理装置
２１，２２等の内で前述した送出された信号の宛先から
受信完了信号が戻ってきたことを検出する回路と、汎用
インタフェースバス制御部１０から汎用インタフェース
バス１００に信号が送出された時点からカウントを開始
するタイマを設けておく。また上述したタイマ３から出
力される警報信号はたとえば汎用インタフェースバス制
御部１０にも出力させ、汎用インタフェースバス制御部
１０がこの警報信号を受信したとき通常の動作を停止さ
せるようにしておけば、このような動作停止状態下で図
示されていない外部装置によって記憶回路１に記憶され
ている情報を読み出しその内容を解析して発生した障害
の原因を見出すことができる。
【０００７】
【発明の効果】以上説明したように本発明のバス状態記
憶方式では、汎用インタフェースバス制御装置内に、独
立したバス状態の記憶回路を設けることにより、バス障
害が発生した際、市販のバス・アナライザ等の測定器に
よるバス状態のデータ採取の手間を無くし、データ転送
等の汎用インタフェースバスの通常動作の性能を全く低
下させることなくバスの状態のトレースでき、メモリの
資源をトレースのために浪費することも無いという効果
がある。また、一定間隔でバス状態をサンプリングする
ことにより、実時間に対するバス状態の変換とトラブル
の関係を知ることができ、障害発生後のトレースデータ
解析の効率を向上させる効果がある。
憶方式では、汎用インタフェースバス制御装置内に、独
立したバス状態の記憶回路を設けることにより、バス障
害が発生した際、市販のバス・アナライザ等の測定器に
よるバス状態のデータ採取の手間を無くし、データ転送
等の汎用インタフェースバスの通常動作の性能を全く低
下させることなくバスの状態のトレースでき、メモリの
資源をトレースのために浪費することも無いという効果
がある。また、一定間隔でバス状態をサンプリングする
ことにより、実時間に対するバス状態の変換とトラブル
の関係を知ることができ、障害発生後のトレースデータ
解析の効率を向上させる効果がある。
【図１】本発明のインタフェースバス制御装置の一実施
例を示すブロック図である。
例を示すブロック図である。
１ 記憶回路 ２ バス状態監視回路 ３ タイマ １０ 汎用インタフェースバス制御部 １００ 汎用インタフェーバス ４００ インタフェースバス制御装置
Claims (1)
- 【請求項１】 ホストコンピュータと情報処理装置との
間に介在し前記情報処理装置に対しては汎用インタフェ
ースバスを介して予め決められた規約に従って上記ホス
トコンピュータと情報処理装置間を往来する信号につい
てこれらホストコンピュータまたは情報処理装置の一方
から送出された信号を他方の装置が受信可能な信号形式
に変換し前記信号を宛先別に転送する制御を行うインタ
フェースバス制御装置において、前記インタフェース制
御装置内に設けられ前記ホストコンピュータから送信さ
れる信号および前記情報処理装置から前記インタフェー
スバス制御装置に送出される信号を前記汎用インタフェ
ースバスより前記インタフェースバス上の信号のクロッ
ク数の周期より短い周期で一定時間ごとにサンプリング
しサンプリング信号として出力するバス状態監視回路
と、前記インタフェースバス制御装置内に設けられ前記
サンプリング信号が出力されたときこれを記憶し記憶領
域全体に亘って前記サンプリング信号を記憶するとすで
に記憶されている記憶領域から繰返し上書きを行い異常
信号を受信したときは記憶動作を中止しそれまで記憶し
た情報を保持する記憶回路と、前記インタフェースバス
制御装置内に設けられ前記汎用インタフェースバス上の
信号を監視し前記ホストコンピュータから情報処理装置
に対する命令信号を検出すると時間の計測を開始し前記
命令信号の宛先である情報処理装置から送出される前記
命令信号に対する応答信号を監視し前記命令信号が出力
されてから予め決められた時間よりも前記応答信号の到
来するまでの時間が大なる場合には前記異常信号を出力
するタイマとを備えることを特徴とするインタフェース
バス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3237583A JPH0573443A (ja) | 1991-09-18 | 1991-09-18 | インタフエースバス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3237583A JPH0573443A (ja) | 1991-09-18 | 1991-09-18 | インタフエースバス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0573443A true JPH0573443A (ja) | 1993-03-26 |
Family
ID=17017472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3237583A Pending JPH0573443A (ja) | 1991-09-18 | 1991-09-18 | インタフエースバス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0573443A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009087149A (ja) * | 2007-10-01 | 2009-04-23 | Nec Corp | 電子デバイス、データ処理装置、及びバス制御方法 |
| CN117312786A (zh) * | 2023-08-31 | 2023-12-29 | 艾欧创想智能科技（武汉）有限公司 | 一种rs485信号质量自评估方法及系统 |
-
1991
- 1991-09-18 JP JP3237583A patent/JPH0573443A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009087149A (ja) * | 2007-10-01 | 2009-04-23 | Nec Corp | 電子デバイス、データ処理装置、及びバス制御方法 |
| CN117312786A (zh) * | 2023-08-31 | 2023-12-29 | 艾欧创想智能科技（武汉）有限公司 | 一种rs485信号质量自评估方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3367970B2 (ja) | 分散型システムのモニタ方法 | |
| US6405104B1 (en) | Fault data synchronization via peer-to-peer communications network | |
| US7234084B2 (en) | System and method for associating a DLPDU received by an interface chip with a data measurement made by an external circuit | |
| JP2017507432A (ja) | 複数のセンサを有する測定システム | |
| JPH0573443A (ja) | インタフエースバス制御装置 | |
| TW201424295A (zh) | 匯流排訊號監測裝置及方法 | |
| JPH0530119A (ja) | 通信装置 | |
| JPH11134261A (ja) | 入出力制御装置 | |
| CN113986787B (zh) | 一种多cpu通信数据检测方法及系统 | |
| JPH0689239A (ja) | 通信トレース自動採取方式 | |
| JPH0653961A (ja) | 監視装置 | |
| JP3436208B2 (ja) | 通信制御装置のトレース方式および方法 | |
| JPH02114746A (ja) | 回線データ監視装置 | |
| JPH05113949A (ja) | バス・データ収集システム | |
| CN116560892A (zh) | 一种外设接口的异常自诊断方法及系统 | |
| JPH0772909A (ja) | プログラマブルコントローラのサポート装置 | |
| JPH0437398A (ja) | 遠方監視制御装置 | |
| JPH03253945A (ja) | データ処理システムの異常回復処理機能確認方式 | |
| JPS63118964A (ja) | 情報処理装置 | |
| CN121530940A (zh) | 一种交换机通信监控方法及电子设备 | |
| JPH09130446A (ja) | 内部監視装置 | |
| JPS60254945A (ja) | デ−タ処理装置におけるロギング制御方法 | |
| JPH05298199A (ja) | 入出力制御装置 | |
| JPS59127131A (ja) | バス監視方式 | |
| JPH05158627A (ja) | ディスク装置 |