JPH0573512A - マルチプロセツサシステム - Google Patents

Abstract

(57)【要約】 【目的】 システムバスの転送レートの悪化を防ぎ、シ
ステムの高速化を図る。 【構成】 バス監視装置１のバスリクエストレジスタ１
１には各プロセッサからリクエスト信号として出力され
たプロセッサ識別番号PRCID1〜PRCID6が格納される。プ
ロセッサレディレジスタ１２には各プロセッサの通信可
能状態を示すレディ信号READY1〜READY6が格納される。
バス調停回路１０は予め設定された各プロセッサのシス
テムバスの使用優先権と、バスリクエストレジスタ１１
に格納された各プロセッサからのプロセッサ識別番号PR
CID1〜PRCID6と、プロセッサレディレジスタ１２に格納
された各プロセッサからのレディ信号READY1〜READY6と
に基づいてリクエスト信号の調停を行う。バス調停回路
１０は調停結果にしたがってシステムバスの使用権を認
めたプロセッサに対応するアクセプト信号ACCEPT1 〜AC
CEPT6 をバスアクセプトレジスタ１３に格納する。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明はマルチプロセッサシステムに関
し、特にマルチプロセッサシステムのバス制御方式に関
する。

【０００２】

【従来技術】従来、マルチプロセッサシステムのバス制
御方式としては、各プロセッサ毎にシステムバスの使用
優先権を決定しておき、システムバスの使用要求のあっ
たプロセッサのうち使用優先権の高いプロセッサにシス
テムバスの使用権を渡すという方法がある。

【０００３】すなわち、図４に示すように、各プロセッ
サＡ〜Ｆ（図示せず）がシステムバス（図示せず）の使
用を要求する場合、システムバスの調停を行うバス監視
装置８のバスリクエストレジスタ８１に各プロセッサＡ
〜Ｆからのリクエスト信号REQUEST1〜REQUEST6が格納さ
れる。

【０００４】バス調停回路８０には各プロセッサＡ〜Ｆ
のシステムバスの使用優先権がハード的に固定されてい
るので、バス調停回路８０はその使用優先権に基づいて
バスリクエストレジスタ８１に格納された各プロセッサ
Ａ〜Ｆからのリクエスト信号REQUEST1〜REQUEST6の調停
を行う。その調停結果にしたがってバス調停回路８０は
システムバスの使用権を認めたプロセッサＡ〜Ｆに対応
するアクセプト信号ACCEPT1 〜ACCEPT6 をバスアクセプ
トレジスタ８２に格納する。

【０００５】例えば、各プロセッサＡ〜Ｆのシステムバ
スの使用優先権がプロセッサＡ＞プロセッサＢ＞プロセ
ッサＣ＞プロセッサＤ＞プロセッサＥ＞プロセッサＦと
いう順序で決定されていたとすると、各プロセッサＡ〜
Ｆからのリクエスト信号REQUEST1〜REQUEST6はREQUEST1
＞REQUEST2＞REQUEST3＞REQUEST4＞REQUEST5＞REQUEST6
という優先順序になる。

【０００６】ここで、バスリクエストレジスタ８１にリ
クエスト信号REQUEST1とリクエスト信号REQUEST5とが同
時に格納されたとすると、バス調停回路８０はリクエス
ト信号REQUEST1とリクエスト信号REQUEST5との優先順位
を判断する。この場合、バス調停回路８０はリクエスト
信号REQUEST1がリクエスト信号REQUEST5よりも優先する
と判断し、リクエスト信号REQUEST1を出力したプロセッ
サＡにシステムバスの使用権を与えるために、プロセッ
サＡに対応するアクセプト信号ACCEPT1 をバスアクセプ
トレジスタ８２に格納する。

【０００７】プロセッサＡはバスアクセプトレジスタ８
２からアクセプト信号ACCEPT1 を受信すると、通信相手
のプロセッサに対して通信を行う。このとき、通信相手
のプロセッサが内部処理中であったり、あるいは外部周
辺機器との間で通信中であったりすると、通信相手のプ
ロセッサはプロセッサＡからの通信要求に対して即座に
答えることができない。この場合、プロセッサＡはシス
テムバスを占有したままで、通信相手のプロセッサが通
信可能状態となるまで待つこととなる。

【０００８】このような従来のバス制御方式では、使用
優先権の高いプロセッサにシステムバスの使用権を渡し
ていたので、システムバスの使用権を得たプロセッサの
通信相手が通信可能状態でなければ、通信相手が通信可
能状態となるまで該プロセッサによってシステムバスが
占有されてしまい、システムバスの転送レートの悪化を
招き、それによってシステムの高速化が妨げられるとい
う問題がある。

【０００９】

【発明の目的】本発明は上記のような従来のものの問題
点を除去すべくなされたもので、システムバスの転送レ
ートの悪化を防ぐことができ、システムの高速化を図る
ことができるマルチプロセッサシステムの提供を目的と
する。

【００１０】

【発明の構成】本発明によるマルチプロセッサシステム
は、システムバスによって各々接続された複数のプロセ
ッサからなるマルチプロセッサシステムであって、前記
複数のプロセッサ各々に設けられ、前記システムバスを
介して自装置と他装置との接続が可か不可かを示す接続
情報を送出する第１の送出手段と、前記複数のプロセッ
サ各々に設けられ、前記システムバスを介した他装置と
の接続を要求するときに該他装置を特定する識別情報を
送出する第２の送出手段と、前記第１の送出手段からの
前記接続情報と前記第２の送出手段からの前記識別情報
と予め設定された前記複数のプロセッサ各々の優先順位
とに応じて前記システムバスへのアクセスを許可する手
段とを設けたことを特徴とする。

【００１１】

【実施例】次に、本発明について図面を参照して説明す
る。

【００１２】図１は本発明の一実施例のシステム構成を
示すブロック図である。図において、バス監視装置１は
システムバス100 を介して各プロセッサ２〜７に夫々接
続されており、各プロセッサ２〜７に対するシステムバ
ス100 の使用権を調停する。

【００１３】各プロセッサ２〜７には夫々自装置が通信
可能状態であることを示すレディ信号を送出するレディ
信号送出回路２ａ，３ａ，４ａ，５ａ，６ａ，７ａと、
システムバス100 を使用するときのリクエスト信号とし
て通信相手のプロセッサの識別番号を送出するプロセッ
サ識別番号送出回路２ｂ，３ｂ，４ｂ，５ｂ，６ｂ，７
ｂとが設けられている。

【００１４】図２は図１のバス監視装置１の構成を示す
ブロック図である。図において、バス監視装置１のバス
リクエストレジスタ１１には各プロセッサ２〜７のプロ
セッサ識別番号送出回路２ｂ，３ｂ，４ｂ，５ｂ，６
ｂ，７ｂからリクエスト信号として出力されたプロセッ
サ識別番号PRCID1〜PRCID6が格納される。また、プロセ
ッサレディレジスタ１２には各プロセッサ２〜７のレデ
ィ信号送出回路２ａ，３ａ，４ａ，５ａ，６ａ，７ａか
ら出力され、各プロセッサ２〜７の通信可能状態を示す
レディ信号READY1〜READY6が格納される。

【００１５】バス調停回路１０には各プロセッサ２〜７
のシステムバス100の使用優先権がハード的に固定され
ており、バス調停回路１０はその使用優先権と、バスリ
クエストレジスタ１１に格納された各プロセッサ２〜７
からのプロセッサ識別番号PRCID1〜PRCID6と、プロセッ
サレディレジスタ１２に格納された各プロセッサ２〜７
からのレディ信号READY1〜READY6とに基づいてリクエス
ト信号の調停を行う。バス調停回路１０はその調停結果
にしたがってシステムバス100 の使用権を認めたプロセ
ッサ２〜７に対応するアクセプト信号ACCEPT1 〜ACCEPT
6をバスアクセプトレジスタ１３に格納する。

【００１６】例えば、各プロセッサ２〜７のシステムバ
ス100 の使用優先権がプロセッサ２＞プロセッサ３＞プ
ロセッサ４＞プロセッサ５＞プロセッサ６＞プロセッサ
７という順序で決定されていたとすると、各プロセッサ
２〜７からリクエスト信号として出力されたプロセッサ
識別番号PRCID1〜PRCID6はPRCID1＞PRCID2＞PRCID3＞PR
CID4＞PRCID5＞PRCID6という優先順序になる。

【００１７】いま、プロセッサレディレジスタ１２にプ
ロセッサ２〜７のレディ信号送出回路２ａ，３ａ，４
ａ，５ａ，６ａ，７ａすべてからのレディ信号READY1〜
READY6が格納されている状態で、プロセッサ２，６のプ
ロセッサ識別番号送出回路２ｂ，６ｂからのプロセッサ
識別番号PRCID1，PRCID5がバスリクエストレジスタ１１
に同時に格納されると、バス調停回路１０はそれらプロ
セッサ２，６のシステムバス100 の使用優先権と、プロ
セッサ２，６の通信相手のプロセッサの通信可能状態と
に基づいてリクエスト信号の調停を行う。

【００１８】この場合、プロセッサ２〜７すべてが通信
可能状態となっているので、バス調停回路１０はプロセ
ッサ２に対してシステムバス100 の使用許可を与えるた
めに、バスアクセプトレジスタ１３にアクセプト信号AC
CEPT1 を格納する。よって、プロセッサ２はバスアクセ
プトレジスタ１３からアクセプト信号ACCEPT1 を受信す
ると、通信相手のプロセッサに対して通信を行う。

【００１９】次に、プロセッサ２のプロセッサ識別番号
送出回路２ｂからリクエスト信号としてプロセッサ５の
識別番号を示すプロセッサ識別番号PRCID1が出力され、
同時にプロセッサ６のプロセッサ識別番号送出回路６ｂ
からリクエスト信号としてプロセッサ３の識別番号を示
すプロセッサ識別番号PRCID5が出力されると、それらプ
ロセッサ識別番号PRCID1，PRCID5はバスリクエストレジ
スタ１１に同時に格納される。

【００２０】このとき、プロセッサレディレジスタ１２
にプロセッサ５のレディ信号送出回路５ａからのレディ
信号READY4が格納されてなく、プロセッサ３のレディ信
号送出回路３ａからのレディ信号READY2が格納されてい
たとすると、バス調停回路１０は使用優先権が上位のプ
ロセッサ２の通信相手のプロセッサ５が通信可能状態で
はないと判断し、使用優先権が下位のプロセッサ６に対
してシステムバス100の使用許可を与えるよう動作す
る。つまり、バス調停回路１０はバスアクセプトレジス
タ１３にプロセッサ６へのアクセプト信号ACCEPT5 を格
納する。よって、プロセッサ６はバスアクセプトレジス
タ１３からアクセプト信号ACCEPT5 を受信すると、通信
相手のプロセッサ３に対して通信を行う。

【００２１】図３は本発明の他の実施例のバス監視装置
の構成を示すブロック図である。図において、本発明の
他の実施例はプロセッサレディレジスタ１２の代りにプ
ロセッサビジーレジスタ１４を設けた以外は図２に示す
本発明の一実施例と同様の構成となっており、同一構成
部品には同一符号を付してある。また、それら同一構成
部品の動作は本発明の一実施例の動作と同様である。
尚、本発明の他の実施例ではレディ信号送出回路２ａ，
３ａ，４ａ，５ａ，６ａ，７ａの代りにビジー信号送出
回路が各プロセッサ２〜７に設けられているものとす
る。

【００２２】バス監視装置１のバスリクエストレジスタ
１１には各プロセッサ２〜７のプロセッサ識別番号送出
回路２ｂ，３ｂ，４ｂ，５ｂ，６ｂ，７ｂからリクエス
ト信号として出力されたプロセッサ識別番号PRCID1〜PR
CID6が格納される。また、プロセッサビジーレジスタ１
４には各プロセッサ２〜７のビジー信号送出回路から出
力され、各プロセッサ２〜７の通信不可状態を示すビジ
ー信号BUSY1 〜BUSY6が格納される。

【００２３】バス調停回路１０には各プロセッサ２〜７
のシステムバス100の使用優先権がハード的に固定され
ており、バス調停回路１０はその使用優先権と、バスリ
クエストレジスタ１１に格納された各プロセッサ２〜７
からのプロセッサ識別番号PRCID1〜PRCID6と、プロセッ
サビジーレジスタ１４に格納された各プロセッサ２〜７
からのビジー信号BUSY1 〜BUSY6 とに基づいてリクエス
ト信号の調停を行う。バス調停回路１０はその調停結果
にしたがってシステムバス100 の使用権を認めたプロセ
ッサ２〜７に対応するアクセプト信号ACCEPT1 〜ACCEPT
6をバスアクセプトレジスタ１３に格納する。

【００２４】例えば、各プロセッサ２〜７のシステムバ
ス100 の使用優先権がプロセッサ２＞プロセッサ３＞プ
ロセッサ４＞プロセッサ５＞プロセッサ６＞プロセッサ
７という順序で決定されていたとすると、各プロセッサ
２〜７からリクエスト信号として出力されたプロセッサ
識別番号PRCID1〜PRCID6はPRCID1＞PRCID2＞PRCID3＞PR
CID4＞PRCID5＞PRCID6という優先順序になる。

【００２５】いま、プロセッサビジーレジスタ１４にプ
ロセッサ２〜７のビジー信号送出回路すべてからのビジ
ー信号BUSY1 〜BUSY6 が格納されている状態で、プロセ
ッサ２，６のプロセッサ識別番号送出回路２ｂ，６ｂか
らのプロセッサ識別番号PRCID1，PRCID5がバスリクエス
トレジスタ１１に同時に格納されると、バス調停回路１
０はそれらプロセッサ２，６のシステムバス100 の使用
優先権と、プロセッサ２，６の通信相手のプロセッサの
通信不可状態とに基づいてリクエスト信号の調停を行
う。

【００２６】この場合、プロセッサ２〜７すべてが通信
不可状態となっているので、バス調停回路１０はプロセ
ッサ２に対してシステムバス100 の使用許可を与えるた
めに、バスアクセプトレジスタ１３にアクセプト信号AC
CEPT1 を格納する。よって、プロセッサ２はバスアクセ
プトレジスタ１３からアクセプト信号ACCEPT1 を受信す
ると、通信相手のプロセッサが通信可能状態となったと
きに該プロセッサに対して通信を行う。

【００２７】次に、プロセッサ２のプロセッサ識別番号
送出回路２ｂからリクエスト信号としてプロセッサ５の
識別番号を示すプロセッサ識別番号PRCID1が出力され、
同時にプロセッサ６のプロセッサ識別番号送出回路６ｂ
からリクエスト信号としてプロセッサ３の識別番号を示
すプロセッサ識別番号PRCID5が出力されると、それらプ
ロセッサ識別番号PRCID1，PRCID5はバスリクエストレジ
スタ１１に同時に格納される。

【００２８】このとき、プロセッサビシーレジスタ１４
にプロセッサ５のビジー信号送出回路からのビジー信号
BUSY4 が格納され、プロセッサ３のビジー信号送出回路
からのビジー信号BUSY2 が格納されていなかったとする
と、バス調停回路１０は使用優先権が上位のプロセッサ
２の通信相手のプロセッサ５が通信不可状態となってい
るので、使用優先権が下位のプロセッサ６に対してシス
テムバス100 の使用許可を与えるために、バスアクセプ
トレジスタ１３にアクセプト信号ACCEPT5 を格納する。
よって、プロセッサ６はバスアクセプトレジスタ１３か
らアクセプト信号ACCEPT5 を受信すると、通信相手のプ
ロセッサ３に対して通信を行う。

【００２９】このように、各プロセッサ２〜７の通信先
のプロセッサにおいて通信が可か不可かを示す通信状態
と、予め設定された各プロセッサ２〜７のシステムバス
100の使用優先権とに応じて使用権を渡すプロセッサを
バス監視装置１で決定することによって、システムバス
100 の効率的な使用が可能となる。よって、システムバ
ス100 の転送レートの悪化を防ぐことができ、システム
の高速化を図ることができる。

【００３０】

【発明の効果】以上説明したように本発明によれば、バ
ス監視装置によって通信要求を出力しているプロセッサ
と通信相手のプロセッサとの接続が可能か否かを判断
し、その判断結果と各プロセッサの優先順位とに応じて
バス使用権の調停を行うようにすることによって、シス
テムバスの転送レートの悪化を防ぐことができ、システ
ムの高速化を図ることができるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例のシステム構成を示すブロッ
ク図である。

【図２】図１のバス監視装置の構成を示すブロック図で
ある。

【図３】本発明の他の実施例のバス監視装置の構成を示
すブロック図である。

【図４】従来例のバス監視装置の構成を示すブロック図
である。

【符号の説明】

１ バス監視装置 ２〜７ プロセッサ ２ａ，３ａ，４ａ，５ａ，６ａ，７ａ レディ信号送出
回路 ２ｂ，３ｂ，４ｂ，５ｂ，６ｂ，７ｂ プロセッサ識別
番号送出回路 １０ バス調停回路 １１ バスリクエストレジスタ １２ プロセッサレディレジスタ １３ バスアクセプトレジスタ １４ プロセッサビジーレジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 システムバスによって各々接続された複
   数のプロセッサからなるマルチプロセッサシステムであ
   って、前記複数のプロセッサ各々に設けられ、前記シス
   テムバスを介して自装置と他装置との接続が可か不可か
   を示す接続情報を送出する第１の送出手段と、前記複数
   のプロセッサ各々に設けられ、前記システムバスを介し
   た他装置との接続を要求するときに該他装置を特定する
   識別情報を送出する第２の送出手段と、前記第１の送出
   手段からの前記接続情報と前記第２の送出手段からの前
   記識別情報と予め設定された前記複数のプロセッサ各々
   の優先順位とに応じて前記システムバスへのアクセスを
   許可する手段とを設けたことを特徴とするマルチプロセ
   ッサシステム。