JPH05736B2 - - Google Patents

Info

Publication number
JPH05736B2
JPH05736B2 JP61297173A JP29717386A JPH05736B2 JP H05736 B2 JPH05736 B2 JP H05736B2 JP 61297173 A JP61297173 A JP 61297173A JP 29717386 A JP29717386 A JP 29717386A JP H05736 B2 JPH05736 B2 JP H05736B2
Authority
JP
Japan
Prior art keywords
initial program
input
output control
central processing
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61297173A
Other languages
Japanese (ja)
Other versions
JPS63149750A (en
Inventor
Shinji Uchida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP29717386A priority Critical patent/JPS63149750A/en
Publication of JPS63149750A publication Critical patent/JPS63149750A/en
Publication of JPH05736B2 publication Critical patent/JPH05736B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔概要〕 本発明は、コンピユータシステムにおけるイニ
シヤルプログラムロード方法に関し、 中央処理装置が1つの入出力制御装置に接続さ
れるように設定したノンクロスモードと、中央処
理装置が複数の入出力制御装置の何れか選択され
たものに接続されるように設定したクロスモード
があり、このクロスモードで中央処理装置と入出
力制御装置の論理的接続を切換える切換手段を有
し、この切換手段で切換えられた論理的接続を定
義した情報を記憶し、ノンクロスモードで中央処
理装置によるイニシヤルプログラムロードを行う
イニシヤルプログラムロード方法であつて、中央
処理装置によつてノンクロスモードでイニシヤル
プログラムロードを行い、このイニシヤルプログ
ラムロードが失敗した際には、ノンクロスモード
で設定されている入出力制御装置を前記情報で記
憶している入出力制御装置に置き換えて、このク
ロスモードで接続可能な入出力制御装置を介して
中央処理装置によるイニシヤルプログラムロード
を再び行うことを特徴とするものである。
[Detailed Description of the Invention] [Summary] The present invention relates to an initial program loading method in a computer system, and relates to a non-cross mode in which a central processing unit is connected to one input/output control device, and a method for loading an initial program in a computer system. There is a cross mode in which the central processing unit and the input/output control device are connected to a selected one of a plurality of input/output control devices. , an initial program loading method in which information defining the logical connections switched by the switching means is stored and the initial program is loaded by the central processing unit in a non-cross mode. If you perform an initial program load in the non-cross mode and this initial program load fails, replace the input/output control device set in the non-cross mode with the input/output control device stored in the above information. This system is characterized in that the central processing unit performs the initial program loading again via an input/output control device that can be connected in cross mode.

〔産業上の利用分野〕[Industrial application field]

本発明はマルチコンピユータシステム等に好適
なイニシヤルプログラムロード(IPL)方法に関
し、特にイニシヤルプログラムロードが失敗した
とき、動的かつ効率的にイニシヤルプログラムロ
ードのリトライが可能なイニシヤルプログラムロ
ード方法に関するものである。
The present invention relates to an initial program load (IPL) method suitable for multi-computer systems, etc., and in particular to an initial program load method that can dynamically and efficiently retry the initial program load when the initial program load fails. It is related to.

〔従来の技術〕[Conventional technology]

一般にコンピユータシステムの運用では、制御
プログラムを外部記憶装置に保存し、コンピユー
タシステムの立上げ毎に、その外部記憶装置から
主記憶装置に制御プログラムをロードするイニシ
ヤルプログラムロード(IPL)が行われている。
Generally, when operating a computer system, the control program is stored in an external storage device, and each time the computer system is started up, an initial program load (IPL) is performed to load the control program from the external storage device to the main storage device. There is.

中央処理装置(CPU)は、入出力制御装置
〔チヤネルコントローラ(CHC)〕を介して外部
記憶装置に論理的に接続される。
A central processing unit (CPU) is logically connected to an external storage device via an input/output control device [channel controller (CHC)].

マルチコンピユータシステムでは、複数の外部
記憶装置が備えられ、これらの外部記憶装置に対
応する複数の入出力制御般装置を制御するチヤネ
ルプロセツサ(CHP)が設けられている。
A multi-computer system is equipped with a plurality of external storage devices and a channel processor (CHP) that controls a plurality of input/output control devices corresponding to these external storage devices.

一つの中央処理装置と一つの外部記憶装置との
パスを形成するため、浮動チヤネルアドレス
(Floating Channel Address;FCA;入出力制
御装置CHCを論理的に識別するためのアドレス)
がコンピユータシステムの中に定義されており、
中央処理装置はオペレーテイングシステム(OS)
等の管理プログラムが発行する浮動チヤネルアド
レスに対するセツト命令等で何れの外部記憶装置
にも論理的に接続可能(以下、クロスモードとい
う)となつている。
In order to form a path between one central processing unit and one external storage device, a floating channel address (FCA; address for logically identifying the input/output control unit CHC) is used.
is defined in the computer system,
The central processing unit is the operating system (OS)
It is possible to logically connect to any external storage device (hereinafter referred to as cross mode) using a set command for a floating channel address issued by a management program such as .

しかし、コンピユータシステムの立上げ時すな
わちイニシヤルプログラムロードは、中央処理装
置と入出力制御装置を論理的に一対一に接続する
ノンクロスモードにおいて実行され、イニシヤル
プログラムロードを実行する選択された中央処理
装置は、その立上げ時に一義的に定められている
外部記憶装置との接続関係で、論理的に接続され
た入出力制御装置からのみイニシヤルプログラム
ロードを実行していた。
However, when a computer system is started up, that is, the initial program load is executed in a non-cross mode in which the central processing unit and the input/output control unit are logically connected one-to-one. A processing device executes an initial program load only from a logically connected input/output control device based on the connection relationship with the external storage device that is uniquely determined at the time of startup.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、前記従来のイニシヤルプログラ
ムロード(IPL)の実行においては、一つのパス
で例えば入出力制御装置(CHC)が使用中や障
害等によつてイニシヤルプログラムロードが失敗
すると、イニシヤルプログラムロードは、ノンク
ロスモードにおいてのみ実行され得るので、他の
何れかのパス(交替パス)に切換えることはでき
ないため、その中央処理装置から異なる入出力制
御装置に対してイニシヤルプログラムロードのリ
トライを行うことが不可能であつた。
However, in the conventional initial program load (IPL) execution, if the initial program load fails in one pass, for example because the input/output control unit (CHC) is in use or due to a failure, the initial program load can only be executed in non-cross mode and cannot be switched to any other path (alternate path), so the central processing unit retries the initial program load to a different input/output control unit. That was impossible.

この場合には、一つのパスでイニシヤルプログ
ラムロードが失敗して、次のイニシヤルプログラ
ムロードのリトライを行う場合は、オペレータの
操作によりイニシヤルプログラムロードを行う中
央処理装置を切換えなければならず、コンピユー
タシステムの立上げを動的および効率的に行うこ
とができない、という問題点があつた。
In this case, if the initial program load fails in one pass and the next initial program load is to be retried, the central processing unit that performs the initial program load must be switched by the operator. However, there was a problem in that the computer system could not be started up dynamically and efficiently.

本発明は上記問題点に鑑みて創案されたもの
で、一つのパスでイニシヤルプログラムロードが
失敗した時に、交替パスによりイニシヤルプログ
ラムロードのリトライを可能にするとともに、コ
ンピユータシステムの立上げが動的かつ効率的に
行われ得るイニシヤルプログラムロード方法を提
供することを目的とする。
The present invention has been devised in view of the above-mentioned problems, and when the initial program load fails in one path, it is possible to retry the initial program load using an alternate path, and the startup of the computer system is accelerated. An object of the present invention is to provide an initial program loading method that can be performed efficiently and efficiently.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の上記目的を達成するための手段は、第
1図の原理説明図に示すように、中央処理装置1
が1つの入出力制御装置2aに接続されるように
設定したノンクロスモードと、前記中央処理装置
1が複数の入出力制御装置2a〜2nの何れか選
択されたものに接続されるように設定したクロス
モードがあり、このクロスモードで前記中央処理
装置1と入出力制御装置2a〜2nの論理的接続
を切換える切換手段3を有し、この切換手段3で
切換えられた論理的接続を定義した情報を記憶
し、前記ノンクロスモードで前記中央処理装置1
によるイニシヤルプログラムロードを行うイニシ
ヤルプログラムロード方法であつて、前記中央処
理装置1によつて前記ノンクロスモードでイニシ
ヤルプログラムロードを行い、このイニシヤルプ
ログラムロードが失敗した際には、前記ノンクロ
スモードで設定されている入出力制御装置2aを
前記情報で記憶している入出力制御装置に置き換
えて、前記クロスモードで接続可能な入出力制御
装置を介して前記中央処理装置1によるイニシヤ
ルプログラムロードを再び行うようにしたイニシ
ヤルプログラムロード方法である。
Means for achieving the above object of the present invention is as shown in the principle explanatory diagram of FIG.
a non-cross mode in which the central processing unit 1 is set to be connected to one input/output control device 2a, and a setting in which the central processing unit 1 is set to be connected to a selected one of the plurality of input/output control devices 2a to 2n. There is a cross mode, which has a switching means 3 for switching the logical connection between the central processing unit 1 and the input/output control devices 2a to 2n, and defines the logical connection switched by the switching means 3. the central processing unit 1 in the non-cross mode;
In the initial program loading method, the central processing unit 1 loads the initial program in the non-cross mode, and when the initial program load fails, the non-cross mode The input/output control device 2a set in the cross mode is replaced with the input/output control device stored in the information, and the initialization by the central processing unit 1 is performed via the input/output control device connectable in the cross mode. This is an initial program loading method in which the program is loaded again.

〔作用〕[Effect]

本発明によれば、前記中央処理装置1によつて
ノンクロスモードでイニシヤルプログラムロード
を行つた際に、このイニシヤルプログラムロード
が失敗しても、ノンクロスモードで定義されてい
る入出力制御装置2aを、クロスモードで選択さ
れ設定されている接続可能な一つの入出力制御装
置に、前記切換手段3が置き換えて、前記中央処
理装置1によるイニシヤルプログラムロードを行
う。
According to the present invention, when an initial program load is performed by the central processing unit 1 in the non-cross mode, even if this initial program load fails, the input/output control defined in the non-cross mode is maintained. The switching means 3 replaces the device 2a with one connectable input/output control device selected and set in the cross mode, and the central processing unit 1 performs an initial program load.

〔実施例〕〔Example〕

以下、本発明の一実施例を図面に基づいて詳細
に説明する。
Hereinafter, one embodiment of the present invention will be described in detail based on the drawings.

第2図は本発明を実施したマルチコンピユータ
システムの構成図である。まず、その構成を説明
する。このコンピユータシステムは複数の中央処
理装置(CPU)1a〜1dを備え、各中央処理
装置(CPU)のゲグループで共用する主記憶制
御装置(MCU)4a,4bを有している。この
主記憶制御装置(MCU)4a,4bには、イニ
シヤルプログラムロード(IPL)の複数のパスを
形成することになるチヤネルプロセツサ(CHP)
5a,5bがそれぞれ結合され、各チヤネルプロ
セツサ(CHP)5a,5bは、複数の入出力制
御装置(CHC)2a〜2hを有しクロスモード
においてそれらの入出力制御装置(CHC)2a
〜2hを全ての中央処理装置(CPU)1a〜1
dへ接続することを可能としている。
FIG. 2 is a block diagram of a multi-computer system implementing the present invention. First, its configuration will be explained. This computer system includes a plurality of central processing units (CPUs) 1a to 1d, and has main memory control units (MCU) 4a and 4b that are shared by a group of central processing units (CPUs). The main memory control units (MCU) 4a and 4b include a channel processor (CHP) that forms multiple paths for initial program load (IPL).
5a and 5b are respectively coupled, and each channel processor (CHP) 5a and 5b has a plurality of input/output controllers (CHC) 2a to 2h, and in the cross mode, these input/output controllers (CHC) 2a
~2h for all central processing units (CPU) 1a~1
It is possible to connect to d.

前記クロスモードを可能とするために、主記憶
制御装置(MCU)4a,4bは、相互に接続さ
れて、互いに他側の中央処理装置(CPU)とチ
ヤネルプロセツサ(CHP)を接続できるように
構成されている。
In order to enable the cross mode, the main memory control units (MCU) 4a and 4b are interconnected so that the central processing unit (CPU) and channel processor (CHP) on the other side can be connected to each other. It is configured.

さらに、各主記憶制御装置(MCU)4a,4
bのそれぞれには、サービスプロセツサ(SVP)
3a,3bが接続されており、このサービスプロ
セツサ(SVP)3a,3bが本発明の切換手段
を構成する。
Furthermore, each main memory control unit (MCU) 4a, 4
Each of b has a service processor (SVP)
3a and 3b are connected, and these service processors (SVP) 3a and 3b constitute the switching means of the present invention.

各主記憶制御装置(MCU)4a,4bには、
図示しない主記憶装置が接続されていて、中央処
理装置(CPU)1a〜1dからのアクセスを制
御している。
Each main memory control unit (MCU) 4a, 4b includes
A main storage device (not shown) is connected and controls access from central processing units (CPUs) 1a to 1d.

また、各入出力制御装置(CHC)2a〜2h
には、外部記憶装置として磁気デイスク装置等が
接続され、中央処理装置(CPU)は主記憶制御
装置(MCU)内に形成された浮動チヤネルアド
レス(FCA)で指定される入出力制御装置
(CHC)2a〜2hの何れかと入出力ができるよ
うになつている。
In addition, each input/output control device (CHC) 2a to 2h
A magnetic disk device, etc. is connected as an external storage device, and the central processing unit (CPU) is an input/output control unit (CHC) specified by a floating channel address (FCA) formed in the main memory control unit (MCU). ) It is designed to be able to input and output with any of 2a to 2h.

以上のように構成されたマルチコンピユータシ
ステムにおける本実施例の作動を説明する。
The operation of this embodiment in the multi-computer system configured as above will be explained.

イニシヤルプログラムロード(IPL)の実行が
完了した後においては、中央処理装置(CPU)
と入出力制御装置(CHC)の接続を定義する浮
動チヤネルアドレス(FCA)をオペレーテイン
グシステム(OS)等の管理プログラムが管理す
ることにより、それぞれの中央処理装置(CPU)
はクロスモードでそれぞれの入出力制御装置
(CHC)と自在に接続ができるようになつている
が、イニシヤルプログラムロード(IPL)の実行
時には、中央処理装置(CPU)は、一義的にア
クセスすることに予めになつている一台のチヤネ
ルプロセツサ(CHP)が保有する一台の入出力
制御装置(CHC)と接続し、ノンクロスモード
においてイニシヤルプログラムロード(IPL)を
実行する。
After the initial program load (IPL) is completed, the central processing unit (CPU)
A management program such as an operating system (OS) manages the floating channel address (FCA) that defines the connection between each central processing unit (CPU) and input/output control unit (CHC).
can be freely connected to each input/output control unit (CHC) in cross mode, but when executing the initial program load (IPL), the central processing unit (CPU) has unique access. In particular, it connects to one input/output control unit (CHC) owned by one channel processor (CHP) that has already been installed, and executes an initial program load (IPL) in non-cross mode.

この接続状態は浮動チヤネルアドレス(FCA)
に定義され、サービスプロセツサ(SVP)3a,
3bがそれぞれ管理し、このサービスプロセツサ
(SVP)3a,3bは、例えば中央処理装置
(CPU)No.0の入出力制御装置(CHC)No.0との
間のパスにより、イニシヤルプログラムロード
(IPL)を実行し、そのイニシヤルプログラムロ
ード(IPL)の失敗を検出したときは、浮動チヤ
ネルアドレス(FCA)を一時的に交替パス〔例
えば中央処理装置(CPU)No.0と入出力制御装
置(CHC)No.1〕に切換えてイニシヤルプログ
ラムロード(IPL)をリトライする。
This connection state is a floating channel address (FCA)
defined in the service processor (SVP) 3a,
The service processors (SVP) 3a and 3b each manage the initial program load through a path between, for example, the input/output control unit (CHC) No. 0 of the central processing unit (CPU) No. 0. (IPL) and when a failure in the initial program load (IPL) is detected, the floating channel address (FCA) is temporarily set to an alternate path [for example, central processing unit (CPU) No. 0 and input/output control device (CHC) No. 1] and retry the initial program load (IPL).

このことによつて、イニシヤルプログラムロー
ド(IPL)が成功する確率を高めることができ、
また、イニシヤルプログラムロード(IPL)の失
敗時のリトライを動的に行うことが可能になる。
This increases the probability that the initial program load (IPL) will be successful.
Furthermore, it becomes possible to dynamically perform a retry when the initial program load (IPL) fails.

第3図はイニシヤルプログラムロード(IPL)
の実行を管理するテーブルを示しており、イニシ
ヤルプログラムロード(IPL)を実施する中央処
理装置CPUNo.0はノンクロスモードにおいて入
出力制御装置(CHC)No.0と一対一に接続され、
クロスモードにおいては、入出力制御装置
(CHC)No.0,1,2,3の何れか一つと浮動チ
ヤネルアドレス(FCA)を介して接続されるよ
うになつていることを示したものである。
Figure 3 shows the initial program load (IPL)
The central processing unit CPU No. 0 that executes the initial program load (IPL) is connected one-to-one with the input/output control unit (CHC) No. 0 in non-cross mode,
In cross mode, this indicates that it is connected to any one of input/output control unit (CHC) No. 0, 1, 2, or 3 via floating channel address (FCA). .

第3図のaはノンクロスモードにおいてサービ
スプロセツサSVP内に設定されたイニシヤルプ
ログラムロード(IPL)機番の0番によるイニシ
ヤルプログラムロードが失敗に終わり、イニシヤ
ルプログラムロード(IPL)機番が0番から1番
に変更された後を示す図である。
Figure 3 a shows that in non-cross mode, the initial program load (IPL) machine number 0 set in the service processor SVP fails, and the initial program load (IPL) machine number It is a figure which shows after being changed from the number 0 to the number 1.

同図のaのイニシヤルプログラムロード
(IPL)機番に示されている“1”は、交替パス
を用いてイニシヤルプログラムロード(IPL)を
リトライするための仮の入出力制御装置(CHC)
No.を示すものであつて、この仮の入出力制御装置
CHCNo.1に相当する値が浮動チヤネルアドレス
(FCA)に既に設定されているかを前記サービス
プロセツサ(SVP)が検索する。
The "1" shown in the initial program load (IPL) machine number in a in the figure is a temporary input/output control unit (CHC) for retrying the initial program load (IPL) using an alternate path.
It indicates the number of this temporary input/output control device.
The service processor (SVP) searches whether a value corresponding to CHC No. 1 has already been set in the floating channel address (FCA).

その検索の結果、既に浮動チヤネルアドレス
(FCA)に設定されている場合には、その入出力
制御装置(CHC)No.1がノンクロスモードにお
いてどの中央処理装置CPUNo.に接続されること
に定義されているかをサービスプロセツサ
(SVP)が検索する。この実施例ではその入出力
制御装置(CHC)No.1はノンクロスモードにお
いて中央処理装置(CPU)No.1に接続されるよ
うに定義されている。
As a result of the search, if the floating channel address (FCA) has already been set, it is defined to which central processing unit CPU No. that input/output control unit (CHC) No. 1 is connected in non-cross mode. The service processor (SVP) searches to see if the In this embodiment, the input/output control unit (CHC) No. 1 is defined to be connected to the central processing unit (CPU) No. 1 in the non-cross mode.

イニシヤルプログラムロード(IPL)はノンク
ロスモードにおいてのみ実行されるため、イニシ
ヤルプログラムロード(IPL)機番で指定されて
いる入出力制御装置CHCNo.1と対象の中央処理
装置(CPU)No.0を使用してイニシヤルプログ
ラムロード(IPL)のリトライを行うためには、
ノンクロスモードにおいて定義されている中央処
理装置(CPU)No.1を、イニシヤルプログラム
ロード(IPL)が実際に実行させられる中央処理
装置(CPU)No.0に、第3図のbに示すように
浮動チヤネルアドレス(FCA)内で入れ換える。
そして、その中央処理装置(CPU)No.を入れ換
えた状態で、イニシヤルプログラムロード
(IPL)のリトライを中央処理装置(CPU)No.0
に行わせる。
Since the initial program load (IPL) is executed only in non-cross mode, the input/output control unit CHC No. 1 specified by the initial program load (IPL) machine number and the target central processing unit (CPU) No. To retry the initial program load (IPL) using 0,
The central processing unit (CPU) No. 1 defined in the non-cross mode is changed to the central processing unit (CPU) No. 0 on which the initial program load (IPL) is actually executed, as shown in Figure 3b. Swap within the floating channel address (FCA) as shown below.
Then, with the central processing unit (CPU) No. 0 swapped, the initial program load (IPL) is retried using central processing unit (CPU) No. 0.
have it done.

以上のような作用により、中央処理装置
(CPU)No.0が、第4図のaで点線で囲んだ、チ
ヤネルプロセツサ(CHP)No.0の入出力制御装
置(CHC)No.0との間のパスでイニシヤルプロ
グラムロード(IPL)が失敗しても、第4図のb
で点線で囲んだ、中央処理装置(CPU)No.0と
チヤネルプロセツサ(CHP)No.0の入出力制御
装置(CHC)No.1との間のパスで、イニシヤル
プログラムロード(IPL)のリトライが可能にな
る。
As a result of the above actions, the central processing unit (CPU) No. 0 is connected to the input/output control unit (CHC) No. 0 of the channel processor (CHP) No. 0, which is surrounded by the dotted line in a in Fig. 4. Even if the initial program load (IPL) fails on the path between
Initial program load (IPL) is the path between central processing unit (CPU) No. 0 and input/output control unit (CHC) No. 1 of channel processor (CHP) No. 0, which is surrounded by a dotted line. can be retried.

なお、本発明は上記実施例に限るものではな
く、本発明の主旨に沿つて種々の応用と実施態様
をとり得る。
It should be noted that the present invention is not limited to the above-mentioned embodiments, and can be applied in various ways and implemented in accordance with the spirit of the present invention.

また、本発明の浮動チヤネルアドレス(FCA)
の切換手段はサービスプログラム(SVP)に限
るものではなく、同等な機能を有するハードウエ
アでも良い。
Additionally, the floating channel address (FCA) of the present invention
The switching means is not limited to the service program (SVP), but may be hardware with equivalent functionality.

また、本発明はマルチコンピユータシステムに
限ることなく複数のパスを備えていれば他のシン
グルのコンピユータシステムにも適応できること
はいうまでもない。
Furthermore, it goes without saying that the present invention is not limited to multi-computer systems, but can also be applied to other single computer systems as long as they are provided with a plurality of paths.

〔発明の効果〕〔Effect of the invention〕

本発明は、以上説明したように、中央処理装置
によつてノンクロスモードでイニシヤルプログラ
ムロードを行つた際に、このイニシヤルプログラ
ムロードが失敗しても、ノンクロスモードで定義
されている入出力制御装置を、クロスモードで選
択され設定されている接続可能な一つの入出力制
御装置に前記切換手段が置き換えて、前記中央処
理装置によるイニシヤルプログラムロードを再び
実行することができるので、イニシヤルプログラ
ムロードが失敗した場合において、自動的に交替
パスに切換えてリトライさせることが可能であ
り、イニシヤルプログラムロードの成功率を高め
コンピユータシステムの立上げが動的かつ効率的
に行われ得るのである。
As explained above, when the central processing unit performs an initial program load in the non-cross mode, even if this initial program load fails, the input defined in the non-cross mode is executed. The switching means replaces the output control device with one connectable input/output control device selected and set in the cross mode, and the initial program load by the central processing unit can be executed again. If the initial program load fails, it is possible to automatically switch to an alternate path and retry, increasing the success rate of the initial program load and starting up the computer system dynamically and efficiently. be.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理説明図、第2図は本発明
を実施したマルチコンピユータシステムの構成
図、第3図はイニシヤルプログラムロード
(IPL)の実行を管理するテーブルの説明図、第
4図は交替パスの切換説明図である。 1,1a〜1d……中央処理装置(CPU)、2
a〜2n……入出力制御装置(CHC)、3……切
換手段、3a+3b……サービスプロセツサ
(SVP)、4a,4b……主記憶制御装置
(MCU)、5a,5b……チヤネルプロセツサ
(CHP)。
Fig. 1 is an explanatory diagram of the principle of the present invention, Fig. 2 is a configuration diagram of a multi-computer system implementing the present invention, Fig. 3 is an explanatory diagram of a table for managing execution of initial program load (IPL), and Fig. 4 is an explanatory diagram of a table for managing execution of initial program load (IPL). The figure is an explanatory diagram of switching of alternate paths. 1, 1a to 1d...Central processing unit (CPU), 2
a to 2n...Input/output control unit (CHC), 3...Switching means, 3a+3b...Service processor (SVP), 4a, 4b...Main memory control unit (MCU), 5a, 5b...Channel processor (CHP).

Claims (1)

【特許請求の範囲】 1 中央処理装置1が1つの入出力制御装置2a
に接続されるように設定したノンクロスモード
と、 前記中央処理装置1が複数の入出力制御装置2
a〜2nの何れか選択されたものに接続されるよ
うに設定したクロスモードがあり、 このクロスモードで前記中央処理装置1と入出
力制御装置2a〜2nの論理的接続を切換える切
換手段3を有し、 この切換手段3で切換えられた論理的接続を定
義した情報を記憶し、 前記ノンクロスモードで前記中央処理装置1に
よるイニシヤルプログラムロードを行うイニシヤ
ルプログラムロード方法であつて、 前記中央処理装置1によつて前記ノンクロスモ
ードでイニシヤルプログラムロードを行い、 このイニシヤルプログラムロードが失敗した際
には、前記ノンクロスモードで設定されている入
出力制御装置2aを前記情報で記憶している入出
力制御装置に置き換えて、前記クロスモードで接
続可能な入出力制御装置を介して前記中央処理装
置1によるイニシヤルプログラムロードを再び行
うことを特徴とするイニシヤルプログラムロード
方法。
[Claims] 1. The central processing unit 1 is one input/output control device 2a.
a non-cross mode set so that the central processing unit 1 is connected to a plurality of input/output control devices 2;
There is a cross mode which is set to be connected to a selected one of the central processing unit 1 and the input/output control units 2a to 2n. an initial program loading method for storing information defining a logical connection switched by the switching means 3, and carrying out an initial program loading by the central processing unit 1 in the non-cross mode, the central The processing device 1 performs an initial program load in the non-cross mode, and when this initial program load fails, the input/output control device 2a set in the non-cross mode is stored with the information. An initial program loading method characterized in that the central processing unit 1 performs the initial program loading again via the input/output control device connectable in the cross mode in place of the input/output control device connected in the cross mode.
JP29717386A 1986-12-12 1986-12-12 Method for alternate path retry in initial program load Granted JPS63149750A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29717386A JPS63149750A (en) 1986-12-12 1986-12-12 Method for alternate path retry in initial program load

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29717386A JPS63149750A (en) 1986-12-12 1986-12-12 Method for alternate path retry in initial program load

Publications (2)

Publication Number Publication Date
JPS63149750A JPS63149750A (en) 1988-06-22
JPH05736B2 true JPH05736B2 (en) 1993-01-06

Family

ID=17843122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29717386A Granted JPS63149750A (en) 1986-12-12 1986-12-12 Method for alternate path retry in initial program load

Country Status (1)

Country Link
JP (1) JPS63149750A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3205184B2 (en) * 1994-08-12 2001-09-04 三菱鉛筆株式会社 Fired pencil lead and method for producing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593612A (en) * 1982-06-30 1984-01-10 Fujitsu Ltd Initial program loading processing system
JPS593610A (en) * 1982-06-30 1984-01-10 Fujitsu Ltd Ipl retry processing system
JPS59168528A (en) * 1983-03-16 1984-09-22 Nippon Telegr & Teleph Corp <Ntt> Initial program loading system

Also Published As

Publication number Publication date
JPS63149750A (en) 1988-06-22

Similar Documents

Publication Publication Date Title
JP4056471B2 (en) System for transferring to a processor
US6085333A (en) Method and apparatus for synchronization of code in redundant controllers in a swappable environment
JPWO1997010549A1 (en) Computer System
JPH05181823A (en) Method and apparatus for controlling block in block partitioning type process environment
JPH02267634A (en) Interrupt system
WO1997010549A1 (en) Electronic computer system
US5146605A (en) Direct control facility for multiprocessor network
US5537598A (en) System for installing processor control code
JP3765201B2 (en) Computer system
JPH05233162A (en) Data saving system and data processing system provided with maintenance function
JP2001022599A (en) Fault tolerant system, fault tolerant processing method, and fault tolerant control program recording medium
JP2001216171A (en) Virtual computer system
JPH05736B2 (en)
JP3512627B2 (en) Method for controlling and managing load volume I/O using alternate paths and duplication in IPL
JPH0430245A (en) Multiprocessor control system
JP2001229042A (en) Disk controller
JPS6269309A (en) Control system for initialization of peripheral device
JPH03229331A (en) Information processor
JPH0727468B2 (en) Redundant information processing device
JP2707308B2 (en) Multipurpose processor and data processing system with multipurpose processor
JP2762453B2 (en) Input / output configuration change method
JP2000099360A (en) Double system
JPS62243498A (en) Main storage device management system
JPH02213964A (en) Memory copying method
JPS6024648A (en) Determination processing method of central processing unit incorporated in virtual computer system

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees