JPH0574310B2 - - Google Patents

Info

Publication number
JPH0574310B2
JPH0574310B2 JP58213791A JP21379183A JPH0574310B2 JP H0574310 B2 JPH0574310 B2 JP H0574310B2 JP 58213791 A JP58213791 A JP 58213791A JP 21379183 A JP21379183 A JP 21379183A JP H0574310 B2 JPH0574310 B2 JP H0574310B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
winding
drive
feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58213791A
Other languages
Japanese (ja)
Other versions
JPS60106374A (en
Inventor
Akihiro Sugawara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP58213791A priority Critical patent/JPS60106374A/en
Publication of JPS60106374A publication Critical patent/JPS60106374A/en
Publication of JPH0574310B2 publication Critical patent/JPH0574310B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5383—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a self-oscillating arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 [発明の属する技術分野] 本発明はスイツチング電源に用いられる2石式
のインバータ回路のスイツチング動作の改善に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Field of the Invention] The present invention relates to an improvement in the switching operation of a two-stone inverter circuit used in a switching power supply.

[従来の技術] スイツチング電源のDC→AC変換部に用いられ
る2石式の他励式インバータ回路においては、2
個のトランジスタが交互にオンオフを繰り返すよ
うになつている。第1図は従来のこの種の装置の
構成概念を示す図である。図において、Q1,Q2
はそれぞれ交互にオンオフするトランジスタ、
1,2はそれぞれ各トランジスタを駆動するドラ
イブ回路、TはトランジスタQ1,Q2によつて駆
動される出力トランス、L1,L1′は該トランスの
1次巻線、L2,L2′は2次巻線である。入力電圧
VinはトランジスタQ1,Q2の共通接続点Aと1次
巻線L1,L1′の共通接続点Bとの間に印加される
ようになつている。インバータ出力は出力トラン
スTの2次側から取り出される。このような方式
のインバータ回路においては、2個のトランジス
タQ1,Q2が同時にオン状態になることは、素子
の破壊につながるので絶対に避けなければならな
い。このため、トランジスタのスイツチング動作
に必ず時間遅れが伴うことから、これらの時間を
見込んで2個のトランジスタが双方ともオフにな
る時間を設定している。第2図はスイツチング動
作のタイミングを示すタイミングチヤートであ
る。図において、S1はトランジスタQ1のベース
電流を、S2はトランジスタQ2のベース電流を、
S3はトランジスタQ1のコレクタ電流を、S4はト
ランジスタQ2のコレクタ電流をそれぞれ示して
いる。図のΔt1は、トランジスタ(この場合は
Q1)がオンからオフになる時の時間遅れを示す。
図より明らかなように、時間遅れΔt1はトランジ
スタがオフからオンになる時間にくらべてかなり
大きい。その原因は主としてトランジスタの蓄積
時間(ストレージタイム)のせいである。そこ
で、Q2がオフになつてからQ1がオンになるまで
の間に図に示すような遅れ時間(デツドタイム)
Δt2を必ず設けておく必要がある。遅れ時間Δt1
は、トランジスタの種類は勿論、ドライブ条件、
付加の大小、温度等によつても変化するので、設
計にあたつては十分な注意が必要であると共に、
遅れ時間Δt2の存在はスイツチングのデユーテイ
を下げ、周波数を上げられない原因になつてい
る。一方、過飽和リアクトルの飽和現象を利用し
た自励式のインバータにおいては、一方のトラン
ジスタが確実にオフになつてから他方のトランジ
スタがオンになるという特性を有しているので、
両方のトランジスタが同時にオンなる現象(クロ
スカレント)は理想的に生じない。
[Prior art] In a two-stone separately excited inverter circuit used in the DC→AC conversion section of a switching power supply, two
The transistors are designed to alternately turn on and off. FIG. 1 is a diagram showing the structural concept of a conventional device of this type. In the figure, Q 1 , Q 2
are transistors that are turned on and off alternately,
1 and 2 are drive circuits that drive each transistor, T is an output transformer driven by transistors Q 1 and Q 2 , L 1 and L 1 ' are primary windings of the transformer, and L 2 and L 2 ' is the secondary winding. input voltage
Vin is applied between the common connection point A of the transistors Q 1 and Q 2 and the common connection point B of the primary windings L 1 and L 1 '. The inverter output is taken out from the secondary side of the output transformer T. In this type of inverter circuit, it is absolutely necessary to avoid turning on the two transistors Q 1 and Q 2 at the same time, as this will lead to destruction of the device. For this reason, since there is always a time delay involved in the switching operation of the transistor, the time during which both transistors are turned off is set in consideration of this time. FIG. 2 is a timing chart showing the timing of the switching operation. In the figure, S 1 is the base current of transistor Q 1 , S 2 is the base current of transistor Q 2 ,
S 3 indicates the collector current of transistor Q 1 , and S 4 indicates the collector current of transistor Q 2 . Δt 1 in the figure is the transistor (in this case
Q1 ) indicates the time delay when turning from on to off.
As is clear from the figure, the time delay Δt 1 is considerably larger than the time required for the transistor to turn on from off. This is mainly due to the storage time of the transistor. Therefore, there is a delay time (dead time) as shown in the figure between when Q 2 turns off and when Q 1 turns on.
It is necessary to provide Δt 2 . Delay time Δt 1
Of course, the type of transistor, drive conditions,
It changes depending on the amount of addition, temperature, etc., so sufficient care must be taken when designing.
The existence of the delay time Δt 2 lowers the switching duty, making it impossible to increase the frequency. On the other hand, a self-excited inverter that utilizes the saturation phenomenon of a supersaturated reactor has the characteristic that one transistor is definitely turned off before the other transistor is turned on.
Ideally, a phenomenon in which both transistors are turned on at the same time (cross current) does not occur.

[発明の目的] 本発明はこのような点に鑑みてなされたもので
あつて、スイツチング電源等い用いられる2石式
の他励式インバータにおいて、その素子破壊の原
因の一つである2個のトランジスタが同時にオン
になる現象を回避すると共に、スイツチングのデ
ツドタイムを無くしてスイツチング周波数の高周
液化が可能なインバータ回路を実現したものであ
る。
[Purpose of the Invention] The present invention has been made in view of the above-mentioned points. In a two-stone separately excited inverter used in a switching power supply, etc., two The present invention realizes an inverter circuit that avoids the phenomenon in which transistors are turned on at the same time, eliminates switching dead time, and can achieve high switching frequencies.

[発明の構成] このような目的を達成する本発明は、入力電圧
Vioを交互にオンオフする一対のトランジスタ
Q1,Q2を有するスイツチング回路10と、該ス
イツチング回路に接続された出力トランスT1と、
該出力トランジスタに巻回された帰還巻線L3の
出力を受ける帰還回路20と、該帰還回路の出力
を駆動巻線L4を介して前記スイツチング回路の
駆動部に伝えるドライブトランスT2とを有する
インバータ回路において、次の構成としたもので
ある。
[Structure of the Invention] The present invention achieves the above object by adjusting the input voltage
A pair of transistors that alternately turn on and off V io
a switching circuit 10 having Q 1 and Q 2 ; an output transformer T 1 connected to the switching circuit;
A feedback circuit 20 that receives the output of the feedback winding L3 wound around the output transistor, and a drive transformer T2 that transmits the output of the feedback circuit to the drive section of the switching circuit via the drive winding L4 . The inverter circuit has the following configuration.

即ち、前記駆動巻線の両端に直列接続された抵
抗R1と過飽和リアクトルSCの回路と、該抵抗の
両端に接続された双方向性の半導体スイツチD2
と、該半導体スイツチを外部の制御信号に従つて
オンオフするトランジスタQ3を設けている。
That is, a circuit including a resistor R 1 and a supersaturation reactor SC connected in series to both ends of the drive winding, and a bidirectional semiconductor switch D 2 connected to both ends of the resistor.
and a transistor Q3 that turns on and off the semiconductor switch according to an external control signal.

そして、該トランジスタQ3に外部発振器から
発振周波数(2f)をオンオフ制御信号を供給し、
該半導体スイツチのオンにより該抵抗をバイパス
すると共に該過飽和リアクトルが飽和した時点で
前記駆動巻線を短絡し、しかして前記スイツチン
グ回路が該発振器周波数の半分(f)でスイツチング
することを特徴としている。
Then, an oscillation frequency (2f) on/off control signal is supplied from an external oscillator to the transistor Q3 ,
When the semiconductor switch is turned on, the resistor is bypassed and the drive winding is short-circuited when the supersaturation reactor is saturated, so that the switching circuit switches at half (f) of the oscillator frequency. .

[作用] 外部の発振器から送られるオンオフ制御信号を
トランジスタQ3と半導体スイツチD2に与えるこ
とにより、スイツチング回路にある2個のトラン
ジスタのオンオフを制御している。この場合、過
飽和リアクトルSCを介在させ、過飽和リアクト
ルの飽和を用いてオンオフの反転タイミングを得
ているので、トランジスタQ1,Q2のインタロツ
クがとれる。抵抗R1が過飽和リアクトルSCと直
列に接続されているので、半導体スイツチのオン
オフに同期して駆動巻線の短絡が発生し、これに
よりスイツチング回路がオンオフする。
[Operation] By applying an on/off control signal sent from an external oscillator to the transistor Q3 and the semiconductor switch D2 , the on/off of the two transistors in the switching circuit is controlled. In this case, since the supersaturated reactor SC is interposed and the on/off inversion timing is obtained using the saturation of the supersaturated reactor, interlock between the transistors Q 1 and Q 2 can be achieved. Since the resistor R1 is connected in series with the supersaturation reactor SC, a short circuit occurs in the drive winding in synchronization with the on/off of the semiconductor switch, thereby turning on/off the switching circuit.

[実施例] 第3図は、本発明の一実施例を示す電気的構成
図である。図において、10は入力電圧Vinを断
続するスイツチング回路、Rsを該スイツチング
回路に起動電流を与える起動抵抗、20は帰還回
路、T1は出力トランス、T2は帰還回路20の出
力をスイツチング回路10の駆動部に伝えるドラ
イブトランスである。出力トランスT1は1次巻
線L1,L1′2次巻線L2,L2′及び3次巻線(帰還巻
線)L3によつて構成されている。スイツチング
回路10はスイツチングトランジスタQ1,Q2、
ダイオードD1、キヤパシタCとにより構成され
ている。ダイオードD1とキヤパシタCはトラン
ジスタQ1,Q2がオンからオフへ切り換わる時に、
そのベース・エミツタ間に逆バイアスを与えるた
めのものである。帰還回路20は、出力トランス
T1の帰還巻線L3、帰還抵抗Rf、駆動巻線L4より
構成されている。帰還抵抗Rfは出力トランスT1
の帰還巻線L3から駆動巻線L4へ帰還される帰還
電流Ifの値を定める。ドライブトランスT2は、1
次巻線(駆動巻線)L4および2次巻線L5,L5′に
よつて構成されている。SCは帰還回路20にそ
の一端が接続された過飽和リアクトル、R1は該
過飽和リアクトルと直列接続された抵抗でその他
端は帰還回路20に接続されている。D2はその
一端aが過飽和リアクトルSCと抵抗R1の共通接
続点に、他端bが帰還回路20に接続された双方
向性の半導体スイツチである。該半導体スイツチ
としては例えばダイオードスイツチが用いられ
る。該半導体スイツチの他方の接続点の両端c,
dにはトランジスタQ3のコレクタ、エミツタが
それぞれ接続されている。そして、該トランジス
タは外部パルス信号によつてオンオフされるよう
になつている。このように構成された装置の動作
を説明すれば、以下の通りである。
[Embodiment] FIG. 3 is an electrical configuration diagram showing an embodiment of the present invention. In the figure, 10 is a switching circuit that switches on and off the input voltage Vin, Rs is a starting resistor that provides a starting current to the switching circuit, 20 is a feedback circuit, T 1 is an output transformer, and T 2 is a switching circuit that connects the output of the feedback circuit 20 to the switching circuit 10. This is a drive transformer that transmits information to the drive unit. The output transformer T 1 is composed of a primary winding L 1 , L 1 ′, a secondary winding L 2 , L 2 ′, and a tertiary winding (feedback winding) L 3 . The switching circuit 10 includes switching transistors Q 1 , Q 2 ,
It is composed of a diode D 1 and a capacitor C. Diode D 1 and capacitor C are connected when transistors Q 1 and Q 2 switch from on to off.
This is to provide a reverse bias between the base and emitter. The feedback circuit 20 is an output transformer.
It consists of a feedback winding L 3 of T 1 , a feedback resistor Rf, and a drive winding L 4 . Feedback resistor Rf is output transformer T 1
The value of the feedback current If fed back from the feedback winding L 3 to the drive winding L 4 is determined. Drive transformer T 2 is 1
It is composed of a secondary winding (drive winding) L 4 and secondary windings L 5 and L 5 '. SC is a supersaturated reactor with one end connected to the feedback circuit 20, and R1 is a resistor connected in series with the supersaturated reactor, and the other end is connected to the feedback circuit 20. D2 is a bidirectional semiconductor switch whose one end a is connected to the common connection point of the supersaturation reactor SC and the resistor R1 , and the other end b is connected to the feedback circuit 20. For example, a diode switch is used as the semiconductor switch. both ends c of the other connection point of the semiconductor switch,
d is connected to the collector and emitter of transistor Q3 , respectively. The transistor is turned on and off by an external pulse signal. The operation of the device configured as described above will be explained as follows.

定常動作状態においては、スイツチングトラン
ジスタQ1,Q2は交互にオンオフを繰り返してい
る。このとき、帰還巻線L3から帰還される帰還
電流Ifは、ドライブトランスT2の巻線の巻数比に
従つてベース電流として2次巻線L5,L5′に現わ
れ、スイツチングトランジスタQ1,Q2を駆動す
る。この時のベース電流IB1は次式で表される。
In a steady state of operation, switching transistors Q 1 and Q 2 are alternately turned on and off. At this time, the feedback current If fed back from the feedback winding L 3 appears as a base current in the secondary windings L 5 and L 5 ' according to the turns ratio of the winding of the drive transformer T 2 , and flows through the switching transistor Q. 1 and Q2 . The base current IB1 at this time is expressed by the following equation.

IB1=If・N11/N12 (1) ここで、N11を駆動巻線L4の巻数、N12はドラ
イブトランスT2の2次巻線L5の巻数である。過
飽和リアクトルSCはその両端に印加される電圧
の時間積分値がその飽和磁束に達すると急激にイ
ンダクタンスが低下する。図に示す回路は原理的
にはこの飽和和リアクトルの飽和現象を利用して
スイツチングトランジスタQ1,Q2をオンオフす
るものである。従来の自動式の場合と異なるとこ
らは、半導体スイツチD2とトランジスタQ3によ
るスイツチ回路で発振周波数を制御している点に
ある。即ち、トランジスタQ3のベースに印加さ
れる駆動パルスにより発振周波数が制御される。
その印加周波数は発振周波数がfのとき2fとな
る。以上の説明よりわかるように、本発明はクロ
スカレントが生じる他励式の欠点を、過飽和リア
クトルを用いた自励式の長所でおぎない、クロス
カレントを無くしたものである。
IB 1 =If·N 11 /N 12 (1) Here, N 11 is the number of turns of the drive winding L 4 and N 12 is the number of turns of the secondary winding L 5 of the drive transformer T 2 . The inductance of the supersaturated reactor SC sharply decreases when the time-integrated value of the voltage applied across it reaches its saturation magnetic flux. In principle, the circuit shown in the figure turns on and off the switching transistors Q 1 and Q 2 by utilizing the saturation phenomenon of the saturation sum reactor. The difference from conventional automatic systems is that the oscillation frequency is controlled by a switch circuit consisting of semiconductor switch D 2 and transistor Q 3 . That is, the oscillation frequency is controlled by the drive pulse applied to the base of transistor Q3 .
The applied frequency is 2f when the oscillation frequency is f. As can be seen from the above description, the present invention eliminates the cross current by overcoming the drawback of the separately excited type, which causes cross current, with the advantage of the self excited type using a supersaturated reactor.

以下本発明の具体的動作を、第4図のタイミン
グチヤートを参照しつつ説明する。第4図におい
て、P1はトランジスタQ1のコレクタ・エミツタ
間電圧応Vce1の波形を、P2はトランジスタQ2の
コレクタ・エミツタ間電圧Vce2の波形を、P3は
トランジスタQ1のコレクタ電流Ic1の波形を、P4
は帰還巻線L3の両端に誘起される電圧V22を、P5
は帰還電流Ifを、P6はドライブトランスT2の2
次巻線L5の両端に誘起される電圧V12を、P7はト
ラジスタQ1のベース電流IB1を、P8はトランジス
タQ1のベース・エミツタ間電圧Vbe1を、P9は駆
動巻線L4の両端にかかる電圧V11を、P10を過飽
和リアクトルSCにかかる電圧Vscを、P11は過飽
和リアクトルSCに流れる電流Iscを、P12は外部
入力周波数(2f)をそれぞれ示している。
The specific operation of the present invention will be explained below with reference to the timing chart of FIG. In Figure 4, P 1 is the waveform of the collector-emitter voltage Vce 1 of the transistor Q 1 , P 2 is the waveform of the collector-emitter voltage Vce 2 of the transistor Q 2 , and P 3 is the waveform of the collector-emitter voltage Vce 2 of the transistor Q 1. The waveform of current Ic 1 is P 4
is the voltage V22 induced across the feedback winding L3 , P5
is the feedback current If, P 6 is the 2 of the drive transformer T 2
The voltage V 12 induced across the next winding L 5 , P 7 the base current IB 1 of the transistor Q 1 , P 8 the base-emitter voltage Vbe 1 of the transistor Q 1 , P 9 the drive winding The voltage V 11 applied to both ends of the line L 4 is shown, P 10 is the voltage Vsc applied to the supersaturation reactor SC, P 11 is the current Isc flowing to the supersaturation reactor SC, and P 12 is the external input frequency (2f). .

トランジスタQ1,Q2の動作は対称であるので、
以下はトランジスタQ1に着目して説明する。起
動抵抗Rsを介して起動電流が入力すると、トラ
ンジスタQ1,Q2の何れかがオンになる。今、Q1
がオンになつたとすると、出力トランスT1には
第3図中に矢印で示したような電圧V21,V22が
現れる。(図の)。この時、巻線L3からL4へ向
かつて帰還電流Ifが流れる。帰還電流Ifは次式で
表される。
Since the operations of transistors Q 1 and Q 2 are symmetrical,
The following explanation focuses on transistor Q1 . When a starting current is input via the starting resistor Rs, either transistor Q 1 or Q 2 is turned on. Now, Q 1
When turned on, voltages V 21 and V 22 as shown by arrows in FIG. 3 appear in the output transformer T 1 . (Figure). At this time, a feedback current If flows from winding L3 to L4 . The feedback current If is expressed by the following formula.

If=V22−V11/Rf (2) ここで、帰還抵抗の値としてその識別信号をそ
のまま用いた。駆動巻線L4の両端にかかる電圧
V11は、次式で与えられる。
If=V 22 −V 11 /Rf (2) Here, the identification signal was used as it was as the value of the feedback resistor. Voltage across drive winding L 4
V 11 is given by the following equation.

V11=V11/N12・V12=V11/N12(Vf+Vbe1) (3) ここで、VfはダイオードD1の順方向電圧降下
である。このときのトランジスタQ1のベース電
流IB1は次式で与えられる。
V 11 = V 11 /N 12 · V 12 = V 11 /N 12 (Vf + Vbe 1 ) (3) Here, Vf is the forward voltage drop of diode D 1 . The base current IB 1 of the transistor Q 1 at this time is given by the following equation.

IB1=If・V11/N12 (4) 過飽和リアクトルSCの両端には抵抗R1を通し
て電圧V11が加わるが、リアクトルSCのインピー
ダンスは抵抗R1のそれに比較して十分大きいの
で、リアクトルSCにはほとんど電圧V11がかかる
とみてよい。この電圧によりリアクトルSCの磁
束は時間とともに増加する。この磁束はリアクト
ルSCの飽和磁束に達すると、該リアクトルのイ
ンピーダンスは急激に減少し、ほとんど短絡状態
となる。図のP10に示す期間tsがリアクトルSCが
飽和する時間である。この時間は、リアクトル
SCの材質、形状及びその巻数等によつて決まり、
ここでは以下のように設定してある。
IB 1 = If・V 11 /N 12 (4) Voltage V 11 is applied to both ends of supersaturated reactor SC through resistor R 1 , but since the impedance of reactor SC is sufficiently large compared to that of resistor R 1 , reactor SC It can be assumed that almost a voltage of V 11 is applied to . This voltage causes the magnetic flux of the reactor SC to increase over time. When this magnetic flux reaches the saturation magnetic flux of the reactor SC, the impedance of the reactor decreases rapidly and almost becomes a short circuit state. The period ts shown at P10 in the figure is the time when the reactor SC is saturated. At this time, the reactor
Determined by SC material, shape, number of turns, etc.
Here, the settings are as follows.

1/4Ts<ts<1/2Ts (5) ここで、Tsはインターバルの発振周期である。
なお、リアクトルSCが飽和したとき、抵抗R1を
流れる電流は、帰還電流Ifに比べて十分小さくな
るように設定しておく。
1/4Ts<ts<1/2Ts (5) Here, Ts is the oscillation period of the interval.
Note that when the reactor SC is saturated, the current flowing through the resistor R1 is set to be sufficiently smaller than the feedback current If.

リアクトルSCが飽和した状態で、外部発振器
(図示せず)から発振周波数2f(f=1/Ts)が
入力し、トランジスタQ3がオンになる(図の
)。これにより巻線L4の両端は半導体スイツチ
D2、トランジスタQ3および飽和したリアクトル
SCにより短絡され、帰還電流Ifの大部分はリア
クトルSCの方に流れる。また、電圧V11は減少
し、従つて電圧V12も減少する。この時、キヤパ
シタCの両端の電位によりトランジスタQ1のベ
ース電流が逆方向へ流れてトランジスタQ1に蓄
積されていた蓄積電荷を引き抜く(図の)。ト
ランジスタQ1の蓄積電荷が引き抜かれ、該トラ
ンジスタが完全にオフになると(図の)、出力
トランジスタT1の各部の電圧は第3図に示す向
きと反対になり、リアクトルSCの再び高インピ
ーダンスとなり、それまでの磁束をリセツトしな
がら逆方向の飽和へと向かう。この時第3図に示
す向きと逆向きに現れた電圧V11、帰還電流Ifに
より帰還信号はドライブトランスT2を逆方向に
伝わり、2次巻線L5′はQ1とペアのトランジスタ
Q2をオンにする。トランジスタQ2がオフになつ
ている状態から、トランジスタQ1がオンになる
ときの動作についても同様であるので説明は省略
する。以上説明したように、本発明の場合、スイ
ツチングトランジスタのオンは必ず他方のトラン
ジスタがオフしてからになるので、自動的にイン
タロツクがとられ前述したようなクロスカレント
は生じない。
When the reactor SC is saturated, an oscillation frequency 2f (f=1/Ts) is input from an external oscillator (not shown), and the transistor Q3 is turned on (as shown). As a result, both ends of winding L 4 are connected to semiconductor switches.
D 2 , transistor Q 3 and saturated reactor
It is short-circuited by SC, and most of the feedback current If flows toward reactor SC. Also, the voltage V 11 decreases and therefore the voltage V 12 also decreases. At this time, the base current of the transistor Q1 flows in the opposite direction due to the potential across the capacitor C, drawing out the accumulated charge stored in the transistor Q1 (as shown in the figure). When the accumulated charge of the transistor Q1 is extracted and the transistor is completely turned off (as shown in the figure), the voltages at various parts of the output transistor T1 become opposite to the direction shown in Figure 3, and the reactor SC becomes high impedance again. , while resetting the magnetic flux up to that point, it moves towards saturation in the opposite direction. At this time, due to the voltage V 11 appearing in the opposite direction to that shown in Figure 3 and the feedback current If, the feedback signal is transmitted through the drive transformer T 2 in the opposite direction, and the secondary winding L 5 ' is connected to the transistor paired with Q 1 .
Turn on Q2 . The operation when the transistor Q 1 is turned on from the state where the transistor Q 2 is turned off is also the same, so a description thereof will be omitted. As explained above, in the case of the present invention, one switching transistor is always turned on after the other transistor is turned off, so interlock is automatically established and the above-mentioned cross current does not occur.

[発明の効果] 以上、詳細に説明したように、本発明によれ
ば、駆動巻線の両端に抵抗と過飽和リアクトルを
直列接続し、更に該抵抗の両端に双方向性の半導
体スイツチを接続し、このスイツチを別途設けた
発信器出力によりオンオフするようにして、他励
式の2石式インバータにおいて、そのスイツチン
グ素子の破壊原因の一つであるクロスカレントを
自励式インバータの特徴である一方のトランジス
タがオフになつてから他方のトランジスタがオン
になるというインタロツク作用を用いて回避する
ことができる。更に、トランジスタの駆動回路が
従来の方式であると各トランジスタごとに必要で
あつたのが、本発明によれば1個のトランス、1
個のタイミング回路で実現できる。前者の特徴に
より、素子のバラツキ、温度、負荷電流によるタ
イミングを変動等、設定等に考慮しなければなら
なかつた種々の問題を解決し、また完全な矩形波
出力が得られる等、デユーテイの改善や高周波ス
イツチングを可能して部品の小形化や装置価格の
低下、応答特性の改善等がはがれる。後者の特徴
により回路に簡略化、部品点数の減少等が見込ま
れる。
[Effects of the Invention] As described in detail above, according to the present invention, a resistor and a supersaturation reactor are connected in series to both ends of a drive winding, and a bidirectional semiconductor switch is further connected to both ends of the resistor. This switch is turned on and off by the output of a separately provided oscillator, and in a separately excited two-stone inverter, the cross current, which is one of the causes of destruction of the switching elements, is eliminated by one transistor, which is a characteristic of a self-commutated inverter. This can be avoided by using an interlock effect in which one transistor is turned off before the other transistor is turned on. Furthermore, the transistor drive circuit required for each transistor in the conventional system, but according to the present invention, one transformer and one transistor are required.
This can be realized with a single timing circuit. The former feature solves various problems that had to be taken into account in settings, such as timing fluctuations due to element variations, temperature, and load current, and improves duty by providing perfect square wave output. This enables high-frequency switching and allows for smaller parts, lower equipment costs, and improved response characteristics. The latter feature is expected to simplify the circuit and reduce the number of parts.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来回路例を示す図、第2図はスイツ
チング時のタイミングチヤート、第3図は本発明
の一実施例を示す電気的構成図、第4図は各部の
タイミングチヤートを示す図である。 1,2……ドライブ回路、10……スイツチン
グ回路、20……帰還回路、T,T1……出力ト
ランス、T2……ドライブトランス、L1,L1′……
1次巻線、L2,L2′……2次巻線、L3……帰還巻
線、L4……駆動巻線、L5,L5′……2次巻線、
Q1,〜Q3……トランジスタ、D1……ダオエード、
D2……半導体スイツチ、C……キヤパシタ、Rs,
Rf,R1……抵抗。
Fig. 1 is a diagram showing an example of a conventional circuit, Fig. 2 is a timing chart during switching, Fig. 3 is an electrical configuration diagram showing an embodiment of the present invention, and Fig. 4 is a diagram showing a timing chart of each part. be. 1, 2...Drive circuit, 10...Switching circuit, 20...Feedback circuit, T, T1 ...Output transformer, T2 ...Drive transformer, L1 , L1 '...
Primary winding, L2 , L2 '...Secondary winding, L3 ...Feedback winding, L4 ...Drive winding, L5 , L5 '...Secondary winding,
Q 1 , ~Q 3 ... transistor, D 1 ... Daoade,
D 2 ...Semiconductor switch, C...Capacitor, Rs,
Rf, R1 ...Resistance.

Claims (1)

【特許請求の範囲】 1 入力電圧Vioを交互にオンオフする一対のト
ランジスタQ1,Q2を有するスイツチング回路1
0と、 該スイツチング回路に接続された出力トランス
T1と、 該出力トランスに巻回された帰還巻線L3の出
力を受ける帰還回路20と、 該帰還回路の出力を駆動巻線L4を介して前記
スイツチング回路の駆動部に伝えるドライブトラ
ンスT2と、 を有するインバータ回路において、 前記駆動巻線の両端に直列接続された抵抗R1
と過飽和リアクトルSCの回路と、 該抵抗の両端に接続された双方向性の半導体ス
イツチD2と、 該半導体スイツチを外部の制御信号に従つてオ
ンオフするトランジスタQ3を設け、 該トランジスタQ3に外部発振器から発振周波
数(2f)をオンオフ制御信号を供給し、該半導体
スイツチのオンにより該抵抗をバイパスすると共
に該過飽和リアクトルが飽和した時点で前記駆動
巻線を短絡し、しかして前記スイツチング回路が
該発振器周波数の半分(f)でスイツチングすること
を特徴とするインバータ回路。
[Claims] 1. Switching circuit 1 having a pair of transistors Q 1 and Q 2 that alternately turn on and off the input voltage V io
0 and the output transformer connected to the switching circuit.
T1 , a feedback circuit 20 that receives the output of the feedback winding L3 wound around the output transformer, and a drive transformer that transmits the output of the feedback circuit to the drive section of the switching circuit via the drive winding L4 . In an inverter circuit having T 2 and a resistor R 1 connected in series across the drive winding,
A bidirectional semiconductor switch D2 connected to both ends of the resistor, and a transistor Q3 that turns on and off the semiconductor switch according to an external control signal are provided. An oscillation frequency (2f) is supplied as an on/off control signal from an external oscillator, and when the semiconductor switch is turned on, the resistor is bypassed, and when the supersaturation reactor is saturated, the drive winding is short-circuited, and the switching circuit is turned on. An inverter circuit characterized in that switching is performed at half (f) of the oscillator frequency.
JP58213791A 1983-11-14 1983-11-14 Inverter circuit Granted JPS60106374A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58213791A JPS60106374A (en) 1983-11-14 1983-11-14 Inverter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58213791A JPS60106374A (en) 1983-11-14 1983-11-14 Inverter circuit

Publications (2)

Publication Number Publication Date
JPS60106374A JPS60106374A (en) 1985-06-11
JPH0574310B2 true JPH0574310B2 (en) 1993-10-18

Family

ID=16645109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58213791A Granted JPS60106374A (en) 1983-11-14 1983-11-14 Inverter circuit

Country Status (1)

Country Link
JP (1) JPS60106374A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04314667A (en) * 1991-04-12 1992-11-05 Mitsubishi Electric Corp Room heater for vehicle
JPH05213190A (en) * 1992-02-06 1993-08-24 Mitsubishi Electric Corp Heater for vehicle

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5625353Y2 (en) * 1976-12-29 1981-06-15
JPS5833791B2 (en) * 1977-11-22 1983-07-22 電設機器工業株式会社 Inverter
JPS5943835Y2 (en) * 1979-03-16 1984-12-27 電設機器工業株式会社 Orthogonal conversion power supply circuit

Also Published As

Publication number Publication date
JPS60106374A (en) 1985-06-11

Similar Documents

Publication Publication Date Title
US4007413A (en) Converter utilizing leakage inductance to control energy flow and improve signal waveforms
JPH05268764A (en) AC current detector and power supply circuit
JPH0357713B2 (en)
US3361952A (en) Driven inverter circuit
JP2544720B2 (en) Device for generating deflection current in deflection winding
JPH0550234B2 (en)
US4899065A (en) Pre-drive circuit
JP2635553B2 (en) Device that generates output current at input frequency
US2954531A (en) Transistor oscillator
JPS60106374A (en) Inverter circuit
JPS592573Y2 (en) Constant voltage power supply circuit
JP3397456B2 (en) DC-DC converter
JPS58161471A (en) Switch mode power source circuit
JP2867676B2 (en) Synchronous rectification circuit
JPS6029240Y2 (en) Transistor drive circuit
JPH031914B2 (en)
JPH04340366A (en) Dc-dc converter control device
SU1541723A1 (en) Device for control of transistor power switch
SU664266A1 (en) Transistorized frequency-filled pulse shaper for control of thyristors
JPS60106373A (en) Self-excited inverter circuit
RU1775828C (en) Resonant converter power bipolar transistors control method
JPS58151721A (en) Transistor driving circuit
JPH0349568A (en) Inverter device
JPH0145265Y2 (en)
JPS5941665Y2 (en) horizontal drive circuit