JPH0574310B2 - - Google Patents
Info
- Publication number
- JPH0574310B2 JPH0574310B2 JP58213791A JP21379183A JPH0574310B2 JP H0574310 B2 JPH0574310 B2 JP H0574310B2 JP 58213791 A JP58213791 A JP 58213791A JP 21379183 A JP21379183 A JP 21379183A JP H0574310 B2 JPH0574310 B2 JP H0574310B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- winding
- drive
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5383—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a self-oscillating arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
［発明の属する技術分野］
本発明はスイツチング電源に用いられる２石式
のインバータ回路のスイツチング動作の改善に関
する。
のインバータ回路のスイツチング動作の改善に関
する。
［従来の技術］
スイツチング電源のDC→AC変換部に用いられ
る２石式の他励式インバータ回路においては、２
個のトランジスタが交互にオンオフを繰り返すよ
うになつている。第１図は従来のこの種の装置の
構成概念を示す図である。図において、Q1，Q2
はそれぞれ交互にオンオフするトランジスタ、
１，２はそれぞれ各トランジスタを駆動するドラ
イブ回路、ＴはトランジスタQ1，Q2によつて駆
動される出力トランス、L1，L1′は該トランスの
１次巻線、L2，L2′は２次巻線である。入力電圧
VinはトランジスタQ1，Q2の共通接続点Ａと１次
巻線L1，L1′の共通接続点Ｂとの間に印加される
ようになつている。インバータ出力は出力トラン
スＴの２次側から取り出される。このような方式
のインバータ回路においては、２個のトランジス
タQ1，Q2が同時にオン状態になることは、素子
の破壊につながるので絶対に避けなければならな
い。このため、トランジスタのスイツチング動作
に必ず時間遅れが伴うことから、これらの時間を
見込んで２個のトランジスタが双方ともオフにな
る時間を設定している。第２図はスイツチング動
作のタイミングを示すタイミングチヤートであ
る。図において、S1はトランジスタQ1のベース
電流を、S2はトランジスタQ2のベース電流を、
S3はトランジスタQ1のコレクタ電流を、S4はト
ランジスタQ2のコレクタ電流をそれぞれ示して
いる。図のΔt1は、トランジスタ（この場合は
Q1）がオンからオフになる時の時間遅れを示す。
図より明らかなように、時間遅れΔt1はトランジ
スタがオフからオンになる時間にくらべてかなり
大きい。その原因は主としてトランジスタの蓄積
時間（ストレージタイム）のせいである。そこ
で、Q2がオフになつてからQ1がオンになるまで
の間に図に示すような遅れ時間（デツドタイム）
Δt2を必ず設けておく必要がある。遅れ時間Δt1
は、トランジスタの種類は勿論、ドライブ条件、
付加の大小、温度等によつても変化するので、設
計にあたつては十分な注意が必要であると共に、
遅れ時間Δt2の存在はスイツチングのデユーテイ
を下げ、周波数を上げられない原因になつてい
る。一方、過飽和リアクトルの飽和現象を利用し
た自励式のインバータにおいては、一方のトラン
ジスタが確実にオフになつてから他方のトランジ
スタがオンになるという特性を有しているので、
両方のトランジスタが同時にオンなる現象（クロ
スカレント）は理想的に生じない。
る２石式の他励式インバータ回路においては、２
個のトランジスタが交互にオンオフを繰り返すよ
うになつている。第１図は従来のこの種の装置の
構成概念を示す図である。図において、Q1，Q2
はそれぞれ交互にオンオフするトランジスタ、
１，２はそれぞれ各トランジスタを駆動するドラ
イブ回路、ＴはトランジスタQ1，Q2によつて駆
動される出力トランス、L1，L1′は該トランスの
１次巻線、L2，L2′は２次巻線である。入力電圧
VinはトランジスタQ1，Q2の共通接続点Ａと１次
巻線L1，L1′の共通接続点Ｂとの間に印加される
ようになつている。インバータ出力は出力トラン
スＴの２次側から取り出される。このような方式
のインバータ回路においては、２個のトランジス
タQ1，Q2が同時にオン状態になることは、素子
の破壊につながるので絶対に避けなければならな
い。このため、トランジスタのスイツチング動作
に必ず時間遅れが伴うことから、これらの時間を
見込んで２個のトランジスタが双方ともオフにな
る時間を設定している。第２図はスイツチング動
作のタイミングを示すタイミングチヤートであ
る。図において、S1はトランジスタQ1のベース
電流を、S2はトランジスタQ2のベース電流を、
S3はトランジスタQ1のコレクタ電流を、S4はト
ランジスタQ2のコレクタ電流をそれぞれ示して
いる。図のΔt1は、トランジスタ（この場合は
Q1）がオンからオフになる時の時間遅れを示す。
図より明らかなように、時間遅れΔt1はトランジ
スタがオフからオンになる時間にくらべてかなり
大きい。その原因は主としてトランジスタの蓄積
時間（ストレージタイム）のせいである。そこ
で、Q2がオフになつてからQ1がオンになるまで
の間に図に示すような遅れ時間（デツドタイム）
Δt2を必ず設けておく必要がある。遅れ時間Δt1
は、トランジスタの種類は勿論、ドライブ条件、
付加の大小、温度等によつても変化するので、設
計にあたつては十分な注意が必要であると共に、
遅れ時間Δt2の存在はスイツチングのデユーテイ
を下げ、周波数を上げられない原因になつてい
る。一方、過飽和リアクトルの飽和現象を利用し
た自励式のインバータにおいては、一方のトラン
ジスタが確実にオフになつてから他方のトランジ
スタがオンになるという特性を有しているので、
両方のトランジスタが同時にオンなる現象（クロ
スカレント）は理想的に生じない。
［発明の目的］
本発明はこのような点に鑑みてなされたもので
あつて、スイツチング電源等い用いられる２石式
の他励式インバータにおいて、その素子破壊の原
因の一つである２個のトランジスタが同時にオン
になる現象を回避すると共に、スイツチングのデ
ツドタイムを無くしてスイツチング周波数の高周
液化が可能なインバータ回路を実現したものであ
る。
あつて、スイツチング電源等い用いられる２石式
の他励式インバータにおいて、その素子破壊の原
因の一つである２個のトランジスタが同時にオン
になる現象を回避すると共に、スイツチングのデ
ツドタイムを無くしてスイツチング周波数の高周
液化が可能なインバータ回路を実現したものであ
る。
［発明の構成］
このような目的を達成する本発明は、入力電圧
Vioを交互にオンオフする一対のトランジスタ
Q1，Q2を有するスイツチング回路１０と、該ス
イツチング回路に接続された出力トランスT1と、
該出力トランジスタに巻回された帰還巻線L3の
出力を受ける帰還回路２０と、該帰還回路の出力
を駆動巻線L4を介して前記スイツチング回路の
駆動部に伝えるドライブトランスT2とを有する
インバータ回路において、次の構成としたもので
ある。
Vioを交互にオンオフする一対のトランジスタ
Q1，Q2を有するスイツチング回路１０と、該ス
イツチング回路に接続された出力トランスT1と、
該出力トランジスタに巻回された帰還巻線L3の
出力を受ける帰還回路２０と、該帰還回路の出力
を駆動巻線L4を介して前記スイツチング回路の
駆動部に伝えるドライブトランスT2とを有する
インバータ回路において、次の構成としたもので
ある。
即ち、前記駆動巻線の両端に直列接続された抵
抗R1と過飽和リアクトルSCの回路と、該抵抗の
両端に接続された双方向性の半導体スイツチD2
と、該半導体スイツチを外部の制御信号に従つて
オンオフするトランジスタQ3を設けている。
抗R1と過飽和リアクトルSCの回路と、該抵抗の
両端に接続された双方向性の半導体スイツチD2
と、該半導体スイツチを外部の制御信号に従つて
オンオフするトランジスタQ3を設けている。
そして、該トランジスタQ3に外部発振器から
発振周波数（2f）をオンオフ制御信号を供給し、
該半導体スイツチのオンにより該抵抗をバイパス
すると共に該過飽和リアクトルが飽和した時点で
前記駆動巻線を短絡し、しかして前記スイツチン
グ回路が該発振器周波数の半分(f)でスイツチング
することを特徴としている。
発振周波数（2f）をオンオフ制御信号を供給し、
該半導体スイツチのオンにより該抵抗をバイパス
すると共に該過飽和リアクトルが飽和した時点で
前記駆動巻線を短絡し、しかして前記スイツチン
グ回路が該発振器周波数の半分(f)でスイツチング
することを特徴としている。
［作用］
外部の発振器から送られるオンオフ制御信号を
トランジスタQ3と半導体スイツチD2に与えるこ
とにより、スイツチング回路にある２個のトラン
ジスタのオンオフを制御している。この場合、過
飽和リアクトルSCを介在させ、過飽和リアクト
ルの飽和を用いてオンオフの反転タイミングを得
ているので、トランジスタQ1，Q2のインタロツ
クがとれる。抵抗R1が過飽和リアクトルSCと直
列に接続されているので、半導体スイツチのオン
オフに同期して駆動巻線の短絡が発生し、これに
よりスイツチング回路がオンオフする。
トランジスタQ3と半導体スイツチD2に与えるこ
とにより、スイツチング回路にある２個のトラン
ジスタのオンオフを制御している。この場合、過
飽和リアクトルSCを介在させ、過飽和リアクト
ルの飽和を用いてオンオフの反転タイミングを得
ているので、トランジスタQ1，Q2のインタロツ
クがとれる。抵抗R1が過飽和リアクトルSCと直
列に接続されているので、半導体スイツチのオン
オフに同期して駆動巻線の短絡が発生し、これに
よりスイツチング回路がオンオフする。
［実施例］
第３図は、本発明の一実施例を示す電気的構成
図である。図において、１０は入力電圧Vinを断
続するスイツチング回路、Rsを該スイツチング
回路に起動電流を与える起動抵抗、２０は帰還回
路、T1は出力トランス、T2は帰還回路２０の出
力をスイツチング回路１０の駆動部に伝えるドラ
イブトランスである。出力トランスT1は１次巻
線L1，L1′2次巻線L2，L2′及び３次巻線（帰還巻
線）L3によつて構成されている。スイツチング
回路１０はスイツチングトランジスタQ1，Q2、
ダイオードD1、キヤパシタＣとにより構成され
ている。ダイオードD1とキヤパシタＣはトラン
ジスタQ1，Q2がオンからオフへ切り換わる時に、
そのベース・エミツタ間に逆バイアスを与えるた
めのものである。帰還回路２０は、出力トランス
T1の帰還巻線L3、帰還抵抗Rf、駆動巻線L4より
構成されている。帰還抵抗Rfは出力トランスT1
の帰還巻線L3から駆動巻線L4へ帰還される帰還
電流Ifの値を定める。ドライブトランスT2は、１
次巻線（駆動巻線）L4および２次巻線L5，L5′に
よつて構成されている。SCは帰還回路２０にそ
の一端が接続された過飽和リアクトル、R1は該
過飽和リアクトルと直列接続された抵抗でその他
端は帰還回路２０に接続されている。D2はその
一端ａが過飽和リアクトルSCと抵抗R1の共通接
続点に、他端ｂが帰還回路２０に接続された双方
向性の半導体スイツチである。該半導体スイツチ
としては例えばダイオードスイツチが用いられ
る。該半導体スイツチの他方の接続点の両端ｃ，
ｄにはトランジスタQ3のコレクタ、エミツタが
それぞれ接続されている。そして、該トランジス
タは外部パルス信号によつてオンオフされるよう
になつている。このように構成された装置の動作
を説明すれば、以下の通りである。
図である。図において、１０は入力電圧Vinを断
続するスイツチング回路、Rsを該スイツチング
回路に起動電流を与える起動抵抗、２０は帰還回
路、T1は出力トランス、T2は帰還回路２０の出
力をスイツチング回路１０の駆動部に伝えるドラ
イブトランスである。出力トランスT1は１次巻
線L1，L1′2次巻線L2，L2′及び３次巻線（帰還巻
線）L3によつて構成されている。スイツチング
回路１０はスイツチングトランジスタQ1，Q2、
ダイオードD1、キヤパシタＣとにより構成され
ている。ダイオードD1とキヤパシタＣはトラン
ジスタQ1，Q2がオンからオフへ切り換わる時に、
そのベース・エミツタ間に逆バイアスを与えるた
めのものである。帰還回路２０は、出力トランス
T1の帰還巻線L3、帰還抵抗Rf、駆動巻線L4より
構成されている。帰還抵抗Rfは出力トランスT1
の帰還巻線L3から駆動巻線L4へ帰還される帰還
電流Ifの値を定める。ドライブトランスT2は、１
次巻線（駆動巻線）L4および２次巻線L5，L5′に
よつて構成されている。SCは帰還回路２０にそ
の一端が接続された過飽和リアクトル、R1は該
過飽和リアクトルと直列接続された抵抗でその他
端は帰還回路２０に接続されている。D2はその
一端ａが過飽和リアクトルSCと抵抗R1の共通接
続点に、他端ｂが帰還回路２０に接続された双方
向性の半導体スイツチである。該半導体スイツチ
としては例えばダイオードスイツチが用いられ
る。該半導体スイツチの他方の接続点の両端ｃ，
ｄにはトランジスタQ3のコレクタ、エミツタが
それぞれ接続されている。そして、該トランジス
タは外部パルス信号によつてオンオフされるよう
になつている。このように構成された装置の動作
を説明すれば、以下の通りである。
定常動作状態においては、スイツチングトラン
ジスタQ1，Q2は交互にオンオフを繰り返してい
る。このとき、帰還巻線L3から帰還される帰還
電流Ifは、ドライブトランスT2の巻線の巻数比に
従つてベース電流として２次巻線L5，L5′に現わ
れ、スイツチングトランジスタQ1，Q2を駆動す
る。この時のベース電流IB1は次式で表される。
ジスタQ1，Q2は交互にオンオフを繰り返してい
る。このとき、帰還巻線L3から帰還される帰還
電流Ifは、ドライブトランスT2の巻線の巻数比に
従つてベース電流として２次巻線L5，L5′に現わ
れ、スイツチングトランジスタQ1，Q2を駆動す
る。この時のベース電流IB1は次式で表される。
IB1＝If・N11／N12 (1)
ここで、N11を駆動巻線L4の巻数、N12はドラ
イブトランスT2の２次巻線L5の巻数である。過
飽和リアクトルSCはその両端に印加される電圧
の時間積分値がその飽和磁束に達すると急激にイ
ンダクタンスが低下する。図に示す回路は原理的
にはこの飽和和リアクトルの飽和現象を利用して
スイツチングトランジスタQ1，Q2をオンオフす
るものである。従来の自動式の場合と異なるとこ
らは、半導体スイツチD2とトランジスタQ3によ
るスイツチ回路で発振周波数を制御している点に
ある。即ち、トランジスタQ3のベースに印加さ
れる駆動パルスにより発振周波数が制御される。
その印加周波数は発振周波数がｆのとき2fとな
る。以上の説明よりわかるように、本発明はクロ
スカレントが生じる他励式の欠点を、過飽和リア
クトルを用いた自励式の長所でおぎない、クロス
カレントを無くしたものである。
イブトランスT2の２次巻線L5の巻数である。過
飽和リアクトルSCはその両端に印加される電圧
の時間積分値がその飽和磁束に達すると急激にイ
ンダクタンスが低下する。図に示す回路は原理的
にはこの飽和和リアクトルの飽和現象を利用して
スイツチングトランジスタQ1，Q2をオンオフす
るものである。従来の自動式の場合と異なるとこ
らは、半導体スイツチD2とトランジスタQ3によ
るスイツチ回路で発振周波数を制御している点に
ある。即ち、トランジスタQ3のベースに印加さ
れる駆動パルスにより発振周波数が制御される。
その印加周波数は発振周波数がｆのとき2fとな
る。以上の説明よりわかるように、本発明はクロ
スカレントが生じる他励式の欠点を、過飽和リア
クトルを用いた自励式の長所でおぎない、クロス
カレントを無くしたものである。
以下本発明の具体的動作を、第４図のタイミン
グチヤートを参照しつつ説明する。第４図におい
て、P1はトランジスタQ1のコレクタ・エミツタ
間電圧応Vce1の波形を、P2はトランジスタQ2の
コレクタ・エミツタ間電圧Vce2の波形を、P3は
トランジスタQ1のコレクタ電流Ic1の波形を、P4
は帰還巻線L3の両端に誘起される電圧V22を、P5
は帰還電流Ifを、P6はドライブトランスT2の２
次巻線L5の両端に誘起される電圧V12を、P7はト
ラジスタQ1のベース電流IB1を、P8はトランジス
タQ1のベース・エミツタ間電圧Vbe1を、P9は駆
動巻線L4の両端にかかる電圧V11を、P10を過飽
和リアクトルSCにかかる電圧Vscを、P11は過飽
和リアクトルSCに流れる電流Iscを、P12は外部
入力周波数（2f）をそれぞれ示している。
グチヤートを参照しつつ説明する。第４図におい
て、P1はトランジスタQ1のコレクタ・エミツタ
間電圧応Vce1の波形を、P2はトランジスタQ2の
コレクタ・エミツタ間電圧Vce2の波形を、P3は
トランジスタQ1のコレクタ電流Ic1の波形を、P4
は帰還巻線L3の両端に誘起される電圧V22を、P5
は帰還電流Ifを、P6はドライブトランスT2の２
次巻線L5の両端に誘起される電圧V12を、P7はト
ラジスタQ1のベース電流IB1を、P8はトランジス
タQ1のベース・エミツタ間電圧Vbe1を、P9は駆
動巻線L4の両端にかかる電圧V11を、P10を過飽
和リアクトルSCにかかる電圧Vscを、P11は過飽
和リアクトルSCに流れる電流Iscを、P12は外部
入力周波数（2f）をそれぞれ示している。
トランジスタQ1，Q2の動作は対称であるので、
以下はトランジスタQ1に着目して説明する。起
動抵抗Rsを介して起動電流が入力すると、トラ
ンジスタQ1，Q2の何れかがオンになる。今、Q1
がオンになつたとすると、出力トランスT1には
第３図中に矢印で示したような電圧V21，V22が
現れる。（図の）。この時、巻線L3からL4へ向
かつて帰還電流Ifが流れる。帰還電流Ifは次式で
表される。
以下はトランジスタQ1に着目して説明する。起
動抵抗Rsを介して起動電流が入力すると、トラ
ンジスタQ1，Q2の何れかがオンになる。今、Q1
がオンになつたとすると、出力トランスT1には
第３図中に矢印で示したような電圧V21，V22が
現れる。（図の）。この時、巻線L3からL4へ向
かつて帰還電流Ifが流れる。帰還電流Ifは次式で
表される。
If＝V22−V11／Rf (2)
ここで、帰還抵抗の値としてその識別信号をそ
のまま用いた。駆動巻線L4の両端にかかる電圧
V11は、次式で与えられる。
のまま用いた。駆動巻線L4の両端にかかる電圧
V11は、次式で与えられる。
V11＝V11／N12・V12＝V11／N12（Vf＋Vbe1） (3)
ここで、VfはダイオードD1の順方向電圧降下
である。このときのトランジスタQ1のベース電
流IB1は次式で与えられる。
である。このときのトランジスタQ1のベース電
流IB1は次式で与えられる。
IB1＝If・V11／N12 (4)
過飽和リアクトルSCの両端には抵抗R1を通し
て電圧V11が加わるが、リアクトルSCのインピー
ダンスは抵抗R1のそれに比較して十分大きいの
で、リアクトルSCにはほとんど電圧V11がかかる
とみてよい。この電圧によりリアクトルSCの磁
束は時間とともに増加する。この磁束はリアクト
ルSCの飽和磁束に達すると、該リアクトルのイ
ンピーダンスは急激に減少し、ほとんど短絡状態
となる。図のP10に示す期間tsがリアクトルSCが
飽和する時間である。この時間は、リアクトル
SCの材質、形状及びその巻数等によつて決まり、
ここでは以下のように設定してある。
て電圧V11が加わるが、リアクトルSCのインピー
ダンスは抵抗R1のそれに比較して十分大きいの
で、リアクトルSCにはほとんど電圧V11がかかる
とみてよい。この電圧によりリアクトルSCの磁
束は時間とともに増加する。この磁束はリアクト
ルSCの飽和磁束に達すると、該リアクトルのイ
ンピーダンスは急激に減少し、ほとんど短絡状態
となる。図のP10に示す期間tsがリアクトルSCが
飽和する時間である。この時間は、リアクトル
SCの材質、形状及びその巻数等によつて決まり、
ここでは以下のように設定してある。
１／４Ts＜ts＜１／２Ts (5)
ここで、Tsはインターバルの発振周期である。
なお、リアクトルSCが飽和したとき、抵抗R1を
流れる電流は、帰還電流Ifに比べて十分小さくな
るように設定しておく。
なお、リアクトルSCが飽和したとき、抵抗R1を
流れる電流は、帰還電流Ifに比べて十分小さくな
るように設定しておく。
リアクトルSCが飽和した状態で、外部発振器
（図示せず）から発振周波数2f（ｆ＝１／Ts）が
入力し、トランジスタQ3がオンになる（図の
）。これにより巻線L4の両端は半導体スイツチ
D2、トランジスタQ3および飽和したリアクトル
SCにより短絡され、帰還電流Ifの大部分はリア
クトルSCの方に流れる。また、電圧V11は減少
し、従つて電圧V12も減少する。この時、キヤパ
シタＣの両端の電位によりトランジスタQ1のベ
ース電流が逆方向へ流れてトランジスタQ1に蓄
積されていた蓄積電荷を引き抜く（図の）。ト
ランジスタQ1の蓄積電荷が引き抜かれ、該トラ
ンジスタが完全にオフになると（図の）、出力
トランジスタT1の各部の電圧は第３図に示す向
きと反対になり、リアクトルSCの再び高インピ
ーダンスとなり、それまでの磁束をリセツトしな
がら逆方向の飽和へと向かう。この時第３図に示
す向きと逆向きに現れた電圧V11、帰還電流Ifに
より帰還信号はドライブトランスT2を逆方向に
伝わり、２次巻線L5′はQ1とペアのトランジスタ
Q2をオンにする。トランジスタQ2がオフになつ
ている状態から、トランジスタQ1がオンになる
ときの動作についても同様であるので説明は省略
する。以上説明したように、本発明の場合、スイ
ツチングトランジスタのオンは必ず他方のトラン
ジスタがオフしてからになるので、自動的にイン
タロツクがとられ前述したようなクロスカレント
は生じない。
（図示せず）から発振周波数2f（ｆ＝１／Ts）が
入力し、トランジスタQ3がオンになる（図の
）。これにより巻線L4の両端は半導体スイツチ
D2、トランジスタQ3および飽和したリアクトル
SCにより短絡され、帰還電流Ifの大部分はリア
クトルSCの方に流れる。また、電圧V11は減少
し、従つて電圧V12も減少する。この時、キヤパ
シタＣの両端の電位によりトランジスタQ1のベ
ース電流が逆方向へ流れてトランジスタQ1に蓄
積されていた蓄積電荷を引き抜く（図の）。ト
ランジスタQ1の蓄積電荷が引き抜かれ、該トラ
ンジスタが完全にオフになると（図の）、出力
トランジスタT1の各部の電圧は第３図に示す向
きと反対になり、リアクトルSCの再び高インピ
ーダンスとなり、それまでの磁束をリセツトしな
がら逆方向の飽和へと向かう。この時第３図に示
す向きと逆向きに現れた電圧V11、帰還電流Ifに
より帰還信号はドライブトランスT2を逆方向に
伝わり、２次巻線L5′はQ1とペアのトランジスタ
Q2をオンにする。トランジスタQ2がオフになつ
ている状態から、トランジスタQ1がオンになる
ときの動作についても同様であるので説明は省略
する。以上説明したように、本発明の場合、スイ
ツチングトランジスタのオンは必ず他方のトラン
ジスタがオフしてからになるので、自動的にイン
タロツクがとられ前述したようなクロスカレント
は生じない。
［発明の効果］
以上、詳細に説明したように、本発明によれ
ば、駆動巻線の両端に抵抗と過飽和リアクトルを
直列接続し、更に該抵抗の両端に双方向性の半導
体スイツチを接続し、このスイツチを別途設けた
発信器出力によりオンオフするようにして、他励
式の２石式インバータにおいて、そのスイツチン
グ素子の破壊原因の一つであるクロスカレントを
自励式インバータの特徴である一方のトランジス
タがオフになつてから他方のトランジスタがオン
になるというインタロツク作用を用いて回避する
ことができる。更に、トランジスタの駆動回路が
従来の方式であると各トランジスタごとに必要で
あつたのが、本発明によれば１個のトランス、１
個のタイミング回路で実現できる。前者の特徴に
より、素子のバラツキ、温度、負荷電流によるタ
イミングを変動等、設定等に考慮しなければなら
なかつた種々の問題を解決し、また完全な矩形波
出力が得られる等、デユーテイの改善や高周波ス
イツチングを可能して部品の小形化や装置価格の
低下、応答特性の改善等がはがれる。後者の特徴
により回路に簡略化、部品点数の減少等が見込ま
れる。
ば、駆動巻線の両端に抵抗と過飽和リアクトルを
直列接続し、更に該抵抗の両端に双方向性の半導
体スイツチを接続し、このスイツチを別途設けた
発信器出力によりオンオフするようにして、他励
式の２石式インバータにおいて、そのスイツチン
グ素子の破壊原因の一つであるクロスカレントを
自励式インバータの特徴である一方のトランジス
タがオフになつてから他方のトランジスタがオン
になるというインタロツク作用を用いて回避する
ことができる。更に、トランジスタの駆動回路が
従来の方式であると各トランジスタごとに必要で
あつたのが、本発明によれば１個のトランス、１
個のタイミング回路で実現できる。前者の特徴に
より、素子のバラツキ、温度、負荷電流によるタ
イミングを変動等、設定等に考慮しなければなら
なかつた種々の問題を解決し、また完全な矩形波
出力が得られる等、デユーテイの改善や高周波ス
イツチングを可能して部品の小形化や装置価格の
低下、応答特性の改善等がはがれる。後者の特徴
により回路に簡略化、部品点数の減少等が見込ま
れる。
第１図は従来回路例を示す図、第２図はスイツ
チング時のタイミングチヤート、第３図は本発明
の一実施例を示す電気的構成図、第４図は各部の
タイミングチヤートを示す図である。 １，２……ドライブ回路、１０……スイツチン
グ回路、２０……帰還回路、Ｔ，T1……出力ト
ランス、T2……ドライブトランス、L1，L1′……
１次巻線、L2，L2′……２次巻線、L3……帰還巻
線、L4……駆動巻線、L5，L5′……２次巻線、
Q1，〜Q3……トランジスタ、D1……ダオエード、
D2……半導体スイツチ、Ｃ……キヤパシタ、Rs，
Rf，R1……抵抗。
チング時のタイミングチヤート、第３図は本発明
の一実施例を示す電気的構成図、第４図は各部の
タイミングチヤートを示す図である。 １，２……ドライブ回路、１０……スイツチン
グ回路、２０……帰還回路、Ｔ，T1……出力ト
ランス、T2……ドライブトランス、L1，L1′……
１次巻線、L2，L2′……２次巻線、L3……帰還巻
線、L4……駆動巻線、L5，L5′……２次巻線、
Q1，〜Q3……トランジスタ、D1……ダオエード、
D2……半導体スイツチ、Ｃ……キヤパシタ、Rs，
Rf，R1……抵抗。
Claims (1)
- 【特許請求の範囲】 １ 入力電圧Vioを交互にオンオフする一対のト
ランジスタQ1，Q2を有するスイツチング回路１
０と、 該スイツチング回路に接続された出力トランス
T1と、 該出力トランスに巻回された帰還巻線L3の出
力を受ける帰還回路２０と、 該帰還回路の出力を駆動巻線L4を介して前記
スイツチング回路の駆動部に伝えるドライブトラ
ンスT2と、 を有するインバータ回路において、 前記駆動巻線の両端に直列接続された抵抗R1
と過飽和リアクトルSCの回路と、 該抵抗の両端に接続された双方向性の半導体ス
イツチD2と、 該半導体スイツチを外部の制御信号に従つてオ
ンオフするトランジスタQ3を設け、 該トランジスタQ3に外部発振器から発振周波
数（2f）をオンオフ制御信号を供給し、該半導体
スイツチのオンにより該抵抗をバイパスすると共
に該過飽和リアクトルが飽和した時点で前記駆動
巻線を短絡し、しかして前記スイツチング回路が
該発振器周波数の半分(f)でスイツチングすること
を特徴とするインバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58213791A JPS60106374A (ja) | 1983-11-14 | 1983-11-14 | インバ−タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58213791A JPS60106374A (ja) | 1983-11-14 | 1983-11-14 | インバ−タ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60106374A JPS60106374A (ja) | 1985-06-11 |
| JPH0574310B2 true JPH0574310B2 (ja) | 1993-10-18 |
Family
ID=16645109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58213791A Granted JPS60106374A (ja) | 1983-11-14 | 1983-11-14 | インバ−タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60106374A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04314667A (ja) * | 1991-04-12 | 1992-11-05 | Mitsubishi Electric Corp | 車両用暖房装置 |
| JPH05213190A (ja) * | 1992-02-06 | 1993-08-24 | Mitsubishi Electric Corp | 車両用暖房装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5625353Y2 (ja) * | 1976-12-29 | 1981-06-15 | ||
| JPS5833791B2 (ja) * | 1977-11-22 | 1983-07-22 | 電設機器工業株式会社 | インバ−タ− |
| JPS5943835Y2 (ja) * | 1979-03-16 | 1984-12-27 | 電設機器工業株式会社 | 直交変換電源回路 |
-
1983
- 1983-11-14 JP JP58213791A patent/JPS60106374A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60106374A (ja) | 1985-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4007413A (en) | Converter utilizing leakage inductance to control energy flow and improve signal waveforms | |
| JPH05268764A (ja) | 交流電流検出器および電源回路 | |
| JPH0357713B2 (ja) | ||
| US3361952A (en) | Driven inverter circuit | |
| JP2544720B2 (ja) | 偏向巻線に偏向電流を発生させる装置 | |
| JPH0550234B2 (ja) | ||
| JPH0574310B2 (ja) | ||
| US4899065A (en) | Pre-drive circuit | |
| JP2635553B2 (ja) | 入力周波数で出力電流を発生させる装置 | |
| US2954531A (en) | Transistor oscillator | |
| JPS592573Y2 (ja) | 定電圧電源回路 | |
| JP3397456B2 (ja) | 直流−直流変換装置 | |
| JP2867676B2 (ja) | 同期整流回路 | |
| JPS6029240Y2 (ja) | トランジスタの駆動回路 | |
| JPH031914B2 (ja) | ||
| JPS6241593Y2 (ja) | ||
| JPH04340366A (ja) | Ｄｃ−ｄｃコンバータの制御ユニット | |
| SU1541723A1 (ru) | Устройство дл управлени силовым транзисторным ключом | |
| JPS60106373A (ja) | 自励形インバ−タ回路 | |
| RU1775828C (ru) | Устройство дл управлени силовыми бипол рными транзисторами резонансного преобразовател | |
| JPS58151721A (ja) | トランジスタ駆動回路 | |
| JPH0349568A (ja) | インバータ装置 | |
| JPH0145265Y2 (ja) | ||
| GB2072984A (en) | Electronic circuits | |
| JPS581217A (ja) | 電界効果型トランジスタの駆動回路 |