JPH0574614A - セラミツク電子部品の製造方法 - Google Patents
セラミツク電子部品の製造方法Info
- Publication number
- JPH0574614A JPH0574614A JP3234557A JP23455791A JPH0574614A JP H0574614 A JPH0574614 A JP H0574614A JP 3234557 A JP3234557 A JP 3234557A JP 23455791 A JP23455791 A JP 23455791A JP H0574614 A JPH0574614 A JP H0574614A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- paraffin
- semiconductor porcelain
- electronic component
- ceramic electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【構成】 円柱状の半導体磁器の側面をパラフィンで被
覆して無電解Niメッキ法により前記半導体磁器の両平面
部にNiメッキ電極を形成し、この後熱処理を施すセラミ
ック電子部品の製造方法。 【効果】 Niメッキのマスク材である前記パラフィンに
より前記半導体磁器側面に前記Niメッキが形成されるこ
とを容易に回避することができるとともに、前記熱処理
工程中に同時に前記パラフィンが蒸発することにより、
前記パラフィンを除去するための特別の工程を必要とせ
ず、歩留まり及び信頼性の高いセラミック電子部品を製
造することができる。
覆して無電解Niメッキ法により前記半導体磁器の両平面
部にNiメッキ電極を形成し、この後熱処理を施すセラミ
ック電子部品の製造方法。 【効果】 Niメッキのマスク材である前記パラフィンに
より前記半導体磁器側面に前記Niメッキが形成されるこ
とを容易に回避することができるとともに、前記熱処理
工程中に同時に前記パラフィンが蒸発することにより、
前記パラフィンを除去するための特別の工程を必要とせ
ず、歩留まり及び信頼性の高いセラミック電子部品を製
造することができる。
Description
【０００１】
【産業上の利用分野】本発明はセラミック電子部品の製
造方法、より詳細には無電解Niメッキ法を用いて作製さ
れる正特性サーミスタ等のセラミック電子部品の製造方
法に関する。
造方法、より詳細には無電解Niメッキ法を用いて作製さ
れる正特性サーミスタ等のセラミック電子部品の製造方
法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】一般に
正特性サーミスタに使用される電極は良好なオーミック
コンタクトが得られ、また安価な電極が得られるため、
無電解メッキ法によるNi電極が多用されている。
正特性サーミスタに使用される電極は良好なオーミック
コンタクトが得られ、また安価な電極が得られるため、
無電解メッキ法によるNi電極が多用されている。
【０００３】無電解メッキ法によると、Niメッキは半導
体磁器の全面に形成されるため、半導体磁器側面に形成
されたNiメッキを除去する必要がある。通常は研磨によ
り半導体磁器の外周側面を削り取っているが、近年、正
特性サーミスタ素子等の小型化が進むにつれ、素子厚み
も薄くなり、外周側面の研磨の際欠けやクラックを生
じ、歩留まりや信頼性に問題が生じるという課題があっ
た。
体磁器の全面に形成されるため、半導体磁器側面に形成
されたNiメッキを除去する必要がある。通常は研磨によ
り半導体磁器の外周側面を削り取っているが、近年、正
特性サーミスタ素子等の小型化が進むにつれ、素子厚み
も薄くなり、外周側面の研磨の際欠けやクラックを生
じ、歩留まりや信頼性に問題が生じるという課題があっ
た。
【０００４】また外周側面を研磨しない方法として、Ni
メッキが半導体磁器側面に形成されないように、テープ
や有機材料でマスキングしてからNiメッキを施す方法が
あるが、この方法では、マスク材を除去せずにそのまま
にしておくとNiメッキした後の半導体磁器とNiメッキと
の接着強度を高めるために行う熱処理により、マスク材
が半導体磁器に焼きついてしまう。従って、前記熱処理
の前にマスク材の剥離工程が必要となり、作業時間がか
かるという課題もあった。
メッキが半導体磁器側面に形成されないように、テープ
や有機材料でマスキングしてからNiメッキを施す方法が
あるが、この方法では、マスク材を除去せずにそのまま
にしておくとNiメッキした後の半導体磁器とNiメッキと
の接着強度を高めるために行う熱処理により、マスク材
が半導体磁器に焼きついてしまう。従って、前記熱処理
の前にマスク材の剥離工程が必要となり、作業時間がか
かるという課題もあった。
【０００５】本発明は上記した課題に鑑み発明されたも
のであって、半導体磁器側面にNiメッキを形成すること
なく、また歩留まり及び信頼性の高い正特性サーミスタ
等の素子を製造することができるセラミック電子部品の
製造方法を提供することを目的としている。
のであって、半導体磁器側面にNiメッキを形成すること
なく、また歩留まり及び信頼性の高い正特性サーミスタ
等の素子を製造することができるセラミック電子部品の
製造方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るセラミック電子部品の製造方法は、円柱
状の半導体磁器の側面をパラフィンで被覆して無電解Ni
メッキ法により前記半導体磁器の両平面部にNiメッキ電
極を形成し、この後熱処理を施すことを特徴としてい
る。
に本発明に係るセラミック電子部品の製造方法は、円柱
状の半導体磁器の側面をパラフィンで被覆して無電解Ni
メッキ法により前記半導体磁器の両平面部にNiメッキ電
極を形成し、この後熱処理を施すことを特徴としてい
る。
【０００７】半導体磁器側面にNiメッキが形成されるこ
とを容易に阻止するためには、剥離が簡単であるマスク
材の開発が必要である。そこで、本発明者はNiメッキし
た後、半導体磁器とNi電極との接着性を高めるために行
う熱処理工程において、マスク材が同時に除去され、剥
離工程を必要としないようなマスク材について種々検討
した結果、低温で溶融、蒸発するとともに、半導体磁器
に対して無害であるパラフィンが有用であることを知見
し、本発明を完成するに至った。また、パラフィンは５
０℃以上では溶融し、５０℃以下では硬化するため、操
作性が良好であるという利点を有している。
とを容易に阻止するためには、剥離が簡単であるマスク
材の開発が必要である。そこで、本発明者はNiメッキし
た後、半導体磁器とNi電極との接着性を高めるために行
う熱処理工程において、マスク材が同時に除去され、剥
離工程を必要としないようなマスク材について種々検討
した結果、低温で溶融、蒸発するとともに、半導体磁器
に対して無害であるパラフィンが有用であることを知見
し、本発明を完成するに至った。また、パラフィンは５
０℃以上では溶融し、５０℃以下では硬化するため、操
作性が良好であるという利点を有している。
【０００８】
【作用】上記した方法によれば、円柱状の半導体磁器の
側面をパラフィンで被覆して無電解Niメッキ法により前
記半導体磁器の両平面部にNiメッキ電極を形成し、この
後熱処理を施すので、Niメッキのマスク材である前記パ
ラフィンにより前記半導体磁器側面に前記Niメッキが形
成されることが容易に回避されるとともに、前記熱処理
工程中に同時に前記パラフィンが蒸発することにより、
前記パラフィンを除去するための特別の工程を必要とせ
ず、歩留まり及び信頼性の高いセラミック電子部品が製
造されることとなる。
側面をパラフィンで被覆して無電解Niメッキ法により前
記半導体磁器の両平面部にNiメッキ電極を形成し、この
後熱処理を施すので、Niメッキのマスク材である前記パ
ラフィンにより前記半導体磁器側面に前記Niメッキが形
成されることが容易に回避されるとともに、前記熱処理
工程中に同時に前記パラフィンが蒸発することにより、
前記パラフィンを除去するための特別の工程を必要とせ
ず、歩留まり及び信頼性の高いセラミック電子部品が製
造されることとなる。
【０００９】
【実施例】以下本発明に係るセラミック電子部品の製造
方法の実施例を説明する。まず半導体磁器の原料とし
て、１００ molの(Ba0.9Sr0.1)TiO3に対し、MnO2を０．
０５ mol、 TiO2 を１．０ mol、SiO2を１．０ mol、Nb
2O5 を０．１ mol添加して混合し、仮焼した後成形し、
１３５０℃の温度で２時間本焼成を行い、直径１２ｍ
ｍ、厚み０．４ｍｍの円板状の半導体磁器を得た。
方法の実施例を説明する。まず半導体磁器の原料とし
て、１００ molの(Ba0.9Sr0.1)TiO3に対し、MnO2を０．
０５ mol、 TiO2 を１．０ mol、SiO2を１．０ mol、Nb
2O5 を０．１ mol添加して混合し、仮焼した後成形し、
１３５０℃の温度で２時間本焼成を行い、直径１２ｍ
ｍ、厚み０．４ｍｍの円板状の半導体磁器を得た。
【００１０】この半導体磁器の側面に７０℃で溶融した
パラフィンを塗布し、硬化させた後、Niメッキ前処理液
に浸漬する。その後、パラフィンが塗布された半導体磁
器をNiメッキ液に、例えば室温で３０分程度、浸漬する
ことによって無電解Niメッキを行い、半導体磁器の両平
面部にNiメッキ電極を形成し、次いで４００℃で熱処理
を行い、パラフィンを蒸発させるとともにNiメッキと半
導体磁器との接着強度を強固なものとした。この際、Ni
メッキの厚みは約２μｍであった。その後、銀ペースト
を印刷、焼成し、リード線の半田付けを行った。
パラフィンを塗布し、硬化させた後、Niメッキ前処理液
に浸漬する。その後、パラフィンが塗布された半導体磁
器をNiメッキ液に、例えば室温で３０分程度、浸漬する
ことによって無電解Niメッキを行い、半導体磁器の両平
面部にNiメッキ電極を形成し、次いで４００℃で熱処理
を行い、パラフィンを蒸発させるとともにNiメッキと半
導体磁器との接着強度を強固なものとした。この際、Ni
メッキの厚みは約２μｍであった。その後、銀ペースト
を印刷、焼成し、リード線の半田付けを行った。
【００１１】このようにして得られた正特性サーミスタ
の歩留まりと、半導体磁器の外周面を研磨することによ
ってNiメッキを除去する方法で得られた正特性サーミス
タの歩留まりとをそれぞれ１００個づつ調査した。その
結果を表１に示す。
の歩留まりと、半導体磁器の外周面を研磨することによ
ってNiメッキを除去する方法で得られた正特性サーミス
タの歩留まりとをそれぞれ１００個づつ調査した。その
結果を表１に示す。
【００１２】
【表１】
【００１３】従来のセラミック電子部品の全面にＮｉメ
ッキした後外周側面を研磨する方法においては研磨によ
り欠けやクラックが発生し、耐圧不良が生じ、歩留まり
は９１％であった。一方本実施例によるセラミック電子
部品の製造方法においては欠けやクラックが発生せず、
歩留まりは１００％となり著しい効果が得られた。
ッキした後外周側面を研磨する方法においては研磨によ
り欠けやクラックが発生し、耐圧不良が生じ、歩留まり
は９１％であった。一方本実施例によるセラミック電子
部品の製造方法においては欠けやクラックが発生せず、
歩留まりは１００％となり著しい効果が得られた。
【００１４】なお、上記実施例において、半導体磁器の
側面にパラフィンを塗布し、硬化させた後、Niメッキ前
処理液に浸漬する方法について説明しているが、Ni前処
理液に浸漬した後にパラフィンを塗布しても同様の効果
が得られる。また、半導体磁器にNiメッキ電極を形成
し、熱処理を施してパラフィンを蒸発させた場合につい
て説明しているが、半導体磁器にNiメッキ電極を形成し
た後、銀ペーストの焼成と同時にパラフィンを蒸発さ
せ、Niメッキと半導体磁器との接着強度を強固なものと
してもよい。さらに、無電解Niメッキを行う際、Niメッ
キ液に室温で３０分程度浸漬する場合について説明して
いるが、Niメッキの厚さやNiメッキ液の温度により含浸
時間を変化させることが望しい。
側面にパラフィンを塗布し、硬化させた後、Niメッキ前
処理液に浸漬する方法について説明しているが、Ni前処
理液に浸漬した後にパラフィンを塗布しても同様の効果
が得られる。また、半導体磁器にNiメッキ電極を形成
し、熱処理を施してパラフィンを蒸発させた場合につい
て説明しているが、半導体磁器にNiメッキ電極を形成し
た後、銀ペーストの焼成と同時にパラフィンを蒸発さ
せ、Niメッキと半導体磁器との接着強度を強固なものと
してもよい。さらに、無電解Niメッキを行う際、Niメッ
キ液に室温で３０分程度浸漬する場合について説明して
いるが、Niメッキの厚さやNiメッキ液の温度により含浸
時間を変化させることが望しい。
【００１５】
【発明の効果】以上詳述したように本発明に係るセラミ
ック電子部品の製造方法にあっては、円柱状の半導体磁
器の側面をパラフィンで被覆して無電解Niメッキ法によ
り前記半導体磁器の両平面部にNiメッキ電極を形成し、
この後熱処理を施すので、Niメッキのマスク材である前
記パラフィンにより前記半導体磁器側面に前記Niメッキ
が形成されることを容易に回避することができるととも
に、前記熱処理工程中に同時に前記パラフィンが蒸発す
ることにより、前記パラフィンを除去するための特別の
工程を必要とせず、歩留まり及び信頼性の高いセラミッ
ク電子部品を製造することができる。
ック電子部品の製造方法にあっては、円柱状の半導体磁
器の側面をパラフィンで被覆して無電解Niメッキ法によ
り前記半導体磁器の両平面部にNiメッキ電極を形成し、
この後熱処理を施すので、Niメッキのマスク材である前
記パラフィンにより前記半導体磁器側面に前記Niメッキ
が形成されることを容易に回避することができるととも
に、前記熱処理工程中に同時に前記パラフィンが蒸発す
ることにより、前記パラフィンを除去するための特別の
工程を必要とせず、歩留まり及び信頼性の高いセラミッ
ク電子部品を製造することができる。
Claims (1)
- 【請求項１】 円柱状の半導体磁器の側面をパラフィン
で被覆して無電解Niメッキ法により前記半導体磁器の両
平面部にNiメッキ電極を形成し、この後熱処理を施すこ
とを特徴とするセラミック電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234557A JPH0574614A (ja) | 1991-09-13 | 1991-09-13 | セラミツク電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234557A JPH0574614A (ja) | 1991-09-13 | 1991-09-13 | セラミツク電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574614A true JPH0574614A (ja) | 1993-03-26 |
Family
ID=16972891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3234557A Pending JPH0574614A (ja) | 1991-09-13 | 1991-09-13 | セラミツク電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574614A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009515367A (ja) * | 2005-11-09 | 2009-04-09 | 謝 清雄 | 表面実装型精密抵抗の製造方法 |
| KR20240165359A (ko) | 2022-03-31 | 2024-11-22 | 에틱 아이엔씨. | 디엔계 고무 조성물 및 그 제조 방법 |
-
1991
- 1991-09-13 JP JP3234557A patent/JPH0574614A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009515367A (ja) * | 2005-11-09 | 2009-04-09 | 謝 清雄 | 表面実装型精密抵抗の製造方法 |
| KR20240165359A (ko) | 2022-03-31 | 2024-11-22 | 에틱 아이엔씨. | 디엔계 고무 조성물 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5180753B2 (ja) | セラミック積層電子部品およびその製造方法 | |
| US9959975B2 (en) | Ceramic electronic component | |
| CN102376449B (zh) | 层叠型陶瓷电子部件及其制造方法 | |
| JPWO2014119564A1 (ja) | セラミック電子部品およびその製造方法 | |
| JP4506066B2 (ja) | チップ型電子部品及びチップ型電子部品の製造方法 | |
| JP2005505129A (ja) | 複数のコンタクト面を有するエレクトロセラミックス構成素子 | |
| CN112712998A (zh) | 陶瓷电子部件以及陶瓷电子部件的制造方法 | |
| JPH10223409A (ja) | 積層チップバリスタ及びその製造方法 | |
| JPH0574614A (ja) | セラミツク電子部品の製造方法 | |
| JP2618019B2 (ja) | メッキ下地用導電性塗料およびそれを用いるメッキ方法 | |
| JPH06215950A (ja) | コイルおよびその製造方法 | |
| CN120359585A (zh) | 层叠陶瓷电子部件 | |
| JPH0888104A (ja) | チップ状電子部品とその製造方法 | |
| JPH0722268A (ja) | チップ型電子部品 | |
| JPH0878279A (ja) | チップ型電子部品の外部電極形成方法 | |
| JPH08181029A (ja) | 電子部品の製造方法 | |
| JPH05101974A (ja) | セラミツクスへの電極形成方法 | |
| JPH05330958A (ja) | メタライズ下地層形成用ガラス組成物 | |
| TWI270089B (en) | Method for manufacturing varistor with phosphate insulation layer | |
| JP3857219B2 (ja) | 配線基板およびその製造方法 | |
| JPS634329B2 (ja) | ||
| JP2000299540A (ja) | メタライズ基板 | |
| JPH05129105A (ja) | チツプ・バリスタ | |
| JPH0864460A (ja) | チップ型電子部品およびその製造方法 | |
| JPH0982504A (ja) | チップ型サーミスタ及びその製造方法 |