JPH0574701A - レジストパターン形成方法 - Google Patents
レジストパターン形成方法Info
- Publication number
- JPH0574701A JPH0574701A JP3234444A JP23444491A JPH0574701A JP H0574701 A JPH0574701 A JP H0574701A JP 3234444 A JP3234444 A JP 3234444A JP 23444491 A JP23444491 A JP 23444491A JP H0574701 A JPH0574701 A JP H0574701A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- resist
- pattern
- wafer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 レジストの露光時に、基板の段差によって生
じるハレーション現象を生じさせることなく、簡便でし
かも解像度の高いレジストパターン形成方法を提供す
る。 【構成】 凹凸を有するウェハ6の表面にレジスト5を
塗布し、これに露光マスク4を合わせて露光現像するに
当たって、ウェハ6の表面に生じた段差部6aに対応す
る位置にダミーのマスクパターン4aを形成しておき、
上記段差部6aでの光の反射を防止する。
じるハレーション現象を生じさせることなく、簡便でし
かも解像度の高いレジストパターン形成方法を提供す
る。 【構成】 凹凸を有するウェハ6の表面にレジスト5を
塗布し、これに露光マスク4を合わせて露光現像するに
当たって、ウェハ6の表面に生じた段差部6aに対応す
る位置にダミーのマスクパターン4aを形成しておき、
上記段差部6aでの光の反射を防止する。
Description
【0001】
【産業上の利用分野】本発明は、リソグラフィ技術さら
には半導体装置の製造工程に適用して有効な技術に関
し、例えば、凹凸を有する基板上へレジストパターンを
形成する工程に利用して有用な技術に関する。
には半導体装置の製造工程に適用して有効な技術に関
し、例えば、凹凸を有する基板上へレジストパターンを
形成する工程に利用して有用な技術に関する。
【0002】
【従来の技術】半導体装置(ウェハ)表面に所望の形状
のレジストパターンを形成するにあたっては、該ウェハ
上にレジスト膜(感光性被膜)を塗布し、これに露光マ
スクを合わせて露光(現像)することによりウェハ上に
所望のレジストパターンを得るようにしている。従来こ
のレジスト膜の露光は、エネルギー照射(光,X線等)
によって行われる。
のレジストパターンを形成するにあたっては、該ウェハ
上にレジスト膜(感光性被膜)を塗布し、これに露光マ
スクを合わせて露光(現像)することによりウェハ上に
所望のレジストパターンを得るようにしている。従来こ
のレジスト膜の露光は、エネルギー照射(光,X線等)
によって行われる。
【0003】しかしながら、実際に上記マスクを用いて
エネルギー照射を行った場合、ウェハ表面に凹凸がある
と、マスクパターンに対応する高精度のレジストパター
ンが得られないという不具合が生じる。これは、感光性
被膜が塗布されるウェハ表面の平坦化が完全には達成さ
れていない場合には感光性被膜が塗布されるウェハ表面
の下地段差によって照射光の反射(ハレーション)が生
じるためである。より具体的には、この下地段差を形成
する表面の層(図4の61)が、例えばポリシリコンや
Al層である場合には、感光性被膜(レジスト膜)への
露光(エネルギー照射)時に、図4に示すように、レジ
スト膜51の最下面(ウェハ50表面の下地段差60
a)で入射光が反射(図中破線の矢印に示す)すること
となる。このとき反射した光は、遮光が必要な領域51
a(露光マスク41のパターン41aで遮光された領
域)に達して感光させてしまい、所望のレジストパター
ンが得られない原因となる。
エネルギー照射を行った場合、ウェハ表面に凹凸がある
と、マスクパターンに対応する高精度のレジストパター
ンが得られないという不具合が生じる。これは、感光性
被膜が塗布されるウェハ表面の平坦化が完全には達成さ
れていない場合には感光性被膜が塗布されるウェハ表面
の下地段差によって照射光の反射(ハレーション)が生
じるためである。より具体的には、この下地段差を形成
する表面の層(図4の61)が、例えばポリシリコンや
Al層である場合には、感光性被膜(レジスト膜)への
露光(エネルギー照射)時に、図4に示すように、レジ
スト膜51の最下面(ウェハ50表面の下地段差60
a)で入射光が反射(図中破線の矢印に示す)すること
となる。このとき反射した光は、遮光が必要な領域51
a(露光マスク41のパターン41aで遮光された領
域)に達して感光させてしまい、所望のレジストパター
ンが得られない原因となる。
【0004】特に近年の多層配線構造が採用された半導
体装置にあっては、ウェハ60表面の素子領域に発生す
る凹凸の差が大きく、その形状によっては(段差が曲線
状となっているとき)、反射された光が凹面鏡効果によ
って、遮光されるべき領域51a内の一箇所(破線で示
す51b)に集中し、露光マスク41のパターンとは異
なる領域でレジストの感光が行われてしまうことがあ
る。
体装置にあっては、ウェハ60表面の素子領域に発生す
る凹凸の差が大きく、その形状によっては(段差が曲線
状となっているとき)、反射された光が凹面鏡効果によ
って、遮光されるべき領域51a内の一箇所(破線で示
す51b)に集中し、露光マスク41のパターンとは異
なる領域でレジストの感光が行われてしまうことがあ
る。
【0005】そこで本発明者らは、上記ハレーションに
よる影響を抑制/回避するため、感光性被膜(レジス
ト)51を形成するに当たって吸光剤入りレジストを使
用し、段差部で反射した横方向からの光の照射量を減少
させる。感光性被膜を多層構造とし(52,53)、ウ
ェハ60表面に接する側の層53を反射光を吸収するた
めの吸収層として形成する(図5)。等の手法を開発し
た。
よる影響を抑制/回避するため、感光性被膜(レジス
ト)51を形成するに当たって吸光剤入りレジストを使
用し、段差部で反射した横方向からの光の照射量を減少
させる。感光性被膜を多層構造とし(52,53)、ウ
ェハ60表面に接する側の層53を反射光を吸収するた
めの吸収層として形成する(図5)。等の手法を開発し
た。
【0006】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。即ち、上記の手法では、プ
ロセス自体は簡便であるものの、レジスト51の吸光性
が強いため、光(露光エネルギー)がレジスト51底部
まで到達しにくく、解像度が低下し微細加工が困難とな
る。一方、上記の手法では、レジストを塗布するプロ
セスが複雑になり、製造コストの増加や歩留りの低下を
招来する。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。即ち、上記の手法では、プ
ロセス自体は簡便であるものの、レジスト51の吸光性
が強いため、光(露光エネルギー)がレジスト51底部
まで到達しにくく、解像度が低下し微細加工が困難とな
る。一方、上記の手法では、レジストを塗布するプロ
セスが複雑になり、製造コストの増加や歩留りの低下を
招来する。
【0007】本発明はかかる事情に鑑みてなされたもの
で、簡便なプロセスでしかも解像度の低下を来すことな
く、ハレーション現象による不具合を回避するレジスト
パターン形成方法を提供することを目的とする。この発
明の前記ならびにそのほかの目的と新規な特徴について
は、本明細書の記述および添附図面から明らかになるで
あろう。
で、簡便なプロセスでしかも解像度の低下を来すことな
く、ハレーション現象による不具合を回避するレジスト
パターン形成方法を提供することを目的とする。この発
明の前記ならびにそのほかの目的と新規な特徴について
は、本明細書の記述および添附図面から明らかになるで
あろう。
【0008】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。即ち、本願の請求項1の発明は、半導体装
置の表面に感光性被膜を塗布し、これに露光マスクを合
わせて露光することによって所望のレジストパターンを
得る半導体装置のレジストパターン形成方法において、
前記半導体の表面に生じた段差部に対応する露光マスク
の所定位置にダミーのマスクパターンを形成するように
したものである。又、請求項2の発明は、半導体装置の
表面に感光性被膜を塗布し、これに露光マスクを合わせ
て露光することによって所望のレジストパターンを得る
半導体装置のレジストパターン形成方法において、前記
半導体の表面に生じた段差部に対応する露光マスクの所
定位置に、露光装置の解像度以下の微細な遮光パターン
を形成するようにしたものである。又、請求項3の発明
は、半導体装置の表面に感光性被膜を塗布し、これに露
光マスクを合わせて露光することによって所望のレジス
トパターンを得る半導体装置のレジストパターン形成方
法において、露光マスク上の前記半導体基板の段差部に
対応する位置と、この段差部に対応する位置に隣り合う
正規のマスクパターンとの間にダミーのマスクパターン
を形成するようにしたものである。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。即ち、本願の請求項1の発明は、半導体装
置の表面に感光性被膜を塗布し、これに露光マスクを合
わせて露光することによって所望のレジストパターンを
得る半導体装置のレジストパターン形成方法において、
前記半導体の表面に生じた段差部に対応する露光マスク
の所定位置にダミーのマスクパターンを形成するように
したものである。又、請求項2の発明は、半導体装置の
表面に感光性被膜を塗布し、これに露光マスクを合わせ
て露光することによって所望のレジストパターンを得る
半導体装置のレジストパターン形成方法において、前記
半導体の表面に生じた段差部に対応する露光マスクの所
定位置に、露光装置の解像度以下の微細な遮光パターン
を形成するようにしたものである。又、請求項3の発明
は、半導体装置の表面に感光性被膜を塗布し、これに露
光マスクを合わせて露光することによって所望のレジス
トパターンを得る半導体装置のレジストパターン形成方
法において、露光マスク上の前記半導体基板の段差部に
対応する位置と、この段差部に対応する位置に隣り合う
正規のマスクパターンとの間にダミーのマスクパターン
を形成するようにしたものである。
【0009】
【作用】上記請求項1記載の手段によれば、ハレーショ
ンを誘起する半導体装置の段差部に対応する露光マスク
上に設けられたダミーパターンにより、上記段差部(ハ
レーション誘起部)への光が遮光され、段差部での反射
がなくなる。又、上記請求項2に記載の手段によれば、
上記段差部に対応する露光マスク上に形成された露光装
置の解像度以下の微細パターンにより半導体装置の段差
部への露光量が低減される。又、請求項3記載の手段に
よれば、段差部に対応する位置とこれに隣り合う正規の
マスクパターンとの間に形成されたダミーのマスクパタ
ーンによって、ダミーのレジストパターンが形成され、
このダミーのレジストパターンに上記段差部により生じ
た反射光が吸収される。
ンを誘起する半導体装置の段差部に対応する露光マスク
上に設けられたダミーパターンにより、上記段差部(ハ
レーション誘起部)への光が遮光され、段差部での反射
がなくなる。又、上記請求項2に記載の手段によれば、
上記段差部に対応する露光マスク上に形成された露光装
置の解像度以下の微細パターンにより半導体装置の段差
部への露光量が低減される。又、請求項3記載の手段に
よれば、段差部に対応する位置とこれに隣り合う正規の
マスクパターンとの間に形成されたダミーのマスクパタ
ーンによって、ダミーのレジストパターンが形成され、
このダミーのレジストパターンに上記段差部により生じ
た反射光が吸収される。
【0010】
【実施例】以下、本発明の実施例を添付図面を参照して
詳細に説明する。 (第1実施例)図1は、本発明に係る第1実施例の感光
性被膜(レジスト)5のパターン形成方法を示す半導体
装置(ウェハ)6及び露光マスク4を示す断面図であ
る。この第1実施例では、ハレーションを誘起するウェ
ハ6の段差部6aに対応する露光マスク4の所定位置
に、ハレーション抑止用のダミーパターン4a(Crパ
ターン)を予め形成しておき、レジスト5の露光時に、
段差部6aへの光の投影(エネルギー照射)を完全に遮
断して、当該段差部6aによるハレーションを回避する
ようにしている。
詳細に説明する。 (第1実施例)図1は、本発明に係る第1実施例の感光
性被膜(レジスト)5のパターン形成方法を示す半導体
装置(ウェハ)6及び露光マスク4を示す断面図であ
る。この第1実施例では、ハレーションを誘起するウェ
ハ6の段差部6aに対応する露光マスク4の所定位置
に、ハレーション抑止用のダミーパターン4a(Crパ
ターン)を予め形成しておき、レジスト5の露光時に、
段差部6aへの光の投影(エネルギー照射)を完全に遮
断して、当該段差部6aによるハレーションを回避する
ようにしている。
【0011】尚、この実施例にて用いられるレジスト5
は、ポジ形ホトレジストであり、従って上記ハレーショ
ン抑止用のダミーパターン4aに対応した形状のレジス
トパターン6aがウェハ6上に形成されることになる
が、このパターン6aはそれ以降に行われるプロセスに
て必要に応じて除去すれば良い。尚、図中61は光反射
を生じさせる配線層(Al層又はポリシリコン層)を、
62はSi酸化膜を、63は半導体基板を示す。
は、ポジ形ホトレジストであり、従って上記ハレーショ
ン抑止用のダミーパターン4aに対応した形状のレジス
トパターン6aがウェハ6上に形成されることになる
が、このパターン6aはそれ以降に行われるプロセスに
て必要に応じて除去すれば良い。尚、図中61は光反射
を生じさせる配線層(Al層又はポリシリコン層)を、
62はSi酸化膜を、63は半導体基板を示す。
【0012】(第2実施例)図2は、本発明に係る第2
実施例によるレジスト15のパターン形成方法を示す半
導体装置(ウェハ)6及び露光マスク14の断面図であ
る。この実施例では、ウェハ6の段差部6aに対応する
露光マスク14の所定位置に、ハレーション抑止用の半
透過パターン14aを形成するようにしている。この実
施例で用いられる半透過パターン14aは、レジスト1
5の露光を行なう露光装置(図示省略)の解像度よりも
微細なパターン(例えば間隔が0.2μm程度の縦縞の
パターン)よりなり、このマスク14を介してレジスト
15に照射される光は、ウェハ6の段差部6aにて反射
することのない程度にその照光量が低減される。この結
果ウェハの段差部6aに起因するハレーションが回避さ
れる。
実施例によるレジスト15のパターン形成方法を示す半
導体装置(ウェハ)6及び露光マスク14の断面図であ
る。この実施例では、ウェハ6の段差部6aに対応する
露光マスク14の所定位置に、ハレーション抑止用の半
透過パターン14aを形成するようにしている。この実
施例で用いられる半透過パターン14aは、レジスト1
5の露光を行なう露光装置(図示省略)の解像度よりも
微細なパターン(例えば間隔が0.2μm程度の縦縞の
パターン)よりなり、このマスク14を介してレジスト
15に照射される光は、ウェハ6の段差部6aにて反射
することのない程度にその照光量が低減される。この結
果ウェハの段差部6aに起因するハレーションが回避さ
れる。
【0013】このようなハレーション抑止用の半透過パ
ターン14aを用いた場合には、ウェハ6の段差部6a
上に不要のレジストパターンが残ることもなく、従って
その後のウェハプロセスに、不要ジストパターンの除去
のためのステップも必要なくより簡便である。
ターン14aを用いた場合には、ウェハ6の段差部6a
上に不要のレジストパターンが残ることもなく、従って
その後のウェハプロセスに、不要ジストパターンの除去
のためのステップも必要なくより簡便である。
【0014】(第3実施例)図3は本発明に係わる第3
実施例によるレジストのパターン形成方法を示す半導体
装置(ウェハ)6及び露光マスク24の断面図である。
この第3実施例では、ウェハ6の段差部6aに対応する
露光マスク上の所定位置24aと、レジスト25を感光
させないでレジストを残す正規のレジストパターン形成
部25cに対応するマスク上の位置24cとの間の所定
位置24bに、ダミーのマスクパターンを形成し、これ
に対応するレジスト25の位置にダミーのレジストパタ
ーン25bを形成するものである。
実施例によるレジストのパターン形成方法を示す半導体
装置(ウェハ)6及び露光マスク24の断面図である。
この第3実施例では、ウェハ6の段差部6aに対応する
露光マスク上の所定位置24aと、レジスト25を感光
させないでレジストを残す正規のレジストパターン形成
部25cに対応するマスク上の位置24cとの間の所定
位置24bに、ダミーのマスクパターンを形成し、これ
に対応するレジスト25の位置にダミーのレジストパタ
ーン25bを形成するものである。
【0015】このようにダミーレジスト25bを形成し
ておくと、露光マスク24を介して照射され、ウェハの
段差部6aにて反射された光(反射光)は、正規のレジ
ストパターン形成部25cに達することなく、従って反
射光(ハレーション)による影響(レジストパターンの
細り)が、正規のレジストパターン25cに生じること
を防ぐことができる。これは、広く用いられているホト
レジスト(感光性被膜)には、未露光時は吸光性が強
く、露光されるにつれて透光性が増加すると云う退色性
があり、従って上記ダミーレジスト25bは、反射光を
吸収するパターンとして作用することとなってハレーシ
ョンが抑制される。
ておくと、露光マスク24を介して照射され、ウェハの
段差部6aにて反射された光(反射光)は、正規のレジ
ストパターン形成部25cに達することなく、従って反
射光(ハレーション)による影響(レジストパターンの
細り)が、正規のレジストパターン25cに生じること
を防ぐことができる。これは、広く用いられているホト
レジスト(感光性被膜)には、未露光時は吸光性が強
く、露光されるにつれて透光性が増加すると云う退色性
があり、従って上記ダミーレジスト25bは、反射光を
吸収するパターンとして作用することとなってハレーシ
ョンが抑制される。
【0016】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、本
実施例ではポジタイプのホトレジストを用いたレジスト
パターン形成方法について説明したが、ネガタイプのホ
トレジストのパターン形成方法にも本発明は適用可能で
ある。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、本
実施例ではポジタイプのホトレジストを用いたレジスト
パターン形成方法について説明したが、ネガタイプのホ
トレジストのパターン形成方法にも本発明は適用可能で
ある。
【0017】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
装置の製造プロセスに適用した場合について説明した
が、プリント基板の製造やマイクロマシーニング技術そ
の他フォトリソグラフィ工程を有するプロセス一般に利
用できる。
なされた発明をその背景となった利用分野である半導体
装置の製造プロセスに適用した場合について説明した
が、プリント基板の製造やマイクロマシーニング技術そ
の他フォトリソグラフィ工程を有するプロセス一般に利
用できる。
【0018】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、本願の請求項1に記載の発
明によれば、半導体装置の段差部に対応する露光マスク
上のダミーパターンにより、上記段差部(ハレーション
誘起部)への光が遮光されて段差部での反射がなくなり
ハレーションが抑制される。又、請求項2に記載の発明
によれば、上記段差部に対応する露光マスク上に形成さ
れた、露光装置の解像度以下の微細パタンにより半導体
装置の段差部への露光量が低減され、ハレーションが抑
制される。又、請求項3に記載の発明によれば、上記段
差部とこれに隣り合う正規のマスクパターンとの間に形
成されたダミーのレジストパターンに上記段差部にて反
射された光が吸収されてハレーションが抑制される。上
記発明によって、吸光剤をレジスト中に溶解させること
なく、又、レジストを多層とすることなく、ハレーショ
ンを抑制することができ、歩留りが良く、しかも簡便な
手法で、凹凸のある半導体装置表面に微細なレジストパ
ターンを高精度に形成することができる。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、本願の請求項1に記載の発
明によれば、半導体装置の段差部に対応する露光マスク
上のダミーパターンにより、上記段差部(ハレーション
誘起部)への光が遮光されて段差部での反射がなくなり
ハレーションが抑制される。又、請求項2に記載の発明
によれば、上記段差部に対応する露光マスク上に形成さ
れた、露光装置の解像度以下の微細パタンにより半導体
装置の段差部への露光量が低減され、ハレーションが抑
制される。又、請求項3に記載の発明によれば、上記段
差部とこれに隣り合う正規のマスクパターンとの間に形
成されたダミーのレジストパターンに上記段差部にて反
射された光が吸収されてハレーションが抑制される。上
記発明によって、吸光剤をレジスト中に溶解させること
なく、又、レジストを多層とすることなく、ハレーショ
ンを抑制することができ、歩留りが良く、しかも簡便な
手法で、凹凸のある半導体装置表面に微細なレジストパ
ターンを高精度に形成することができる。
【図1】本発明に係る第1実施例のレジストのパターン
形成方法を示すウェハ及び露光マスクを示す断面図であ
る。
形成方法を示すウェハ及び露光マスクを示す断面図であ
る。
【図2】本発明に係る第2実施例によるレジストのパタ
ーン形成方法を示すウェハ及び露光マスクの断面図であ
る。
ーン形成方法を示すウェハ及び露光マスクの断面図であ
る。
【図3】本発明に係る第3実施例によるレジストのパタ
ーン形成方法を示すウェハ及び露光マスクの断面図であ
る。
ーン形成方法を示すウェハ及び露光マスクの断面図であ
る。
【図4】従来のレジストのパターン形成方法及びこれに
よるハレーションの発生状態を説明するための露光マス
ク及び半導体装置の断面図である。
よるハレーションの発生状態を説明するための露光マス
ク及び半導体装置の断面図である。
【図5】レジストを多層構造にしてハレーションを抑制
した従来の方法を示すウェハ及び露光マスクの断面図で
ある。
した従来の方法を示すウェハ及び露光マスクの断面図で
ある。
4 露光マスク 4a ダミーパターン 5 レジスト(感光性被膜) 6 ウェハ(基板) 6a 段差部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土屋 修 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 白井 精一郎 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 森田 正行 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内
Claims (3)
- 【請求項1】 基板の表面に感光性被膜を塗布し、これ
に露光マスクを合わせて露光現像することによって所望
のレジストパターンを得るレジストパターン形成方法に
おいて、露光マスクの前記基板の表面に生じた段差部に
対応する位置にダミーのマスクパターンを形成すること
を特徴とする半導体装置のレジストパターン形成方法。 - 【請求項2】 基板の表面に感光性被膜を塗布し、これ
に露光マスクを合わせて露光することによって所望のレ
ジストパターンを得るレジストパターン形成方法におい
て、露光マスクの前記基板の表面に生じた段差部に対応
する位置に、露光装置の解像度以下の微細な遮光パター
ンを形成することを特徴とするレジストパターン形成方
法。 - 【請求項3】 基板の表面に感光性被膜を塗布し、これ
に露光マスクを合わせて露光することによって所望のレ
ジストパターンを得るレジストパターン形成方法におい
て、露光マスク上の前記半導体基板の段差部に対応する
位置と、この段差部に対応する位置に隣り合う正規のマ
スクパターンとの間にダミーのマスクパターンを形成す
ることを特徴とするレジストパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234444A JPH0574701A (ja) | 1991-09-13 | 1991-09-13 | レジストパターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234444A JPH0574701A (ja) | 1991-09-13 | 1991-09-13 | レジストパターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574701A true JPH0574701A (ja) | 1993-03-26 |
Family
ID=16971109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3234444A Pending JPH0574701A (ja) | 1991-09-13 | 1991-09-13 | レジストパターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574701A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5945740A (en) * | 1996-07-26 | 1999-08-31 | Nec Corporation | Semiconductor device |
| KR100399441B1 (ko) * | 2001-06-29 | 2003-09-29 | 주식회사 하이닉스반도체 | 반도체 소자의 미세패턴 형성방법 |
| CN107278018A (zh) * | 2016-04-07 | 2017-10-20 | 日东电工株式会社 | 布线电路基板及其制造方法 |
| US10558121B2 (en) | 2016-06-07 | 2020-02-11 | Nitto Denko Corporation | Production method of wired circuit board |
-
1991
- 1991-09-13 JP JP3234444A patent/JPH0574701A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5945740A (en) * | 1996-07-26 | 1999-08-31 | Nec Corporation | Semiconductor device |
| KR100399441B1 (ko) * | 2001-06-29 | 2003-09-29 | 주식회사 하이닉스반도체 | 반도체 소자의 미세패턴 형성방법 |
| CN107278018A (zh) * | 2016-04-07 | 2017-10-20 | 日东电工株式会社 | 布线电路基板及其制造方法 |
| US10687427B2 (en) | 2016-04-07 | 2020-06-16 | Nitto Denko Corporation | Wired circuit board including a conductive pattern having a wire and a dummy portion |
| US11026334B2 (en) | 2016-04-07 | 2021-06-01 | Nitto Denko Corporation | Wired circuit board and producing method thereof |
| CN107278018B (zh) * | 2016-04-07 | 2022-05-03 | 日东电工株式会社 | 布线电路基板及其制造方法 |
| US10558121B2 (en) | 2016-06-07 | 2020-02-11 | Nitto Denko Corporation | Production method of wired circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2731516B2 (ja) | レジストパターン形成方法 | |
| KR950008384B1 (ko) | 패턴의 형성방법 | |
| JPH0455323B2 (ja) | ||
| KR100675782B1 (ko) | 비 흡수 레티클 및 이를 제조하는 방법 | |
| JP3373147B2 (ja) | フォトレジスト膜及びそのパターン形成方法 | |
| JPH0574701A (ja) | レジストパターン形成方法 | |
| CN114895521A (zh) | 图案化制程与光罩 | |
| JP2636763B2 (ja) | 半導体装置の製造方法 | |
| JPH05234965A (ja) | コンタクトホールの形成方法 | |
| KR100552559B1 (ko) | 레티클과, 반도체 노광장치 및 방법과, 반도체 디바이스제조방법 | |
| JP2560773B2 (ja) | パターン形成方法 | |
| CN114153125B (zh) | 掩膜及有效减小极紫外掩膜黑边界效应的方法 | |
| KR20090095388A (ko) | 반사형 포토마스크의 제조방법 | |
| JP4413414B2 (ja) | 露光用マスク、露光装置、露光方法及び液晶表示装置の製造方法 | |
| JPH0527413A (ja) | 露光装置用ホトマスク | |
| JP3837846B2 (ja) | 半導体装置の製造方法 | |
| JPH05257288A (ja) | パターン形成方法 | |
| JP3017776B2 (ja) | パターン形成方法 | |
| KR960000181B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR0123241B1 (ko) | 포토마스크 및 그 제조방법 | |
| JPH01238659A (ja) | パターン形成方法 | |
| JPH08181059A (ja) | 半導体装置の製造方法 | |
| KR100399889B1 (ko) | 반도체소자의감광층패턴형성방법 | |
| JPH06140297A (ja) | レジスト塗布方法 | |
| KR0144019B1 (ko) | 반도체 소자의 금속배선 형성방법 |