JPH0574777A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0574777A JPH0574777A JP3236063A JP23606391A JPH0574777A JP H0574777 A JPH0574777 A JP H0574777A JP 3236063 A JP3236063 A JP 3236063A JP 23606391 A JP23606391 A JP 23606391A JP H0574777 A JPH0574777 A JP H0574777A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thick film
- semiconductor
- semiconductor device
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 厚膜導電性電極を形成した透光性基板１上の
所定の位置に、光硬化型絶縁樹脂を介して半導体素子を
配置した後、荷重を加えながら光照射して固定し、電気
的導通をとる実装方法にて作成した半導体装置の品質を
高める。 【構成】 厚膜Ａｕ電極２は、スクリーン印刷法にて電
極材料の主成分の粒径が半導体チップ８面に形成した電
極１３の膜厚と同一の専用ペーストを塗布し、レベリン
グ、乾燥した後、高温中で焼成して形成することにより
電極２表面に凹凸を設けた構成とする。厚膜Ａｕ電極２
上に凹凸を形成することにより、実装時に半導体チップ
８に過大な荷重をかけなくてもよく、半導体チップ８の
損傷や電気的接続の不良を低減した高品質な半導体装置
とすることができる。
所定の位置に、光硬化型絶縁樹脂を介して半導体素子を
配置した後、荷重を加えながら光照射して固定し、電気
的導通をとる実装方法にて作成した半導体装置の品質を
高める。 【構成】 厚膜Ａｕ電極２は、スクリーン印刷法にて電
極材料の主成分の粒径が半導体チップ８面に形成した電
極１３の膜厚と同一の専用ペーストを塗布し、レベリン
グ、乾燥した後、高温中で焼成して形成することにより
電極２表面に凹凸を設けた構成とする。厚膜Ａｕ電極２
上に凹凸を形成することにより、実装時に半導体チップ
８に過大な荷重をかけなくてもよく、半導体チップ８の
損傷や電気的接続の不良を低減した高品質な半導体装置
とすることができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体実装に関するもの
で、光学画像を電気信号に変換するイメージセンサなど
の半導体装置及びその製造方法に関するものである。
で、光学画像を電気信号に変換するイメージセンサなど
の半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】近年、高密度の多端子、狭ピッチの半導
体装置の実装を目的として、光あるいは熱硬化型の絶縁
樹脂により導体配線を有する回路基板の電極と半導体素
子上のバンプ電極とを接触させ固定する実装方法が特開
平２−４４７４２号公報などにより提案されている。ま
た最近では、半導体素子のバンプ電極をＡｕなどのメッ
キにより形成するため高価であることからバンプを用い
ない実装方法も提案されている。
体装置の実装を目的として、光あるいは熱硬化型の絶縁
樹脂により導体配線を有する回路基板の電極と半導体素
子上のバンプ電極とを接触させ固定する実装方法が特開
平２−４４７４２号公報などにより提案されている。ま
た最近では、半導体素子のバンプ電極をＡｕなどのメッ
キにより形成するため高価であることからバンプを用い
ない実装方法も提案されている。
【０００３】以下図面を参照しながら、上記した従来の
バンプを用いない構造の半導体装置の一例について説明
する。
バンプを用いない構造の半導体装置の一例について説明
する。
【０００４】図４は従来の実装方法により製造されたイ
メージセンサの斜視図であり、図５にその要部断面図を
示す。また、図６に透光性回路基板の製造工程図を示
す。図４、図５において、２１は透光性を有するガラス
基板、２２は通常のスクリーン印刷プロセスで形成した
厚膜Ａｕ電極、２３はこの厚膜Ａｕ電極２２に接続する
回路導体層である。この回路導体層２３は、厚膜Ａｕ電
極２２に接続された厚膜下部Ａｇ導体層２４、厚膜絶縁
層２５、外部回路への入出力端子部へ接続された厚膜上
部Ａｇ導体層２６と、この厚膜上部Ａｇ導体層２６を保
護する厚膜保護層２７で構成されている。２８は半導体
イメージセンサチップであり、半導体イメージセンサチ
ップ２８は、半導体プロセスを用いて形成した能動素子
や受光素子の素子２９、絶縁層３０、各素子２９を電気
的に接続するＡｌ配線３１、保護層３２、保護層３２表
面に形成されるとともにＡｌ配線３１に接続したＡｌ電
極３３より成っている。３４は半導体イメージセンサを
固定し、電気的導通を取るための光硬化型絶縁樹脂であ
る。
メージセンサの斜視図であり、図５にその要部断面図を
示す。また、図６に透光性回路基板の製造工程図を示
す。図４、図５において、２１は透光性を有するガラス
基板、２２は通常のスクリーン印刷プロセスで形成した
厚膜Ａｕ電極、２３はこの厚膜Ａｕ電極２２に接続する
回路導体層である。この回路導体層２３は、厚膜Ａｕ電
極２２に接続された厚膜下部Ａｇ導体層２４、厚膜絶縁
層２５、外部回路への入出力端子部へ接続された厚膜上
部Ａｇ導体層２６と、この厚膜上部Ａｇ導体層２６を保
護する厚膜保護層２７で構成されている。２８は半導体
イメージセンサチップであり、半導体イメージセンサチ
ップ２８は、半導体プロセスを用いて形成した能動素子
や受光素子の素子２９、絶縁層３０、各素子２９を電気
的に接続するＡｌ配線３１、保護層３２、保護層３２表
面に形成されるとともにＡｌ配線３１に接続したＡｌ電
極３３より成っている。３４は半導体イメージセンサを
固定し、電気的導通を取るための光硬化型絶縁樹脂であ
る。
【０００５】以上にように構成されたイメージセンサの
製造方法を、以下に説明する。まず、半導体プロセスを
用いて能動素子や受動素子の素子２９やＡｌ配線３１を
形成した半導体素子面に、保護層３２と更にＡｌ電極３
３を形成して半導体イメージセンサチップ２８とする。
次に、予め透光性のガラス基板２１上に、スクリーン印
刷法によりＡｕペーストを塗布し、これを室温で放置し
てレベリングを行う。その後、１２０〜１５０℃で１０
分程度乾燥し、次に約５００℃の温度で焼成を行い厚膜
Ａｕ電極２２を形成する。同様のプロセスを繰り返すこ
とで、順次、厚膜下部Ａｇ導体層２４、厚膜絶縁層２
５、厚膜上部Ａｇ導体層２６、厚膜保護層２７を形成し
て回路導体層２３を構成する。最後に、これらの回路導
体層２３形成後にスクライブして、個片状態とした透光
性回路基板を作成しておく。図７に形成された厚膜Ａｕ
電極２２の形状概略図を示す。そして、図５に於て、こ
の作成した透光性回路基板上に透光性紫外線硬化型樹脂
２４を必要量塗布し、その上に半導体イメージセンサチ
ップ２８をＡｌ電極２３と厚膜Ａｕ電極２２が当接する
ように押し当てる。この時、厚膜Ａｕ電極２２上の樹脂
３４は押し退けられ、厚膜Ａｕ電極２２とＡｌ電極３３
は電気的に接続される。その後、半導体チップ２８の素
子２９面の反対側より圧力を加え、厚膜Ａｕ電極２２と
Ａｌ電極３３を圧着し、透光性回路基板の裏面より紫外
線を照射して紫外線硬化型樹脂３４の硬化を行う。この
ようにして、半導体イメージセンサチップ２８を透光性
回路基板上に実装する。この際、確実な電気的接続とす
るために加圧する荷重は、Ａｌ電極３３の表面に自然発
生的に形成される絶縁性の酸化膜を、当接する厚膜Ａｕ
電極２２で物理的に破壊するのに十分なだけ必要であ
る。（特開平２−２７２７６４号公報）
製造方法を、以下に説明する。まず、半導体プロセスを
用いて能動素子や受動素子の素子２９やＡｌ配線３１を
形成した半導体素子面に、保護層３２と更にＡｌ電極３
３を形成して半導体イメージセンサチップ２８とする。
次に、予め透光性のガラス基板２１上に、スクリーン印
刷法によりＡｕペーストを塗布し、これを室温で放置し
てレベリングを行う。その後、１２０〜１５０℃で１０
分程度乾燥し、次に約５００℃の温度で焼成を行い厚膜
Ａｕ電極２２を形成する。同様のプロセスを繰り返すこ
とで、順次、厚膜下部Ａｇ導体層２４、厚膜絶縁層２
５、厚膜上部Ａｇ導体層２６、厚膜保護層２７を形成し
て回路導体層２３を構成する。最後に、これらの回路導
体層２３形成後にスクライブして、個片状態とした透光
性回路基板を作成しておく。図７に形成された厚膜Ａｕ
電極２２の形状概略図を示す。そして、図５に於て、こ
の作成した透光性回路基板上に透光性紫外線硬化型樹脂
２４を必要量塗布し、その上に半導体イメージセンサチ
ップ２８をＡｌ電極２３と厚膜Ａｕ電極２２が当接する
ように押し当てる。この時、厚膜Ａｕ電極２２上の樹脂
３４は押し退けられ、厚膜Ａｕ電極２２とＡｌ電極３３
は電気的に接続される。その後、半導体チップ２８の素
子２９面の反対側より圧力を加え、厚膜Ａｕ電極２２と
Ａｌ電極３３を圧着し、透光性回路基板の裏面より紫外
線を照射して紫外線硬化型樹脂３４の硬化を行う。この
ようにして、半導体イメージセンサチップ２８を透光性
回路基板上に実装する。この際、確実な電気的接続とす
るために加圧する荷重は、Ａｌ電極３３の表面に自然発
生的に形成される絶縁性の酸化膜を、当接する厚膜Ａｕ
電極２２で物理的に破壊するのに十分なだけ必要であ
る。（特開平２−２７２７６４号公報）
【０００６】
【発明が解決しようとする課題】しかしながら上記の方
法では、厚膜Ａｕ電極２２に蓄積された内部ストレスに
よって経時変化による電気的接続の外れの発生や、半導
体素子２８の裏面への過大な荷重による半導体イメージ
センサチップ２８の損傷という問題点を有していた。
法では、厚膜Ａｕ電極２２に蓄積された内部ストレスに
よって経時変化による電気的接続の外れの発生や、半導
体素子２８の裏面への過大な荷重による半導体イメージ
センサチップ２８の損傷という問題点を有していた。
【０００７】これは、通常のスクリーン印刷法にて形成
した厚膜Ａｕ電極２２は、図８（Ａ）に示すように高さ
のバラツキがあるため、図８（Ｂ）に示すように全ての
電極を当接する際、最も低い厚膜Ａｕ電極２２−ａの高
さに合わす必要があることから他の厚膜Ａｕ電極２２−
ｂの変形量が大きくなる。このことからこれに起因する
内部ストレスが非常に大きいなることと、この変形に要
する半導体イメージセンサチップ２８の裏面からの荷重
が過大となることによる。また、図７に示すように通常
のスクリーン印刷法にて形成した厚膜Ａｕ電極２２は、
表面が凹凸の少ない形状をしているためにＡｌ電極３３
との接触面積が広く、酸化膜を破壊する際にも半導体イ
メージセンサチップ２８には過大な荷重が必要となるか
らである。
した厚膜Ａｕ電極２２は、図８（Ａ）に示すように高さ
のバラツキがあるため、図８（Ｂ）に示すように全ての
電極を当接する際、最も低い厚膜Ａｕ電極２２−ａの高
さに合わす必要があることから他の厚膜Ａｕ電極２２−
ｂの変形量が大きくなる。このことからこれに起因する
内部ストレスが非常に大きいなることと、この変形に要
する半導体イメージセンサチップ２８の裏面からの荷重
が過大となることによる。また、図７に示すように通常
のスクリーン印刷法にて形成した厚膜Ａｕ電極２２は、
表面が凹凸の少ない形状をしているためにＡｌ電極３３
との接触面積が広く、酸化膜を破壊する際にも半導体イ
メージセンサチップ２８には過大な荷重が必要となるか
らである。
【０００８】本発明は、上記問題点に鑑みてなされたも
のであり、半導体素子及び電気的接続に関する不良を低
減することができ、工法を簡略化することができる半導
体装置及び半導体装置の製造方法を提供するものであ
る。
のであり、半導体素子及び電気的接続に関する不良を低
減することができ、工法を簡略化することができる半導
体装置及び半導体装置の製造方法を提供するものであ
る。
【０００９】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置は、透光性の基板上に厚膜導電
性電極とこれに接続する回路導体層を形成した透光性回
路基板と、この透光性回路基板上の所定の位置に光硬化
型絶縁樹脂を介して半導体素子を配置し、半導体素子の
素子面の反対側より加圧して、所定の透光性回路基板の
厚膜導電性電極と半導体素子の素子面に形成した電極を
当接させた状態で透光性回路基板の裏面より光照射を行
い、光硬化型絶縁樹脂を硬化して半導体素子を固定し、
且つ電気的に接続する半導体装置において、この厚膜導
電性電極の電極材料の主成分の粒経が半導体素子に形成
した電極の膜厚となるようにしたものである。
めに本発明の半導体装置は、透光性の基板上に厚膜導電
性電極とこれに接続する回路導体層を形成した透光性回
路基板と、この透光性回路基板上の所定の位置に光硬化
型絶縁樹脂を介して半導体素子を配置し、半導体素子の
素子面の反対側より加圧して、所定の透光性回路基板の
厚膜導電性電極と半導体素子の素子面に形成した電極を
当接させた状態で透光性回路基板の裏面より光照射を行
い、光硬化型絶縁樹脂を硬化して半導体素子を固定し、
且つ電気的に接続する半導体装置において、この厚膜導
電性電極の電極材料の主成分の粒経が半導体素子に形成
した電極の膜厚となるようにしたものである。
【００１０】
【作用】本発明は上記した方法とすることにより、厚膜
導電性電極の表面に凹凸ができ、この凹凸によって突起
部のみが半導体素子の素子面に形成された電極に当接す
る。従って、接触面積が微小であるため、酸化膜を破壊
する際に要する圧力に必要な半導体素子への荷重は従来
より少なくてよい。更に、厚膜導電性電極の高さを揃え
る際も、突起部のみを変形させるだけなので変形量は少
なく、蓄積される内部ストレスも少なくなり、且つ半導
体素子に加圧される荷重も少なくなる。このため、厚膜
導電性電極に蓄積された内部ストレスによって経時変化
による電気的接続の外れの発生や、半導体素子の裏面へ
の過大な荷重による半導体素子の損傷という従来の問題
点を解決できるものである。
導電性電極の表面に凹凸ができ、この凹凸によって突起
部のみが半導体素子の素子面に形成された電極に当接す
る。従って、接触面積が微小であるため、酸化膜を破壊
する際に要する圧力に必要な半導体素子への荷重は従来
より少なくてよい。更に、厚膜導電性電極の高さを揃え
る際も、突起部のみを変形させるだけなので変形量は少
なく、蓄積される内部ストレスも少なくなり、且つ半導
体素子に加圧される荷重も少なくなる。このため、厚膜
導電性電極に蓄積された内部ストレスによって経時変化
による電気的接続の外れの発生や、半導体素子の裏面へ
の過大な荷重による半導体素子の損傷という従来の問題
点を解決できるものである。
【００１１】
【実施例】以下図面を参照しながら、上記した本発明の
一実施例の半導体装置について説明する。また、従来と
同一工程については図６も参照にして説明する。
一実施例の半導体装置について説明する。また、従来と
同一工程については図６も参照にして説明する。
【００１２】図１は本発明の実施例におけるイメージセ
ンサの斜視図を、図２はその要部断面図を示すものであ
る。図１、図２において、１は透光性を有するガラス基
板で、２は通常のスクリーン印刷にて専用のＡｕペース
トを塗布し、乾燥した後、焼成を行い表面に凹凸を形成
した厚膜Ａｕ電極であり、３は厚膜Ａｕ電極２に接続さ
れた回路導体層である。この回路導体層３は、凹凸を有
する厚膜Ａｕ電極２に接続された厚膜下部Ａｇ導体層
４、厚膜絶縁層５、外部回路への入出力端子部へ接続さ
れた厚膜上部Ａｇ導体層６と、この厚膜上部Ａｇ導体層
６を保護する厚膜保護層７から構成されている。８は半
導体イメージセンサチップで、半導体プロセスを用いて
作成された能動素子や受光素子の素子９、絶縁層１０、
各素子９を電気的に接続するＡｌ配線１１、保護層１
２、保護層１２表面に形成されるとともにＡｌ配線１１
に接続したＡｌ電極１３より成っている。１４は光硬化
型絶縁樹である。
ンサの斜視図を、図２はその要部断面図を示すものであ
る。図１、図２において、１は透光性を有するガラス基
板で、２は通常のスクリーン印刷にて専用のＡｕペース
トを塗布し、乾燥した後、焼成を行い表面に凹凸を形成
した厚膜Ａｕ電極であり、３は厚膜Ａｕ電極２に接続さ
れた回路導体層である。この回路導体層３は、凹凸を有
する厚膜Ａｕ電極２に接続された厚膜下部Ａｇ導体層
４、厚膜絶縁層５、外部回路への入出力端子部へ接続さ
れた厚膜上部Ａｇ導体層６と、この厚膜上部Ａｇ導体層
６を保護する厚膜保護層７から構成されている。８は半
導体イメージセンサチップで、半導体プロセスを用いて
作成された能動素子や受光素子の素子９、絶縁層１０、
各素子９を電気的に接続するＡｌ配線１１、保護層１
２、保護層１２表面に形成されるとともにＡｌ配線１１
に接続したＡｌ電極１３より成っている。１４は光硬化
型絶縁樹である。
【００１３】以上のように構成されたイメージセンサ製
造方法を、以下に説明する。まず、半導体プロセスを用
いて単結晶シリコン基板（ウエハ）上に、フォトトラン
ジスタまたはフォトダイオードなどの受光素子、ＣＣＤ
やＭＯＳ、バイポーラＩＣなどのアクセス回路などの素
子９を設けたものを製造する。Ａｌ配線１１、保護層１
２、Ａｌ電極１３は二層Ａｌ配線のプロセスを用い、Ａ
ｌ電極１３は、スパッタリング法により１μｍ程度の膜
厚を形成する。その後、このウエハを高精度ダイシング
技術により切断し、半導体イメージセンサをチップ８を
製造する。また、予め透光性回路基板を製造しておく。
図６に示すようにスクリーン印刷法により、コーニング
社７０５９の透光性基板をガラス基板１とし、このガラ
ス基板１上に主成分のＡｕ粒系が１μｍ程度の専用Ａｕ
ペーストを塗布し、これを室温で放置してレベリングを
行う。その後、１２０〜１５０℃で１０分程度乾燥した
後、約５００℃の温度で焼成を行い厚膜Ａｕ電極２を形
成する。この時、形成されたＡｕ厚膜電極２の形状概略
図を図３に示す。これは、主成分のＡｕの粒系が揃って
いるため形成された厚膜Ａｕ電極２の表面に凹凸が生じ
るためである。その後は、従来と同じように順次、厚膜
下部Ａｇ導体層４、厚膜絶縁層５、厚膜上部Ａｇ導体層
６、厚膜保護層７を形成していき、回路導体層３を形成
する。最後にスクライブして個片状態とした透光性回路
基板とする。次に、従来と同様にして簡易な実装方法に
よりこの透光性回路基板上の所定の位置に、アクリケー
ト系の透光性紫外線硬化型樹脂１４をスタンピング法や
スクリーン印刷法などにより所定量塗布する。その上に
半導体イメージセンサチップ８をＡｌ電極１３と厚膜Ａ
ｕ電極２が当接するように押し当てる。その後、半導体
イメージセンサチップ８の素子９面の反対側より圧力を
加え、厚膜Ａｕ電極２とＡｌ電極１３を圧着し、ガラス
基板１の裏面より紫外線を照射して紫外線硬化型樹脂１
４の硬化を行う。この際、厚膜Ａｕ電極２上の凹凸の突
起部しか、Ａｌ電極３に当接して電気的接続に関与しな
い。従って、厚膜Ａｕ電極２の変形量は小さくなり、半
導体イメージセンサチップ８への荷重の十分小さくな
る。このような理由から、荷重により半導体イメージセ
ンサチップ８を損なうことや、厚膜Ａｕ電極２の変形に
起因する内部ストレスによる電気的接続の外れの発生も
なくなる。しかし、主成分のＡｕの粒径が大きくなると
厚膜Ａｕ電極２の凹凸も大きくなり、Ａｌ電極１３の膜
厚より大きくなるとＡｌ電極１３を突き抜けて素子９に
損傷を発生させる確率が増加する。また、粒系が不揃い
の場合や小さくては、、厚膜Ａｕ電極２の凹凸が不揃い
や小さくなってしまう。このようにして、半導体イメー
ジセンサチップ８を透光性回路基板上に実装する。
造方法を、以下に説明する。まず、半導体プロセスを用
いて単結晶シリコン基板（ウエハ）上に、フォトトラン
ジスタまたはフォトダイオードなどの受光素子、ＣＣＤ
やＭＯＳ、バイポーラＩＣなどのアクセス回路などの素
子９を設けたものを製造する。Ａｌ配線１１、保護層１
２、Ａｌ電極１３は二層Ａｌ配線のプロセスを用い、Ａ
ｌ電極１３は、スパッタリング法により１μｍ程度の膜
厚を形成する。その後、このウエハを高精度ダイシング
技術により切断し、半導体イメージセンサをチップ８を
製造する。また、予め透光性回路基板を製造しておく。
図６に示すようにスクリーン印刷法により、コーニング
社７０５９の透光性基板をガラス基板１とし、このガラ
ス基板１上に主成分のＡｕ粒系が１μｍ程度の専用Ａｕ
ペーストを塗布し、これを室温で放置してレベリングを
行う。その後、１２０〜１５０℃で１０分程度乾燥した
後、約５００℃の温度で焼成を行い厚膜Ａｕ電極２を形
成する。この時、形成されたＡｕ厚膜電極２の形状概略
図を図３に示す。これは、主成分のＡｕの粒系が揃って
いるため形成された厚膜Ａｕ電極２の表面に凹凸が生じ
るためである。その後は、従来と同じように順次、厚膜
下部Ａｇ導体層４、厚膜絶縁層５、厚膜上部Ａｇ導体層
６、厚膜保護層７を形成していき、回路導体層３を形成
する。最後にスクライブして個片状態とした透光性回路
基板とする。次に、従来と同様にして簡易な実装方法に
よりこの透光性回路基板上の所定の位置に、アクリケー
ト系の透光性紫外線硬化型樹脂１４をスタンピング法や
スクリーン印刷法などにより所定量塗布する。その上に
半導体イメージセンサチップ８をＡｌ電極１３と厚膜Ａ
ｕ電極２が当接するように押し当てる。その後、半導体
イメージセンサチップ８の素子９面の反対側より圧力を
加え、厚膜Ａｕ電極２とＡｌ電極１３を圧着し、ガラス
基板１の裏面より紫外線を照射して紫外線硬化型樹脂１
４の硬化を行う。この際、厚膜Ａｕ電極２上の凹凸の突
起部しか、Ａｌ電極３に当接して電気的接続に関与しな
い。従って、厚膜Ａｕ電極２の変形量は小さくなり、半
導体イメージセンサチップ８への荷重の十分小さくな
る。このような理由から、荷重により半導体イメージセ
ンサチップ８を損なうことや、厚膜Ａｕ電極２の変形に
起因する内部ストレスによる電気的接続の外れの発生も
なくなる。しかし、主成分のＡｕの粒径が大きくなると
厚膜Ａｕ電極２の凹凸も大きくなり、Ａｌ電極１３の膜
厚より大きくなるとＡｌ電極１３を突き抜けて素子９に
損傷を発生させる確率が増加する。また、粒系が不揃い
の場合や小さくては、、厚膜Ａｕ電極２の凹凸が不揃い
や小さくなってしまう。このようにして、半導体イメー
ジセンサチップ８を透光性回路基板上に実装する。
【００１４】上記のようにして、イメージセンサを製造
する。このイメージセンサについては、ガラス基板１及
び透光性紫外線硬化型樹脂１４を通して光情報を受光素
子９が検知し、これを電気信号に変換するようになって
いる。
する。このイメージセンサについては、ガラス基板１及
び透光性紫外線硬化型樹脂１４を通して光情報を受光素
子９が検知し、これを電気信号に変換するようになって
いる。
【００１５】以上のように本実施例によれば、簡易な実
装方法にて製造することができる半導体装置において、
透光性回路基板上への通常のスクリーン印刷法による厚
膜Ａｕ電極形成プロセスで電極材料の主成分の粒径を半
導体素子のＡｌ電極の膜厚とすることにより、厚膜Ａｕ
電極の表面に凹凸を形成するという簡単な工程を加える
だけで、上記した理由により、半導体素子や電気的な接
続の不良の少ない高品質な半導体装置とすることができ
る。
装方法にて製造することができる半導体装置において、
透光性回路基板上への通常のスクリーン印刷法による厚
膜Ａｕ電極形成プロセスで電極材料の主成分の粒径を半
導体素子のＡｌ電極の膜厚とすることにより、厚膜Ａｕ
電極の表面に凹凸を形成するという簡単な工程を加える
だけで、上記した理由により、半導体素子や電気的な接
続の不良の少ない高品質な半導体装置とすることができ
る。
【００１６】
【発明の効果】以上のように本発明の半導体装置は、透
光性基板上に厚膜導電性電極とこれに接続する回路導体
層を形成した透光性回路基板と、この透光性回路基板上
の所定の位置に光硬化型絶縁樹脂を介して半導体素子を
配置し、半導体素子の素子面の反対側より加圧して、所
定の透光性回路基板の厚膜導電性電極と半導体素子の素
子面に形成した電極を当接させた状態で透光性回路基板
の裏面より光照射を行い、光硬化型絶縁樹脂を硬化して
半導体素子を固定し、且つ電気的に接続する半導体装置
において、この厚膜導電性電極の電極材料の主成分の粒
経が半導体素子に形成した電極の膜厚となるようにする
ことにより、簡易な工法により、半導体チップの損傷や
電気的接続の不良を低減した高品質な半導体装置とする
ことができる。
光性基板上に厚膜導電性電極とこれに接続する回路導体
層を形成した透光性回路基板と、この透光性回路基板上
の所定の位置に光硬化型絶縁樹脂を介して半導体素子を
配置し、半導体素子の素子面の反対側より加圧して、所
定の透光性回路基板の厚膜導電性電極と半導体素子の素
子面に形成した電極を当接させた状態で透光性回路基板
の裏面より光照射を行い、光硬化型絶縁樹脂を硬化して
半導体素子を固定し、且つ電気的に接続する半導体装置
において、この厚膜導電性電極の電極材料の主成分の粒
経が半導体素子に形成した電極の膜厚となるようにする
ことにより、簡易な工法により、半導体チップの損傷や
電気的接続の不良を低減した高品質な半導体装置とする
ことができる。
【図１】本発明の実施例におけるイメージセンサの斜視
図
図
【図２】同実施例におけるイメージセンサの要部断面図
【図３】同実施例におけるイメージセンサの透光性回路
基板の厚膜Ａｕ電極の形状概略図
基板の厚膜Ａｕ電極の形状概略図
【図４】従来のイメージセンサの斜視図
【図５】従来のイメージセンサの要部断面図
【図６】従来のイメージセンサの透光性回路基板の製造
工程図
工程図
【図７】従来のイメージセンサの透光性回路基板の厚膜
Ａｕ電極の形状概略図
Ａｕ電極の形状概略図
【図８】従来のイメージセンサの不良発生要因説明図
１、２１ 透光性ガラス基板 ２、厚膜Ａｕ電極 ３、２３ 回路導体層 ４、２４ 厚膜下部Ａｇ導体層 ５、２５ 厚膜絶縁層 ６、２６ 厚膜上部Ａｇ導体層 ７、２７ 厚膜保護層 ８、２８ 半導体イメージセンサチップ ９、２９ 素子 １０、３０ 絶縁層 １１、３１ Ａｌ配線 １２、３２ 保護層 １３、３３ Ａｌ電極 １４、３４ 透光性紫外線硬化型絶縁樹脂 ２２ 厚膜Ａｕ電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/028 9070−5Ｃ 8223−4Ｍ Ｈ０１Ｌ 27/14 Ｄ
Claims (3)
- 【請求項１】上面に回路導体層と前記回路導体層に接続
する厚膜導電性電極を有する透光性回路基板と、前記透
光性回路基板の上面に光硬化型絶縁樹脂を介した半導体
素子から成り、前記半導体素子の素子面の反対側より加
圧して、前記透光性回路基板の所定の位置に前記厚膜導
電性電極と前記半導体素子の素子面に形成した電極を当
接させた状態で紫外線を照射して光硬化型絶縁樹脂を硬
化して半導体素子を固定し、且つ電気的に接続する半導
体装置において、前記厚膜導電性電極の電極材料の主成
分の粒径が前記半導体素子面に形成した電極の膜厚とな
るようにしたことを特徴とする半導体装置。 - 【請求項２】前記厚膜導電性電極の電極材料をＡｕとし
たことを特徴とする請求項１記載の半導体装置。 - 【請求項３】前記半導体素子がイメージセンサであるこ
とを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3236063A JPH0574777A (ja) | 1991-09-17 | 1991-09-17 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3236063A JPH0574777A (ja) | 1991-09-17 | 1991-09-17 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574777A true JPH0574777A (ja) | 1993-03-26 |
Family
ID=16995180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3236063A Pending JPH0574777A (ja) | 1991-09-17 | 1991-09-17 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574777A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013138043A (ja) * | 2011-12-28 | 2013-07-11 | Nichia Chem Ind Ltd | 発光素子の実装方法 |
-
1991
- 1991-09-17 JP JP3236063A patent/JPH0574777A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013138043A (ja) * | 2011-12-28 | 2013-07-11 | Nichia Chem Ind Ltd | 発光素子の実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5405809A (en) | Semiconductor device, an image sensor device, and methods for producing the same | |
| US5783465A (en) | Compliant bump technology | |
| US5666270A (en) | Bump electrode, semiconductor integrated circuit device using the same, multi-chip module having the semiconductor integrated circuit devices and method for producing semicondutcor device having the bump electrode | |
| US6613694B2 (en) | Semiconductor device, manufacturing method for semiconductor device and mounting method for the same | |
| EP0393206B1 (en) | Image sensor and method of producing the same | |
| US5012969A (en) | Method of connecting electrodes | |
| US7208340B2 (en) | Semiconductor device manufacturing method | |
| US7271024B2 (en) | Method for fabricating sensor semiconductor device | |
| JPH1041694A (ja) | 半導体素子の基板実装構造及びその実装方法 | |
| US7446307B2 (en) | Sensor semiconductor device and fabrication method of the sensor semiconductor device | |
| CN87105952A (zh) | 导电图的制造方法及其操作 | |
| JPH0574777A (ja) | 半導体装置及びその製造方法 | |
| JPH04335544A (ja) | 半導体装置及びその製造方法 | |
| JPH05235315A (ja) | 半導体装置 | |
| JPH05136208A (ja) | 半導体装置及びその製造方法 | |
| JP2780499B2 (ja) | 半導体装置の実装方法 | |
| JP3238256B2 (ja) | 半導体装置、イメージセンサ装置及びそれらの製造方法 | |
| JP3713872B2 (ja) | 光受信モジュール | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JPH0536960A (ja) | イメージセンサの製造方法 | |
| JPH05144881A (ja) | 実装装置及び半導体装置の製造方法 | |
| JP2001308349A (ja) | フォトセンサチップの組立体およびその製造方法 | |
| JPH02263476A (ja) | 半導体実装方法 | |
| JP2558512B2 (ja) | 半導体装置 | |
| JPH0797596B2 (ja) | 半導体装置の製造方法 |