JPH0574869A - テープキヤリア方式の半導体装置に使用されるフイルム基板及びテープキヤリア方式の半導体装置 - Google Patents

テープキヤリア方式の半導体装置に使用されるフイルム基板及びテープキヤリア方式の半導体装置

Info

Publication number
JPH0574869A
JPH0574869A JP3234434A JP23443491A JPH0574869A JP H0574869 A JPH0574869 A JP H0574869A JP 3234434 A JP3234434 A JP 3234434A JP 23443491 A JP23443491 A JP 23443491A JP H0574869 A JPH0574869 A JP H0574869A
Authority
JP
Japan
Prior art keywords
film substrate
semiconductor device
type semiconductor
tape carrier
carrier type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3234434A
Other languages
English (en)
Inventor
Koji Akimoto
康治 秋元
Atsushi Obuchi
篤 大渕
Hiroyuki Mori
博幸 毛利
Tatsuaki Ueno
達彰 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP3234434A priority Critical patent/JPH0574869A/ja
Publication of JPH0574869A publication Critical patent/JPH0574869A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【目的】テープキャリア方式の半導体装置に使用される
フィルム基板において、信頼性を向上する。前記フィル
ム基板が良品か否かの判断を自動化する。テープキャリ
ア方式の半導体装置の信頼性を向上する。前記半導体装
置の歩留りを向上する。 【構成】リード配線2を幅方向に所定間隔で複数配列し
たテープキャリア方式の半導体装置に使用されるフィル
ム基板において、隣接する配線パターン2Dを設け、こ
の配線パターン2D間の間隔を、前記リード配線2のア
ウター部間より小さくする。 【効果】前記配線パターン2D間の間隔を、錫ホイスカ
またはエッチング不良による突起等の許容長さに設定
し、配線パターン2D間の電気的導通を調べることによ
り、錫ホイスカまたは突起等の長さを電気的に検査し、
エッチング不良等の解像度の低下によるフィルム基板の
不良を判断することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、テープキャリア方式の
半導体装置に関し、特に、テープキャリア方式の半導体
装置に使用されるフィルム基板に適用して有効な技術に
関するものである。
【0002】
【従来の技術】TAB(ape utomated ondin
g)テープ上に半導体ペレットを搭載した半導体装置、
いわゆるテープキャリア方式の半導体装置が使用されて
いる。前記TABテープは、ポリイミド系のフィルム上
に銅箔を設け、この銅箔をエッチングして複数のリード
を形成することにより構成されている。
【0003】前記半導体ペレットの外部端子と前記複数
のリードとは、金バンプ電極を介して電気的に接続され
る。また、リードのアウター部は、例えばはんだを介し
て実装配線基板の端子と電気的に接続される。この際、
リードに錫めっきを施こすことにより電気的接続の信頼
性を向上することができるので、リードのアウター部に
は錫めっきが施されている。
【0004】
【発明が解決しようとする課題】しかしながら、本発明
者は、前記従来技術を検討した結果、以下のような問題
点を見出した。
【0005】半導体装置の入出力数の増加に伴い、リー
ド間の間隔が小さくなってきている。一方、リードに錫
めっきが施されている場合、錫ホイスカが発生するとい
う問題がある。従って、リード間の間隔が、錫ホイスカ
の長さよりも短い場合には、リード間がショートすると
いう問題がある。そこで、従来、錫めっきが施されたリ
ードを、顕微鏡を用いて目視で検査し、錫ホイスカの長
さを判別していた。錫ホイスカの長さが所定値以下であ
れば、リード間ショートがない良品のTABテープと判
断することが可能である。しかし、目視で検査した場
合、見落としまたは誤判断があるため、TABテープの
リード間ショートが発生するという問題があった。ま
た、目視での検査では、検査に要する時間が長くなると
いう問題があった。また、不良と判断されるはずのTA
Bテープを見落した場合、このTABテープに良品の半
導体ペレットが搭載される。この場合には、最終的な検
査工程でこの半導体装置は不良として検出されるため、
半導体装置の歩留りが低下するという問題があった。
【0006】本発明の目的は、テープキャリア方式の半
導体装置に使用されるフィルム基板において、信頼性を
向上することが可能な技術を提供することにある。
【0007】本発明の他の目的は、前記テープキャリア
方式の半導体装置に使用されるフィルム基板において、
フィルム基板が良品か否かの判断を自動化することが可
能な技術を提供することにある。
【0008】本発明の他の目的は、テープキャリア方式
の半導体装置において、信頼性を向上することにある。
【0009】本発明の他の目的は、前記テープキャリア
方式の半導体装置において、歩留りを向上することが可
能な技術を提供することにある。
【0010】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【0011】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0012】(1)可撓性のフィルム基板上に、リード
配線をその幅方向に所定間隔で複数本配列し、少なくと
もリード配線のアウター部に実装用めっき層を設けたテ
ープキャリア方式の半導体装置に使用されるフィルム基
板において、前記複数本配列されたリード配線のうち、
所定の隣接する2本のリード配線のアウター部間の間隔
を、他のリード配線のアウター部間の間隔より小さくす
るか、又は、リード配線の配列以外の領域に、隣接する
2つの配線パターンを設け、該2つの配線パターン間の
間隔を前記複数本のリード配線のアウター部間の間隔よ
りも小さくする。
【0013】(2)前記所定の隣接する2本のリード配
線を、前記複数本のリード配線の配列の一端又は両端に
設ける。
【0014】(3)可撓性のフィルム基板上に、金属箔
のエッチングで形成されるリード配線をその幅方向に所
定間隔で複数本配列したテープキャリア方式の半導体装
置に使用されるフィルム基板において、前記複数本配列
されたリード配線のうち、所定の隣接する2本のリード
配線のアウター部間の間隔を、他のリード配線のアウタ
ー部間の間隔より小さくするか、又は、リード配線の配
列以外の領域に、隣接する2つの配線パターンを設け、
該2つの配線パターン間の間隔を前記複数本のリード配
線のアウター部間の間隔よりも小さくする。
【0015】(4)テープキャリア方式の半導体装置に
おいて、前記手段(1)乃至手段(3)のいずれかのフ
ィルム基板を備える。
【0016】
【作用】前述した手段(1)によれば、前記所定の隣接
する2つのリード配線間または隣接する配線パターン間
の間隔を、例えば、錫ホイスカの許容長さに設定し、前
記リード配線間または配線パターン間の電気的導通を調
べることにより、電気的に錫ホイスカの長さを検査する
ことができる。従って、錫ホイスカによるフィルム基板
の不良を、電気的に判別することができるので、誤判
断、見落としを防止することができる。これにより、フ
ィルム基板のリード配線間ショートを低減することがで
きるので、フィルム基板の信頼性を向上することができ
る。
【0017】また、電気的にフィルム基板が良品か否か
の判断を行なうことができるので、フィルム基板が良品
か否かの判断を自動化することができる。
【0018】前述した手段(2)によれば、従来、リー
ド配線の配列の両端には、リード配線の補強を目的とし
てダミーリード配線が設けられているので、このダミー
リード配線のパターンを変更するだけで、ダミーリード
配線と共用して、フィルム基板の信頼性を向上し、フィ
ルム基板が良品か否かの判断を自動化することができ
る。
【0019】前述した手段(3)によれば、前記所定の
隣接するリード配線間または隣接する配線パターン間の
間隔を、エッチング不良による突起等の許容長さ以下に
設定し、前記リード配線間または配線パターン間の電気
的導通を調べることにより、電気的に突起等の長さを検
査することができる。従って、エッチング不良等の解像
度の低下によるフィルム基板の不良を、電気的に判断す
ることができるので、フィルム基板のリード配線間ショ
ートを低減することができる。これにより、フィルム基
板の信頼性を向上することができる。
【0020】前記手段(4)によれば、フィルム基板の
信頼性は向上しているので、このフィルム基板を備えた
半導体装置の信頼性を向上することができる。 また、
不良のフィルム基板を、半導体ペレットの実装前に除去
することができるので、フィルム基板を備えた半導体装
置の歩留りを向上することができる。
【0021】
【実施例】以下、本発明の実施例を図面を用いて具体的
に説明する。
【0022】なお、実施例を説明するための全図におい
て、同一機能を有するものは、同一符号を付け、その繰
り返しの説明は省略する。
【0023】〔実施例1〕本発明の実施例1のフィルム
基板を、図2(平面図)を用いて説明する。
【0024】図2に示すように、本実施例1のフィルム
基板は、可撓性のポリイミド系のフィルム1上に、銅箔
で構成される複数のリード配線2を備えている。前記フ
ィルム1の両側部には、スプロケットホール4が複数設
けられている。前記リード配線2は、前記銅箔をエッチ
ングすることにより形成される。このリード配線2に
は、錫めっきが施されている。このリード配線2は、そ
の幅方向に所定間隔が複数本設けられている。なお、同
図2では、リード配線2のアウター部のみを示す。ま
た、同図2では、半導体ペレット6を搭載した状態を示
す。
【0025】前記半導体ペレット6の図示しない外部端
子と、前記複数のリード配線2との間は、図示しない金
バンプ電極により電気的に接続されている。同図1の点
線で囲った領域5内は、ユーザエリアである。この点線
5から切断し、例えば、ポッティングにより半導体ペレ
ット6を封止することにより、半導体装置は形成され
る。
【0026】前記複数のリード配線2の夫々には、テス
トパッド3が電気的に接続されている。なお、同図2で
は、各リード配線2とテストパッド3とを接続する配線
の一部を省略している。
【0027】次に、前記フィルム基板の要部の構成を、
図1(前記図2の一点鎖線で囲った領域A内を拡大して
示す要部平面図)を用いて説明する。
【0028】図1に示すように、前記複数のリード配線
2の配列の端部には、ダミーリード配線2Dが設けられ
ている。このダミーリード配線2Dは、リード配線2の
強度を向上する目的で設けられている。また、本実施例
1では、同図1に示すように、前記ダミーリード配線2
D間の間隔Bは、他のリード配線2のアウター部間の間
隔Cよりも小さく構成されている。
【0029】以上、説明したように、本実施例1の構成
によれば、前記ダミーリード配線2D間の間隔を、例え
ば、錫ホイスカの許容長さに設定し、ダミーリード2D
間の電気的導通を調べることにより、電気的に錫ホイカ
スの長さを検査することができる。従って、錫ホイスカ
によるフィルム基板の不良を、電気的に判別することが
できるので、誤判断、見落としを防止することができ
る。これにより、フィルム基板のリード配線2間ショー
トを低減することができるので、フィルム基板の信頼性
を向上することができる。
【0030】また、電気的にフィルム基板が良品か否か
の判断を行なうことができるので、フィルム基板が良品
か否かの判断を自動化することができる。
【0031】また、従来、リード配線2の配列の両端に
は、リード配線2の補強を目的としてダミーリード配線
2Dが設けられているので、このダミーリード配線2D
のパターンを変更するだけで、ダミーリード配線2Dと
共用して、フィルム基板の信頼性を向上し、フィルム基
板が良品か否かの判断を自動化することができる。
【0032】また、フィルム基板が良品か否かの判断を
自動化することができるので、フィルム基板の製造及び
このフィルム基板を備えた半導体装置の製造に要する時
間を短縮することができる。
【0033】また、フィルム基板の信頼性は向上してい
るので、このフィルム基板を備えた半導体装置の信頼性
を向上することができる。
【0034】また、不良のフィルム基板を、半導体ペレ
ット6の実装前に除去することができるので、フィルム
基板を備えた半導体装置の歩留りを向上することができ
る。
【0035】〔実施例2〕本発明の実施例2のフィルム
基板の要部の構成を、図3(要部平面図)を用いて説明
する。
【0036】図3に示すように、本実施例2のフィルム
基板は、前記実施例1のフィルム基板において、ダミー
リード配線2D間の間隔を、種々変更させたものであ
る。なお、図3では、ダミーリード配線2Dに接続され
るパッド(3)を省略している。
【0037】以上、説明したように、本実施例2の構成
によれば、前記実施例1と同様の効果を得ることができ
る。また、同時に、ダミーリード配線2D間の間隔を、
エッチング不良による突起等の許容長さに設定し、ダミ
ーリード2D間の電気的導通を調べることにより、電気
的に突起等の長さを検査することができる。従って、エ
ッチング不良等の解像度の低下によるフィルム基板の不
良を電気的に判断することができるので、フィルム基板
のリード配線2間ショートを低減することができる。こ
れにより、フィルム基板の信頼性を向上することができ
る。
【0038】〔実施例3〕本発明の実施例3のフィルム
基板の要部の構成を、図4(要部平面図)を用いて説明
する。
【0039】図4に示すように、本実施例3のフィルム
基板は、前記実施例2のフィルム基板において、リード
配線2のアウター部間よりも配置間隔が狭いテストパッ
ド3を、隣接して複数設けたものである。テストパッド
3間の間隔は、パターンの解像度の検査ができる程度の
間隔に設定すれば良い。
【0040】以上、説明したように、本実施例3の構成
によれば、前記実施例2と同様の効果を得ることができ
る。また、同時に、前記複数のテストパッド3を、リー
ド配線2の配列以外の領域において、フィルム基板上の
任意の位置、例えば、ユーザエリア5外に設けることも
できる。また、同図4に示すようなパターンの場合、テ
ストパッド3のエッジ(端)部では、錫ホイスカ、エッ
チング不良等が発生し易いため、より正確に、フィルム
基板が良品か否かを判断することができる。
【0041】また、同図4に示すようにテストパッド3
を配置した場合、パターンの近接効果によって錫のめっ
き厚にばらつきが発生するので、錫ホイスカの長さにも
ばらつきが生じる。従って、錫ホイスカの長さのばらつ
きも、電気的に検出することができる。
【0042】また、図5(実施例3の変形例を示す要部
平面図)及び図6(実施例3の変形例を示す要部平面
図)に示すような形状で、ダミーリード配線2Dを構成
しても良い。
【0043】以上、本発明を実施例にもとづき具体的に
説明したが、本発明は、前記実施例に限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。
【0044】前記実施例1乃至実施例3では、テープキ
ャリア方式の半導体装置に使用されるフィルム基板及び
フィルム基板を備えた半導体装置を示したが、本発明
は、錫ホイスカが発生する可能性がある半導頼装置及び
解像度の検査が必要な半導体装置に適用することができ
る。
【0045】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【0046】テープキャリア方式の半導体装置に使用さ
れるフィルム基板において、信頼性を向上することがで
きる。
【0047】前記テープキャリア方式の半導体装置に使
用されるフィルム基板において、フィルム基板が良品か
否かの判断を自動化することができる。
【0048】テープキャリア方式の半導体装置におい
て、信頼性を向上することができる。
【0049】前記テープキャリア方式の半導体装置にお
いて、歩留りを向上することができる。
【図面の簡単な説明】
【図1】本発明の実施例1のフィルム基板の平面図。
【図2】前記図1の一点鎖線で囲った域域A内を拡大し
て示す要部平面図。
【図3】本発明の実施例2のフィルム基板の要部平面
図。
【図4】本発明の実施例3のフィルム基板の要部平面
図。
【図5】実施例3の変形例を示す要部平面図。
【図6】実施例3の変形例を示す要部平面図。
【符号の説明】
1…フィルム、2…リード配線、2D…ダミーリード配
線、3…テストパッド、4…スプロケットホール、5…
エーザエリア、6…半導体ペレット。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 毛利 博幸 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 上野 達彰 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所武蔵工場内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 可撓性のフィルム基板上に、リード配線
    をその幅方向に所定間隔で複数本配列し、少なくともリ
    ード配線のアウター部に実装用めっき層を設けたテープ
    キャリア方式の半導体装置に使用されるフィルム基板に
    おいて、前記複数本配列されたリード配線のうち、所定
    の隣接する2本のリード配線のアウター部間の間隔を、
    他のリード配線のアウター部間の間隔より小さくする
    か、又は、リード配線の配列以外の領域に、隣接する2
    つの配線パターンを設け、該2つの配線パターン間の間
    隔を前記複数本のリード配線のアウター部間の間隔より
    も小さくしたことを特徴とするテープキャリア方式の半
    導体装置に使用されるフィルム基板。
  2. 【請求項2】 前記所定の隣接する2本のリード配線
    を、前記複数本のリード配線の配列の一端又は両端に設
    けたことを特徴とする前記請求項1に記載のテープキャ
    リア方式の半導体装置に使用されるフィルム基板。
  3. 【請求項3】 可撓性のフィルム基板上に、金属箔のエ
    ッチングで形成されるリード配線をその幅方向に所定間
    隔で複数本配列したテープキャリア方式の半導体装置に
    使用されるフィルム基板において、前記複数本配列され
    たリード配線のうち、所定の隣接する2本のリード配線
    のアウター部間の間隔を、他のリード配線のアウター部
    間の間隔より小さくするか、又は、リード配線の配列以
    外の領域に、隣接する2つの配線パターンを設け、該2
    つの配線パターン間の間隔を前記複数本のリード配線の
    アウター部間の間隔よりも小さくしたことを特徴とする
    テープキャリア方式の半導体装置に使用されるフィルム
    基板。
  4. 【請求項4】テープキャリア方式の半導体装置におい
    て、前記請求項1乃至請求項3のいずれか1項に記載の
    フィルム基板を備えたことを特徴とするテープキャリア
    方式の半導体装置。
JP3234434A 1991-09-13 1991-09-13 テープキヤリア方式の半導体装置に使用されるフイルム基板及びテープキヤリア方式の半導体装置 Pending JPH0574869A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3234434A JPH0574869A (ja) 1991-09-13 1991-09-13 テープキヤリア方式の半導体装置に使用されるフイルム基板及びテープキヤリア方式の半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3234434A JPH0574869A (ja) 1991-09-13 1991-09-13 テープキヤリア方式の半導体装置に使用されるフイルム基板及びテープキヤリア方式の半導体装置

Publications (1)

Publication Number Publication Date
JPH0574869A true JPH0574869A (ja) 1993-03-26

Family

ID=16970951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3234434A Pending JPH0574869A (ja) 1991-09-13 1991-09-13 テープキヤリア方式の半導体装置に使用されるフイルム基板及びテープキヤリア方式の半導体装置

Country Status (1)

Country Link
JP (1) JPH0574869A (ja)

Similar Documents

Publication Publication Date Title
US5378981A (en) Method for testing a semiconductor device on a universal test circuit substrate
US5177863A (en) Method of forming integrated leadouts for a chip carrier
JPH04261035A (ja) 集積回路実装装置
US20050006734A1 (en) Bonding pad for a packaged integrated circuit
JP2568748B2 (ja) 半導体装置
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
US4981817A (en) Tab method for implementing dynamic chip burn-in
JP2004214699A (ja) 半導体実装用回路基板およびそれを備えた半導体装置
JPH0574869A (ja) テープキヤリア方式の半導体装置に使用されるフイルム基板及びテープキヤリア方式の半導体装置
JP2001118994A (ja) 半導体装置
JP2955736B2 (ja) 半導体装置用多層セラミックパッケージ
US12489023B2 (en) Package structure and method of forming thereof
JP2842430B2 (ja) Tabテープ
JPH06249906A (ja) 端子接続試験用のダミーチップ
KR100258350B1 (ko) 슈퍼 bga 반도체패키지
KR940006872Y1 (ko) 멀티 칩 모듈(Multi Chip Module)의 회로기판 구조
JP4056252B2 (ja) 半導体装置の製造方法
JP3061728B2 (ja) 半導体パッケージ
JP2755255B2 (ja) 半導体搭載用基板
JP3182943B2 (ja) ハイブリッドic
JP3024046B2 (ja) 半導体パッケージ
CN121054486A (zh) 制造半导体集成电路封装的方法
JPS62199022A (ja) 半導体装置の実装具
JPS6318688A (ja) セラミツクパツケ−ジ
JP2937553B2 (ja) マルチチップモジュール