JPS62199022A - 半導体装置の実装具 - Google Patents
半導体装置の実装具Info
- Publication number
- JPS62199022A JPS62199022A JP61040292A JP4029286A JPS62199022A JP S62199022 A JPS62199022 A JP S62199022A JP 61040292 A JP61040292 A JP 61040292A JP 4029286 A JP4029286 A JP 4029286A JP S62199022 A JPS62199022 A JP S62199022A
- Authority
- JP
- Japan
- Prior art keywords
- film
- bumps
- bump
- pad
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術的分野〕
本発明は半導体素子上の電極と外部金属リードとを接合
する場合のボンディング方法に関するものである。
する場合のボンディング方法に関するものである。
近年、ＩＣ，ＬＳＩ等の半導体素子は各種の家庭電化製
品、産業用機器に導入されている。これらの電子機器は
、省電力あるいは有効スペースの利用などの観点から、
小型化薄型化のいわゆる軽薄短小化への道に進みつつあ
る。
品、産業用機器に導入されている。これらの電子機器は
、省電力あるいは有効スペースの利用などの観点から、
小型化薄型化のいわゆる軽薄短小化への道に進みつつあ
る。
半導体素子もこの目的のためパッケージングの小型化薄
型化が強く要望されるようになってまた、半導体素子は
各種プロセスにより素子として完成した後、取扱い上あ
るいは機械的保護のためにパッケージングされるが、電
気的接続の必要性から電極リードだけはパッケージ外に
取り出さなければならない０通常、半導体素子とパッケ
ージ外部との接続にはリードフレームとワイヤーボンデ
ィングによるもの金属突起（バンプ）と基板配線による
ものテープキャリヤ方式によるもの等が用いられている
。この中で特に接続数が多く、小型化薄型化の要望に適
したものとしてテープキャリヤ方式がある。
型化が強く要望されるようになってまた、半導体素子は
各種プロセスにより素子として完成した後、取扱い上あ
るいは機械的保護のためにパッケージングされるが、電
気的接続の必要性から電極リードだけはパッケージ外に
取り出さなければならない０通常、半導体素子とパッケ
ージ外部との接続にはリードフレームとワイヤーボンデ
ィングによるもの金属突起（バンプ）と基板配線による
ものテープキャリヤ方式によるもの等が用いられている
。この中で特に接続数が多く、小型化薄型化の要望に適
したものとしてテープキャリヤ方式がある。
テープキャリヤ方式とは、半導体素子上の電極端子上に
バリヤメタルと呼ばれる多層金属膜を設け、さらにとの
バリヤメタル上に電気メツキ法により金属突起を設ける
。そして、金属リード端子を設けである一定幅の長尺の
ポリイミドテープを用意し、該金属リード端子と前記金
属突起とを電極端子数に無関係に同一チップ上電極に同
時に一括接合するものである。この方法は°１’Ａ、Ｂ
（ＴａｐθＡｕｔｏｍａｔｉｄ Ｂｏｎｄｉｎｇ）法
とも呼ばれ多端子薄型の分野で広がりつつあるが、電極
接続工程としては工程数が多くコスト高となる、素子に
加工を加えるため素子歩留りが下がる等の問題点がある
。
バリヤメタルと呼ばれる多層金属膜を設け、さらにとの
バリヤメタル上に電気メツキ法により金属突起を設ける
。そして、金属リード端子を設けである一定幅の長尺の
ポリイミドテープを用意し、該金属リード端子と前記金
属突起とを電極端子数に無関係に同一チップ上電極に同
時に一括接合するものである。この方法は°１’Ａ、Ｂ
（ＴａｐθＡｕｔｏｍａｔｉｄ Ｂｏｎｄｉｎｇ）法
とも呼ばれ多端子薄型の分野で広がりつつあるが、電極
接続工程としては工程数が多くコスト高となる、素子に
加工を加えるため素子歩留りが下がる等の問題点がある
。
そこで最近ではリードをエツチングすることにより突起
電極相としたものや転写バンプ方式（例えば特開昭５７
−１５２１４７号公報）と呼ばれる方法によりあらかじ
めリード側に突起電極（バンプ）を形成したものを使っ
たＴＡＢ法も現われてきている。これらの方法によれば
素子側は通常のＡｆｆｉ パッド（電極）のままでよく
、適用範囲は広がる。
電極相としたものや転写バンプ方式（例えば特開昭５７
−１５２１４７号公報）と呼ばれる方法によりあらかじ
めリード側に突起電極（バンプ）を形成したものを使っ
たＴＡＢ法も現われてきている。これらの方法によれば
素子側は通常のＡｆｆｉ パッド（電極）のままでよく
、適用範囲は広がる。
しかし、エツチングにより突起形状とする場合は、その
エツチング能力の限界がリードの高密度化を妨げており
、転写バンプ方式では転写用基板とよばれるバンプ形成
用基板の準備と最適化さらにはリード表面のＳｎメッキ
厚の制御等の必要性から安定した接合条件を求めるまで
時間を要するなど問題は残る。さらに第３図に示すよう
な、フィルム２２、上の金属配線２１．を形成した後該
金属配線２１、の先端部でフィルム２２の貫通穴を介し
反対側に金属突起電極２３を形成した金属突起電極付フ
ィルムキャリヤと半導体装置の電極部２６とを電気的に
接続する方法もある。しかしこの方法の場合、エツチン
グされる角度の影響により微細ピッチあるいは微小電極
パッド２６に対応するのが困難である。
エツチング能力の限界がリードの高密度化を妨げており
、転写バンプ方式では転写用基板とよばれるバンプ形成
用基板の準備と最適化さらにはリード表面のＳｎメッキ
厚の制御等の必要性から安定した接合条件を求めるまで
時間を要するなど問題は残る。さらに第３図に示すよう
な、フィルム２２、上の金属配線２１．を形成した後該
金属配線２１、の先端部でフィルム２２の貫通穴を介し
反対側に金属突起電極２３を形成した金属突起電極付フ
ィルムキャリヤと半導体装置の電極部２６とを電気的に
接続する方法もある。しかしこの方法の場合、エツチン
グされる角度の影響により微細ピッチあるいは微小電極
パッド２６に対応するのが困難である。
そこで微小電極バットに対応するため第４図のようにポ
リイミドフィルム３２を薄くする方法もあるが、フィル
ム全体の剛性が失なわれ接合部の信頼性が低下するとい
う問題点がある６ 〔発明の目的〕 本発明は、前述の問題点を解決し、信頼性を高めたＴＡ
Ｂ技術を提供することを目的とする。
リイミドフィルム３２を薄くする方法もあるが、フィル
ム全体の剛性が失なわれ接合部の信頼性が低下するとい
う問題点がある６ 〔発明の目的〕 本発明は、前述の問題点を解決し、信頼性を高めたＴＡ
Ｂ技術を提供することを目的とする。
本発明は、第４図に示すような構造のＴＡＢ用フィルム
を改良したものである。まず、全体の剛性を失なわない
程度に厚いポリイミドフィルムを用意し、そのポリイミ
ドフィルム上に金属配線を施こしておく、フィルム側に
素子を置き、配線パターンと素子電極パッドとを位置合
せしたとき素子上電極パッドにあたる部分には金属配線
からポリイミドを貫通し金属突起電極（バンプ）を形成
しであるものとする。このとき、そのポリイミド厚では
、エツチング能力の限界から過大なバンプ形成しかでき
ないのでフィルム中央の素子部分だけはエツチングによ
り薄膜化した構造とする。これにより微細なピッチでバ
ンプを形成することができるので微細ピッチで形成され
た素子上電極パッドとＩ Ｌ Ｂ （Ｉｎｎｅｒ Ｌｅ
ａｄ Ｂｏｎｄｉｎｌｃ）接合することができる。
を改良したものである。まず、全体の剛性を失なわない
程度に厚いポリイミドフィルムを用意し、そのポリイミ
ドフィルム上に金属配線を施こしておく、フィルム側に
素子を置き、配線パターンと素子電極パッドとを位置合
せしたとき素子上電極パッドにあたる部分には金属配線
からポリイミドを貫通し金属突起電極（バンプ）を形成
しであるものとする。このとき、そのポリイミド厚では
、エツチング能力の限界から過大なバンプ形成しかでき
ないのでフィルム中央の素子部分だけはエツチングによ
り薄膜化した構造とする。これにより微細なピッチでバ
ンプを形成することができるので微細ピッチで形成され
た素子上電極パッドとＩ Ｌ Ｂ （Ｉｎｎｅｒ Ｌｅ
ａｄ Ｂｏｎｄｉｎｌｃ）接合することができる。
本発明によれば、第３図の構造に比べ微細なパッドピッ
チでバンプが形成でき第４図の構造より高い剛性のＴＡ
Ｂ用フィルムを作成することができる。より高い剛性を
有するため金属リード及びバンプとパッドの接合に対し
て高い信頼性を得ることができる。また第３図に比ベエ
ッチングされた所に、素子がはまるためより薄く実装す
ることが可能である。
チでバンプが形成でき第４図の構造より高い剛性のＴＡ
Ｂ用フィルムを作成することができる。より高い剛性を
有するため金属リード及びバンプとパッドの接合に対し
て高い信頼性を得ることができる。また第３図に比ベエ
ッチングされた所に、素子がはまるためより薄く実装す
ることが可能である。
第１図に本発明の実施例を示したので以後この例による
構成で説明する。
構成で説明する。
第１図では、１２５ｔｍ程度のポリイミドフィルム１２
上にＣｕ配線１１−パ層−ンレ紐蕾辺４−７番り一上番
１形成し、ポリイミドフィルムの中心部をエツチングに
より２５１ｍ程度にする。そしてＡＱ パッド１６に
あたる部分をエツチングして貫通孔を設け、次いでＣｕ
配線１１に接続するＣｕバンプ１３を形成する。そして
接合の信頼性を高めるためＣｕバンプ１３にＡｕメッキ
ＪｆｌＬ４を施す。
上にＣｕ配線１１−パ層−ンレ紐蕾辺４−７番り一上番
１形成し、ポリイミドフィルムの中心部をエツチングに
より２５１ｍ程度にする。そしてＡＱ パッド１６に
あたる部分をエツチングして貫通孔を設け、次いでＣｕ
配線１１に接続するＣｕバンプ１３を形成する。そして
接合の信頼性を高めるためＣｕバンプ１３にＡｕメッキ
ＪｆｌＬ４を施す。
このようにしてできたポリイミドフィルム上のＣｕバン
プ１３をＡｌｌパッド１６に位置合わせし、ｒＬＢ（Ｉ
ｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ）接合する。
プ１３をＡｌｌパッド１６に位置合わせし、ｒＬＢ（Ｉ
ｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ）接合する。
■ バンプ材料として上述の例では、銅を用いたが、よ
り接合信頼性を高めるためＡｕなどを用いてもよい。
り接合信頼性を高めるためＡｕなどを用いてもよい。
■ 上述の例ではＣｕバンプ１３上にＡｕメッキＭ１４
を施したが、より安価なバンプにするため、Ｃｕバンプ
１３だけのものでも酸化しない雰囲気で接合すればよい
。
を施したが、より安価なバンプにするため、Ｃｕバンプ
１３だけのものでも酸化しない雰囲気で接合すればよい
。
■ ポリイミドフィルムの中心部を薄くする際エチッン
グを用いたが、第４図のようにもともと薄いフィルムに
接着剤等で外枠となるポリイミドフィルムを張り合わせ
て周辺部を厚くできる。
グを用いたが、第４図のようにもともと薄いフィルムに
接着剤等で外枠となるポリイミドフィルムを張り合わせ
て周辺部を厚くできる。
（イ）ポリイミドフィルムに膜厚差をつける代わりに第
２図のようにＣｕ配線４１の一部あるいは全搬にわたっ
て厚くすることによっても効果がある。
２図のようにＣｕ配線４１の一部あるいは全搬にわたっ
て厚くすることによっても効果がある。
び第４図は、従来の方法に−よる接合部断面図である。
１１．２１，３１．４１・・・金属配線１２．２２，３
２，４２・・・ポリイミドフィルム１３．２３，３３．
４３・・・メッキによる銅バンプ１４．２４，３４，４
４・・・金メッキ層１５．２５，３５，４５・・・パッ
シベーション膜１６．２６，３６，４６・・−電極パッ
ド１７．２７，３７．４７・・・シリコン素子代理人
弁理士 則 近 憲 佑 同 竹 花 喜久男
２，４２・・・ポリイミドフィルム１３．２３，３３．
４３・・・メッキによる銅バンプ１４．２４，３４，４
４・・・金メッキ層１５．２５，３５，４５・・・パッ
シベーション膜１６．２６，３６，４６・・−電極パッ
ド１７．２７，３７．４７・・・シリコン素子代理人
弁理士 則 近 憲 佑 同 竹 花 喜久男
Claims (1)
- 【特許請求の範囲】 フィルム上に金属配線が施され、該金属配線の内端部に
フィルムの貫通孔を介して金属突起電極を形成したフィ
ルムキャリヤにおいて、 フィルムの厚さが、周辺部より中央部の方が薄くされた
ことを特徴とする半導体装置の実装具。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61040292A JPH0719797B2 (ja) | 1986-02-27 | 1986-02-27 | 半導体装置の実装具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61040292A JPH0719797B2 (ja) | 1986-02-27 | 1986-02-27 | 半導体装置の実装具 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62199022A true JPS62199022A (ja) | 1987-09-02 |
| JPH0719797B2 JPH0719797B2 (ja) | 1995-03-06 |
Family
ID=12576528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61040292A Expired - Lifetime JPH0719797B2 (ja) | 1986-02-27 | 1986-02-27 | 半導体装置の実装具 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719797B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990009035A1 (en) * | 1989-02-06 | 1990-08-09 | Furukawa Denki Kogyo Kabushiki Kaisha | Chip carrier |
| US6060771A (en) * | 1998-03-09 | 2000-05-09 | Sumitomo Electric Industries, Inc. | Connecting lead for semiconductor devices and method for fabricating the lead |
| KR20020065705A (ko) * | 2001-02-07 | 2002-08-14 | 삼성전자 주식회사 | 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지 |
-
1986
- 1986-02-27 JP JP61040292A patent/JPH0719797B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990009035A1 (en) * | 1989-02-06 | 1990-08-09 | Furukawa Denki Kogyo Kabushiki Kaisha | Chip carrier |
| US6060771A (en) * | 1998-03-09 | 2000-05-09 | Sumitomo Electric Industries, Inc. | Connecting lead for semiconductor devices and method for fabricating the lead |
| KR20020065705A (ko) * | 2001-02-07 | 2002-08-14 | 삼성전자 주식회사 | 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0719797B2 (ja) | 1995-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0459493B1 (en) | A semiconductor device comprising a TAB tape and its manufacturing method | |
| US6650013B2 (en) | Method of manufacturing wire bonded microelectronic device assemblies | |
| US6864166B1 (en) | Method of manufacturing wire bonded microelectronic device assemblies | |
| JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH04277636A (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
| US7923835B2 (en) | Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing | |
| JP2753696B2 (ja) | 半導体パッケージのテープ自動結合構造 | |
| KR100345075B1 (ko) | 칩 사이즈 패키지 | |
| JP2003188209A (ja) | 半導体装置とその製造方法 | |
| JP2974840B2 (ja) | 半導体素子の実装方法 | |
| JP3889311B2 (ja) | プリント配線板 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2858844B2 (ja) | 半導体集積回路装置 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| JPH0955447A (ja) | 半導体装置 | |
| JPH0719797B2 (ja) | 半導体装置の実装具 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| KR100608331B1 (ko) | 멀티 칩 패키지 | |
| KR970005716B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3076302B2 (ja) | 半導体装置 | |
| JPS62199023A (ja) | 半導体装置の実装方法 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JP3067364B2 (ja) | 金属突起電極付き半導体装置 | |
| JPH09172042A (ja) | 半導体装置 |