JPH0574886A - ウエーハプロービング装置 - Google Patents
ウエーハプロービング装置Info
- Publication number
- JPH0574886A JPH0574886A JP3232619A JP23261991A JPH0574886A JP H0574886 A JPH0574886 A JP H0574886A JP 3232619 A JP3232619 A JP 3232619A JP 23261991 A JP23261991 A JP 23261991A JP H0574886 A JPH0574886 A JP H0574886A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- test
- wafer
- result
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000008188 pellet Substances 0.000 claims abstract description 39
- 230000002950 deficient Effects 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000012360 testing method Methods 0.000 abstract description 19
- 238000013500 data storage Methods 0.000 abstract description 6
- 238000013101 initial test Methods 0.000 abstract 2
- 238000010276 construction Methods 0.000 abstract 1
- 238000007689 inspection Methods 0.000 description 25
- 230000001066 destructive effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】メモリー等の複数の検査工程を必要とする半導
体装置の検査において、検査全体の時間の短縮と、後か
ら不良分析を容易とすること。 【構成】複数回の検査を行なう為のウェーハプロービン
グ装置は、Ｐ／Ｗ結果を記憶する装置とペレットインデ
ックス制御装置３を有し、第２回めの検査で、第１回め
の検査の結果不良であるペレットにはインデックスを行
なわず、テストを実施しない。
体装置の検査において、検査全体の時間の短縮と、後か
ら不良分析を容易とすること。 【構成】複数回の検査を行なう為のウェーハプロービン
グ装置は、Ｐ／Ｗ結果を記憶する装置とペレットインデ
ックス制御装置３を有し、第２回めの検査で、第１回め
の検査の結果不良であるペレットにはインデックスを行
なわず、テストを実施しない。
Description
【０００１】
【産業上の利用分野】本発明は、ウェーハプロービング
装置にかかり、特にＰ／Ｗチェック工程でペレットの電
気的特性を測定する為のウェーハプロービング装置に関
する。
装置にかかり、特にＰ／Ｗチェック工程でペレットの電
気的特性を測定する為のウェーハプロービング装置に関
する。
【０００２】
【従来の技術】Ｐ／Ｗチェック工程で用いられるウェー
ハプロービング装置は、テスターからテスト開始信号を
受けとることによってテストを開始し、テストが終了し
た段階でテスターにテスト終了信号と測定されたペレッ
トの良否判定信号とをテスターに送る。更に、被測定ペ
レットが不良の場合は、レーザーやインクを用いたマー
キング装置を動作させることにより、当該ペレット不良
ペレット認識の為のマーキングを行なう。
ハプロービング装置は、テスターからテスト開始信号を
受けとることによってテストを開始し、テストが終了し
た段階でテスターにテスト終了信号と測定されたペレッ
トの良否判定信号とをテスターに送る。更に、被測定ペ
レットが不良の場合は、レーザーやインクを用いたマー
キング装置を動作させることにより、当該ペレット不良
ペレット認識の為のマーキングを行なう。
【０００３】
【発明が解決しようとする課題】電気的にデータを書き
込み、紫外線によりデータを消去する所謂ＥＰＲＯＭ
や、電気的にデータの読み書きが可能な所謂ＥＥＰＲＯ
Ｍ等は、メモリー内容の保持特性を検査する為に、通常
複数回の電気的測定を有する。例えば、第１回めの電気
的特性の検査で、メモリー領域にあらかじめ決められた
情報を書き込み、この後２５０℃で３時間程度の高温処
理を施す。この後、前記高温処理後も第１回めの電気的
特性の検査で書き込まれた情報が保持されていること
を、第２回めの電気的特性の検査で確認される。
込み、紫外線によりデータを消去する所謂ＥＰＲＯＭ
や、電気的にデータの読み書きが可能な所謂ＥＥＰＲＯ
Ｍ等は、メモリー内容の保持特性を検査する為に、通常
複数回の電気的測定を有する。例えば、第１回めの電気
的特性の検査で、メモリー領域にあらかじめ決められた
情報を書き込み、この後２５０℃で３時間程度の高温処
理を施す。この後、前記高温処理後も第１回めの電気的
特性の検査で書き込まれた情報が保持されていること
を、第２回めの電気的特性の検査で確認される。
【０００４】通常第１回めの電気的特性の検査では、メ
モリー領域に書き込まれた内容が読み出されるかの検査
と、メモリー領域以外の付加回路の検査が実施され、不
良であれば、レーザーやスクラッチにより、マーキング
が施される。第２回めの電気的特性の検査では、通常メ
モリー領域の保持特性のみが検査され、メモリー領域以
外の回路の検査は、テストが冗長になり、テストタイム
が長くなる為、実施しない。この為、もし、第１回めの
検査で、メモリー領域以外の回路のテストで不良判定さ
れ、かつ、不良マーキングが非破壊的であるか、或は、
破壊的であってもメモリー領域に対する破壊でない場合
は、第２回めの検査で良品判定されてしまう。従って第
２回めのテスト上の良品ペレット数と真の良品ペレット
数が一致しないという不具合がある。
モリー領域に書き込まれた内容が読み出されるかの検査
と、メモリー領域以外の付加回路の検査が実施され、不
良であれば、レーザーやスクラッチにより、マーキング
が施される。第２回めの電気的特性の検査では、通常メ
モリー領域の保持特性のみが検査され、メモリー領域以
外の回路の検査は、テストが冗長になり、テストタイム
が長くなる為、実施しない。この為、もし、第１回めの
検査で、メモリー領域以外の回路のテストで不良判定さ
れ、かつ、不良マーキングが非破壊的であるか、或は、
破壊的であってもメモリー領域に対する破壊でない場合
は、第２回めの検査で良品判定されてしまう。従って第
２回めのテスト上の良品ペレット数と真の良品ペレット
数が一致しないという不具合がある。
【０００５】上記不具合を対策する為、第１回めの不良
のマーキングは、レーザーやスクラッチを用いた破壊的
な方法に限定され、かつマーキングされる場所は、メモ
リー領域に限定される。しかしながら、破壊的マーキン
グであれば、それ以降ペレットの不良解析は不可能であ
るという不具合と、メモリー領域に限定されたマーキン
グでは、あらかじめ、ペレット上のメモリー領域の位置
を知る必要があり、作業性が悪化するという不具合があ
る。
のマーキングは、レーザーやスクラッチを用いた破壊的
な方法に限定され、かつマーキングされる場所は、メモ
リー領域に限定される。しかしながら、破壊的マーキン
グであれば、それ以降ペレットの不良解析は不可能であ
るという不具合と、メモリー領域に限定されたマーキン
グでは、あらかじめ、ペレット上のメモリー領域の位置
を知る必要があり、作業性が悪化するという不具合があ
る。
【０００６】
【課題を解決するための手段】本発明の複数回の電気的
特性を検査する為のウェーハプロービング装置では、ウ
ェーハ単位で管理する為のウェーハの認識記号と、ウェ
ーハ上のペレットのアドレスと良・不良を意味する当該
ペレットのＰ／Ｗ結果を示す記号とを記憶する装置と、
同記憶装置から読み出したＰ／Ｗ結果を示す記号の判定
により、不良ペレットの場合は、電気的特性を行なわず
に次のペレットにインデックスを行なう為の装置とを有
する。
特性を検査する為のウェーハプロービング装置では、ウ
ェーハ単位で管理する為のウェーハの認識記号と、ウェ
ーハ上のペレットのアドレスと良・不良を意味する当該
ペレットのＰ／Ｗ結果を示す記号とを記憶する装置と、
同記憶装置から読み出したＰ／Ｗ結果を示す記号の判定
により、不良ペレットの場合は、電気的特性を行なわず
に次のペレットにインデックスを行なう為の装置とを有
する。
【０００７】かかる本発明によれば、ＥＰＲＯＭ，ＥＥ
ＰＲＯＭの第２回めのメモリー領域のデータの保持特性
のみを電気的に検査する場合、第１回めの電気特性の検
査の結果を、本発明のウェーハプロービング装置の記憶
装置に格納したデータを用いて、テストを実施する。格
納されたデータには前述した様にウェーハ上のペレット
のアドレスと当該ペレットの良，不良判定が示されてい
る為、もし不良である場合には、当該ペレットの第２回
めの検査を実施せずに次のペレットにインデックスを行
なう。
ＰＲＯＭの第２回めのメモリー領域のデータの保持特性
のみを電気的に検査する場合、第１回めの電気特性の検
査の結果を、本発明のウェーハプロービング装置の記憶
装置に格納したデータを用いて、テストを実施する。格
納されたデータには前述した様にウェーハ上のペレット
のアドレスと当該ペレットの良，不良判定が示されてい
る為、もし不良である場合には、当該ペレットの第２回
めの検査を実施せずに次のペレットにインデックスを行
なう。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００９】図１は、本発明の第１の実施例を示すブロ
ック図である。
ック図である。
【００１０】第１回めの電気的特性の検査の結果は、ウ
ェーハプロービング装置１に接続されたＰ／Ｗデータ格
納装置２に記憶される。データの内容としては、ウェー
ハが作成された拡散ロット番号とウェーハに付けられた
通し番号を、データのヘッダとして、ウェーハ上の全チ
ップのアドレスと、当該アドレスに位置するペレットの
検査結果を１つのファイルとして記憶する。
ェーハプロービング装置１に接続されたＰ／Ｗデータ格
納装置２に記憶される。データの内容としては、ウェー
ハが作成された拡散ロット番号とウェーハに付けられた
通し番号を、データのヘッダとして、ウェーハ上の全チ
ップのアドレスと、当該アドレスに位置するペレットの
検査結果を１つのファイルとして記憶する。
【００１１】第２回めの電気的特性の検査では、あらか
じめＰ／Ｗデータ格納装置のファイルの中から、第１回
めに検査した結果を示すファイルを、拡散ロット番号と
ウェーハに付けられた通し番号とを検索してペレットイ
ンデックス制御装置３に送る。ペレットインデックス制
御装置３は、ウェーハプロービング装置１から、次にテ
ストするペレットのアドレスのデータをもらい、同一ア
ドレスの第１回めの検査の結果を参照し、もし、不良で
あれば、同不良ペレットへのインデックスを中止し、そ
の次のペレットにインデックスする様ペレットを移動す
る。
じめＰ／Ｗデータ格納装置のファイルの中から、第１回
めに検査した結果を示すファイルを、拡散ロット番号と
ウェーハに付けられた通し番号とを検索してペレットイ
ンデックス制御装置３に送る。ペレットインデックス制
御装置３は、ウェーハプロービング装置１から、次にテ
ストするペレットのアドレスのデータをもらい、同一ア
ドレスの第１回めの検査の結果を参照し、もし、不良で
あれば、同不良ペレットへのインデックスを中止し、そ
の次のペレットにインデックスする様ペレットを移動す
る。
【００１２】次に本発明の第２の実施例を図２に示す。
第１の実施例との差は、Ｐ／Ｗデータ格納装置２が全て
のウェーハプロービング装置１と、ペレットインデック
ス装置３に接続されている。この為、第１の実施例では
複数の電気的測定の検査を同一プローバーで実施する必
要があったが、第２の実施例では全てのプローバーで、
第１回めの検査の情報が参照できる為、あいているプロ
ーバーで第２回めの検査が可能である。
第１の実施例との差は、Ｐ／Ｗデータ格納装置２が全て
のウェーハプロービング装置１と、ペレットインデック
ス装置３に接続されている。この為、第１の実施例では
複数の電気的測定の検査を同一プローバーで実施する必
要があったが、第２の実施例では全てのプローバーで、
第１回めの検査の情報が参照できる為、あいているプロ
ーバーで第２回めの検査が可能である。
【００１３】
【発明の効果】以上説明した様に本発明の複数回の電気
的特性を検査する為のウェーハプロービング装置では、
第１回めの検査の結果を、第２回めの検査時に参照しな
がら検査を行なう為、第１回めの検査の結果、不良とな
ったペレットが第２回めの検査で、良品になることは無
い。又、第１回めの検査の結果、不良となったペレット
となったペレットに対するマーキング方式に関しても、
非破壊的なマーキングでよい為、後で、不良解析が可能
である。更に、マーキング場所の限定もない為、セット
アップが簡便になる。
的特性を検査する為のウェーハプロービング装置では、
第１回めの検査の結果を、第２回めの検査時に参照しな
がら検査を行なう為、第１回めの検査の結果、不良とな
ったペレットが第２回めの検査で、良品になることは無
い。又、第１回めの検査の結果、不良となったペレット
となったペレットに対するマーキング方式に関しても、
非破壊的なマーキングでよい為、後で、不良解析が可能
である。更に、マーキング場所の限定もない為、セット
アップが簡便になる。
【００１４】又、電気的特性を測定する前に不良の検出
が可能となる為、テストタイムも短縮される。
が可能となる為、テストタイムも短縮される。
【図１】本発明の第１の実施例を示すブロック図であ
る。
る。
【図２】本発明の第２の実施例を示すブロック図であ
る。
る。
１ ウェーハプロービング装置 ２ Ｐ／Ｗデータ格納装置 ３ ペレットインデックス制御装置
Claims (2)
- 【請求項１】 ウェーハ単位で管理する為のウェーハの
認識記号とウェーハ上のペレットのアドレス及び良，不
良を意味する当該ペレットのＰ／Ｗ結果を示す記号とを
記憶する記憶装置と、前記記憶装置から読み出したＰ／
Ｗ結果を示す記号の判定により、不良ペレットの場合
は、電気特性の測定を行なわずに次のペレットにインデ
ックスを行なう為の装置とを有することを特徴とする複
数回の電気的特性を検査する為に用いられるウェーハプ
ロービング装置。 - 【請求項２】 前記ペレットはメモリ−半導体ペレット
である請求項１に記載のウェーハプロービング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3232619A JPH0574886A (ja) | 1991-09-12 | 1991-09-12 | ウエーハプロービング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3232619A JPH0574886A (ja) | 1991-09-12 | 1991-09-12 | ウエーハプロービング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574886A true JPH0574886A (ja) | 1993-03-26 |
Family
ID=16942168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3232619A Pending JPH0574886A (ja) | 1991-09-12 | 1991-09-12 | ウエーハプロービング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574886A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114556537A (zh) * | 2019-10-10 | 2022-05-27 | 东京毅力科创株式会社 | 接合系统和重合基板的检查方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0252446A (ja) * | 1988-08-17 | 1990-02-22 | Nec Kyushu Ltd | 集積回路の試験装置 |
| JPH02235374A (ja) * | 1989-03-08 | 1990-09-18 | Mitsubishi Electric Corp | 不揮発性半導体メモリのテスト方法 |
-
1991
- 1991-09-12 JP JP3232619A patent/JPH0574886A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0252446A (ja) * | 1988-08-17 | 1990-02-22 | Nec Kyushu Ltd | 集積回路の試験装置 |
| JPH02235374A (ja) * | 1989-03-08 | 1990-09-18 | Mitsubishi Electric Corp | 不揮発性半導体メモリのテスト方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114556537A (zh) * | 2019-10-10 | 2022-05-27 | 东京毅力科创株式会社 | 接合系统和重合基板的检查方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5538141A (en) | Test flow assurance using memory imprinting | |
| US20020006676A1 (en) | Method and apparatus for storage of test results within an integrated circuit | |
| US7719301B2 (en) | Testing method of semiconductor integrated circuit and information recording medium | |
| JP2765771B2 (ja) | 半導体記憶装置の試験方法 | |
| CN113281634B (zh) | 芯片测试设备及其芯片测试过程叠料或卡料检查方法 | |
| CN104599998B (zh) | 一种对失效芯片进行电性失效分析的方法 | |
| JPH0574909A (ja) | ウエハテスト方法 | |
| JPH0574886A (ja) | ウエーハプロービング装置 | |
| CN116110480B (zh) | 一种有效分辨闪存真假数据保留性失效的测试方法 | |
| JPH1138085A (ja) | テスタの動作誤謬検査方法 | |
| US7496817B2 (en) | Method for determining integrity of memory | |
| US6961880B2 (en) | Recording test information to identify memory cell errors | |
| JPH0574878A (ja) | ウエーハの試験方法 | |
| JP2010135030A (ja) | 半導体メモリと半導体メモリの不良解析方法 | |
| JPS59228726A (ja) | 不良解析装置 | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| JPH0823016A (ja) | 半導体メモリのテスト方法 | |
| JPH0712903A (ja) | 半導体集積回路装置及びその検査方法 | |
| US6717870B2 (en) | Method for assessing the quality of a memory unit | |
| JPH0574885A (ja) | ウエーハプロービング装置 | |
| JP2000227459A (ja) | 半導体集積回路とそのテスト方法、及びそのテストに使用するプローブ治具 | |
| JP2001357696A (ja) | 半導体メモリ検査装置と検査方法及び検査プログラムを記録した記録媒体 | |
| CN119881593A (zh) | 芯片测试方法、测试设备、测试系统和存储介质 | |
| JP4952046B2 (ja) | モジュール試験装置、モジュール試験方法およびモジュール試験プログラム | |
| JPH01134941A (ja) | ウェーハ試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980224 |