JPH0574888A - Wafer probing device - Google Patents
Wafer probing deviceInfo
- Publication number
- JPH0574888A JPH0574888A JP3235815A JP23581591A JPH0574888A JP H0574888 A JPH0574888 A JP H0574888A JP 3235815 A JP3235815 A JP 3235815A JP 23581591 A JP23581591 A JP 23581591A JP H0574888 A JPH0574888 A JP H0574888A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chips
- inspection
- wafer
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 35
- 230000002950 deficient Effects 0.000 claims abstract description 25
- 238000011179 visual inspection Methods 0.000 claims abstract description 14
- 238000012360 testing method Methods 0.000 claims description 18
- 238000007689 inspection Methods 0.000 abstract description 23
- 238000010586 diagram Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はウェーハプロービング装
置に関し、特にチップ外観検査装置にて外観上不良と判
定されたチップ(ウェーハ内に作られた集積回路)は、
P/Wチェックでの試験の対象とせず、外観が良品と判
定されたチップのみをP/Wチェック(チップの機能及
び特性を試験する工程)の試験の対象とする機能を有す
る半導体ウェーハプロービング装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wafer probing apparatus, and in particular, a chip (integrated circuit made in a wafer) that is judged to be defective in appearance by a chip appearance inspection apparatus is
A semiconductor wafer probing device having a function of subjecting only chips whose appearance is judged to be non-defective to P / W check (a step of testing the function and characteristics of the chip) to the test which is not subject to the P / W check. Regarding
【0002】[0002]
【従来の技術】従来のP/Wチェックの試験では、その
製品の機能不良あるいは特性の規格外れ不良を判定し、
不良マーキングを行っている。しかし、品質に関わる外
観上の不良を検出する機能を持たない為、品質保証の外
観チェックは、P/Wチェックの前後工程で人がチップ
の外観をチェックし、不良チップにマニュアルでマーキ
ングするかあるいはチップ外観検査装置によってチップ
外観検査を行い、その不良チップの情報をマーキング専
用のプロービング装置に渡し、不良マーキングを行な
い、その後P/Wチェックを行う方法をとっている。2. Description of the Related Art In a conventional P / W check test, it is judged whether the product has a malfunction or a characteristic is out of specification.
Bad marking is done. However, since it does not have the function to detect the appearance-related defects related to the quality, whether or not a person can check the appearance of the chips before and after the P / W check and manually mark the defective chips in the quality check appearance check. Alternatively, a method of performing a chip visual inspection by a chip visual inspection device, passing the information of the defective chip to a probing device dedicated to marking, performing defective marking, and then performing P / W check.
【0003】具体例としては、図5〜図7に示すフロー
図と図8〜図10のブロック図とを参照して説明する。A specific example will be described with reference to the flow charts shown in FIGS. 5 to 7 and the block diagrams shown in FIGS. 8 to 10.
【0004】まず図5,図8において、チップ外観検査
装置に半導体ウェーハ4が投入される(処理20)。こ
こで、制御コントローラ6は、外観検査装置1と外観認
識装置5及び記憶装置7をコントロールし、チップの外
観検査を行い(処理21〜処理23)、その結果を記憶
装置7へ記録する(処理24)。以下、ウェーハ内の全
チップについて外観検査し、チップ毎に記憶装置7へ記
録する。全チップチェック完了(処理25)後、記憶装
置7からフロッピーディスク8へデータを転送し(処理
26)、チップ外観検査の作業を終了し、ウェーハアウ
トする(処理27)。First, in FIGS. 5 and 8, the semiconductor wafer 4 is loaded into the chip visual inspection apparatus (process 20). Here, the controller 6 controls the appearance inspection device 1, the appearance recognition device 5, and the storage device 7, performs the appearance inspection of the chip (processes 21 to 23), and records the result in the storage device 7 (process 24). Hereinafter, appearance inspection is performed on all the chips in the wafer, and each chip is recorded in the storage device 7. After all chips have been checked (process 25), data is transferred from the storage device 7 to the floppy disk 8 (process 26), the work of the chip appearance inspection is completed, and the wafer is wafer-out (process 27).
【0005】次に図6,図9において、不良マーキンク
装置にウェーハを投入する(処理30)。この時、図8
のフロッピーディスク8のデータを、図9のフロッピー
ディスク8より取り込む。処理31〜33を経て、図9
の制御コントローラ6によって、このデータをもとにウ
ェーハ4内の外観上不良となったチップをマーキング装
置11でマーキングする(処理34)。Next, referring to FIGS. 6 and 9, the wafer is loaded into the defective marking device (process 30). At this time,
The data of the floppy disk 8 of FIG. After processing 31 to 33, FIG.
On the basis of this data, the controller 6 of (1) marks the chips in the wafer 4 which have become defective in appearance by the marking device 11 (process 34).
【0006】この後図7,図10において、P/Wチェ
ック(処理42)へウェーハ4が投入され(処理4
0)、チップ毎に特性試験し、その良否判定(処理4
3)をもとに不良チップをマーキング装置11でマーキ
ングする(処理44)。この際、前工程で外観不良とな
ったチップに対しても特性試験をしており、不良マーキ
ング工程が重複したものになっている。After this, in FIGS. 7 and 10, the wafer 4 is loaded into the P / W check (process 42) (process 4).
0), a characteristic test is performed for each chip, and the quality is judged (process 4).
Based on 3), the defective chip is marked by the marking device 11 (process 44). At this time, a characteristic test is also performed on the chips having a defective appearance in the previous step, and the defective marking steps are duplicated.
【0007】[0007]
【発明が解決しようとする課題】前述した従来の方法で
は、既に外観上不良と判定されたチップに対してもP/
Wチェックにて特性の試験をしており、またチップ外観
検査の結果をもとに不良チップにマーキングする不良マ
ーキング工程と、P/Wチェックでの試験の結果をもと
に行う不良マーキング工程とが重複しており、非効率的
であり、生産性が悪いという問題点があった。In the above-mentioned conventional method, P / P is applied even to a chip which has already been judged to be defective in appearance.
A characteristic test is performed by the W check, and a defective marking step is performed to mark a defective chip based on the result of the chip visual inspection, and a defective marking step is performed based on the result of the P / W check test. Are duplicated, inefficient, and poor in productivity.
【0008】本発明の目的は、前記問題点を解決し、重
複工程をなくし、生産性を向上させたウェーハプロービ
ング装置を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a wafer probing apparatus which solves the above problems, eliminates duplication steps, and improves productivity.
【0009】[0009]
【課題を解決するための手段】本発明のウェーハプロー
ビング装置の構成は、前工程のチップ外観検査によって
不良品と判定された前記チップを特性試験の対象とせ
ず、外観上良品とされた前記チップのみを対象に特性試
験を行うように、記録装置及びフロッピーディスクを備
えたことを特徴とする。The structure of the wafer probing apparatus of the present invention is such that the chips judged to be defective in the chip visual inspection in the previous step are not subjected to the characteristic test and the chips are judged to be good in appearance. A recording device and a floppy disk are provided so that the characteristic test is performed only on the object.
【0010】[0010]
【実施例】図1は本発明の一実施例のP/Wチェック前
のチップ外観検査手順を示すフロー図、図2は図1のチ
ップ外観検査装置を示すブロック図である。1 is a flow chart showing a chip appearance inspection procedure before P / W check according to an embodiment of the present invention, and FIG. 2 is a block diagram showing the chip appearance inspection apparatus of FIG.
【0011】図3は本発明の一実施例のウェーハプロー
ビング装置を使用したP/Wチェックの内容を示すフロ
ー図、図4は本発明の一実施例のウェーハプロービング
装置を示すブロック図である。FIG. 3 is a flow chart showing the contents of a P / W check using the wafer probing apparatus of the embodiment of the present invention, and FIG. 4 is a block diagram showing the wafer probing apparatus of the embodiment of the present invention.
【0012】まず図1,図2について、本発明を説明す
る為、簡単に説明する。制御用コントローラ6によっ
て、外観検査装置1と外観認識装置5及び記憶装置7を
コントロールし、チャックトップ3上の半導体ウェーハ
内に作られた全チップについて外観検査を行い(処理5
0〜52)、チップ対応で記憶装置7へ外観の判定結果
を記録する(処理53,54)。全チップについて、外
観検査完了後(処理55)、記憶装置7のデータをフロ
ッピーディスク8へ転送し(処理56)、そのウェーハ
についてのチップ外観検査作業を終了する(処理5
7)。First, FIGS. 1 and 2 will be briefly described to explain the present invention. The controller 6 controls the appearance inspection device 1, the appearance recognition device 5, and the storage device 7 to perform the appearance inspection on all the chips formed in the semiconductor wafer on the chuck top 3 (Process 5).
0 to 52), the appearance determination result is recorded in the storage device 7 corresponding to the chip (processing 53, 54). After the visual inspection is completed for all chips (process 55), the data in the storage device 7 is transferred to the floppy disk 8 (process 56), and the chip visual inspection work for the wafer is completed (process 5).
7).
【0013】次に図3,図4において、図1,図2の外
観装置にて作業されたウェーハを投入する(処理6
0)。ウェーハプロービング装置2にセットされたウェ
ーハ4について、P/Wチェックを行う為、まず前工程
にてチップ対応で得られたチップ外観検査結果を、図4
のフロッピーディスク8から、記憶装置7へ転送する。Next, referring to FIGS. 3 and 4, the wafer processed by the appearance apparatus of FIGS. 1 and 2 is loaded (process 6).
0). Since the P / W check is performed on the wafer 4 set in the wafer probing apparatus 2, first, the chip appearance inspection result obtained in the preceding process corresponding to the chip is shown in FIG.
From the floppy disk 8 to the storage device 7.
【0014】この後、チャックトップ3にあるウェーハ
3にあるウェーハ4を移動し、チップの試験を行う。こ
の時、チップ外観検査で得られた判定をもとに動作し
(処理61,62)外観上不良となったチップの場合
(処理63)は、無条件でマーキング装置11でマーキ
ング(処理66)され、外観上良品と判定されたチップ
のみを、P/Wチェックの試験の対象(処理64)とす
る。以下、全チップについて同様の判定及び試験後、不
良チップにマーキングされ、P/M作業は終了する(処
理66〜68)。After that, the wafer 4 on the wafer 3 on the chuck top 3 is moved to test the chip. At this time, the chip is operated based on the judgment obtained by the chip visual inspection (processes 61 and 62), and in the case of a chip having a defective external appearance (process 63), it is unconditionally marked by the marking device 11 (process 66). Only chips that have been judged to be non-defective in appearance are subjected to the P / W check test (process 64). After the same judgment and test for all chips, defective chips are marked and the P / M work is completed (processes 66 to 68).
【0015】本実施例による図4に示すウェーハプロー
ビング装置は、従来の図9と図10との機能を合わせた
機能を有する為、本実施例のウェーハプロービング装置
を使用する事により、図9の不良マーキング装置が不要
となる。Since the wafer probing apparatus shown in FIG. 4 according to the present embodiment has the function of combining the conventional functions of FIG. 9 and FIG. 10, by using the wafer probing apparatus of the present embodiment, the wafer probing apparatus of FIG. No bad marking equipment is required.
【0016】以上、本実施例は、ウェーハ内に作られた
集積回路の機能及び特性を試験する工程(P/W工程)
に於いて、ウェーハプロービング装置に記録装置及びフ
ロッピーディスク装置を付加する事により、前工程のチ
ップ外観検査装置によって外観上不良品と判定されたチ
ップは特性試験の対象とせず、外観上良品とされたチッ
プのみを対象にP/Wチェックにて特性試験を行う事を
特徴とする。As described above, this embodiment is a process (P / W process) for testing the function and characteristics of the integrated circuit formed in the wafer.
In this case, by adding a recording device and a floppy disk device to the wafer probing device, chips judged to be defective in appearance by the chip appearance inspection device in the previous process are not subjected to the characteristic test and are regarded as good in appearance. It is characterized by conducting a characteristic test by P / W check for only the chips that have
【0017】[0017]
【発明の効果】以上説明した様に、本発明は、チップ外
観検査装置によって得られるウェーハ内チップ対応の外
観良否判定結果を、別装置である専用の不良マーキング
装置を介さず、直接P/Wチェック用のウェーハプロー
ビング装置に取り込む様にしたので、効率が良く、生産
性が向上するという効果を有する。As described above, according to the present invention, the result of the appearance / non-definition judgment corresponding to the in-wafer chip obtained by the chip appearance inspection device can be directly determined by P / W without passing through a separate defect marking device. Since it is incorporated into the wafer probing device for checking, it has the effects of improving efficiency and improving productivity.
【図1】本発明の一実施例のP/Wチェック前のチップ
外観検査手順を示すフロー図である。FIG. 1 is a flowchart showing a chip appearance inspection procedure before a P / W check according to an embodiment of the present invention.
【図2】図1のチップ外観検査装置を示すブロック図で
ある。FIG. 2 is a block diagram showing the chip visual inspection apparatus of FIG.
【図3】本発明の一実施例のウェーハプロービング装置
を使用したP/Wチェックの内容を示すフロー図であ
る。FIG. 3 is a flow chart showing the contents of P / W check using the wafer probing apparatus of one embodiment of the present invention.
【図4】図3のウェーハプロービング装置を示すブロッ
ク図である。FIG. 4 is a block diagram showing the wafer probing apparatus of FIG.
【図5】従来のチップ外観検査手順を示すフロー図であ
る。FIG. 5 is a flowchart showing a conventional chip appearance inspection procedure.
【図6】従来の不良チップマーキング手順を示すフロー
図である。FIG. 6 is a flowchart showing a conventional defective chip marking procedure.
【図7】従来のP/Wチェック用ウェーハプロービング
手順を示すフロー図である。FIG. 7 is a flowchart showing a conventional P / W check wafer probing procedure.
【図8】図5の検査装置を示すブロック図である。FIG. 8 is a block diagram showing the inspection device of FIG.
【図9】図6の不良チップマーキング装置を示すブロッ
ク図である。9 is a block diagram showing the defective chip marking device of FIG. 6. FIG.
【図10】図7のウェーハプロービング装置を示すブロ
ック図である。10 is a block diagram showing the wafer probing apparatus of FIG.
1 外観検査装置 2 ウェーハプロービング装置 3 チャックトップ 4 ウェーハ 5 外観認識装置 6 制御用コントローラ 7 記憶装置 8 プロッピーディスク 9 機能・特性試験装置 10 探針 11 マーキング装置 20〜27,30〜36,40〜46,50〜57,6
0〜68 処理DESCRIPTION OF SYMBOLS 1 Appearance inspection device 2 Wafer probing device 3 Chuck top 4 Wafer 5 Appearance recognition device 6 Controller for control 7 Storage device 8 Proppy disk 9 Function / characteristic test device 10 Probe 11 Marking device 20-27, 30-36, 40- 46,50-57,6
0-68 processing
Claims (1)
と判定された前記チップを特性試験の対象とせず、外観
上良品とされた前記チップのみを対象に特性試験を行う
ように、記録装置及びフロッピーディスクを備えたこと
を特徴とするウェーハプロービング装置。1. A recording device and a recording device are provided so that a characteristic test is performed only on the chips that are judged to be good in appearance, without subjecting the chips that have been determined to be defective as a result of the visual inspection of chips in the previous process to the characteristics test. A wafer probing apparatus having a floppy disk.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235815A JPH0574888A (en) | 1991-09-17 | 1991-09-17 | Wafer probing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235815A JPH0574888A (en) | 1991-09-17 | 1991-09-17 | Wafer probing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574888A true JPH0574888A (en) | 1993-03-26 |
Family
ID=16991671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3235815A Pending JPH0574888A (en) | 1991-09-17 | 1991-09-17 | Wafer probing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574888A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07142547A (en) * | 1993-11-22 | 1995-06-02 | Nec Corp | Method and system of testing ic memory having redundant circuit on every chip |
| WO2005122238A1 (en) * | 2004-06-09 | 2005-12-22 | Renesas Technology Corp. | Process for fabricating semiconductor integrated circuit device |
| CN112802771A (en) * | 2021-01-28 | 2021-05-14 | 上海华力微电子有限公司 | Defect detection wafer map optimization method and optimization system thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0252446A (en) * | 1988-08-17 | 1990-02-22 | Nec Kyushu Ltd | Testing apparatus for integrated circuit |
| JPH02208949A (en) * | 1989-02-09 | 1990-08-20 | Mitsubishi Electric Corp | Semiconductor manufacturing device |
-
1991
- 1991-09-17 JP JP3235815A patent/JPH0574888A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0252446A (en) * | 1988-08-17 | 1990-02-22 | Nec Kyushu Ltd | Testing apparatus for integrated circuit |
| JPH02208949A (en) * | 1989-02-09 | 1990-08-20 | Mitsubishi Electric Corp | Semiconductor manufacturing device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07142547A (en) * | 1993-11-22 | 1995-06-02 | Nec Corp | Method and system of testing ic memory having redundant circuit on every chip |
| WO2005122238A1 (en) * | 2004-06-09 | 2005-12-22 | Renesas Technology Corp. | Process for fabricating semiconductor integrated circuit device |
| US7544522B2 (en) | 2004-06-09 | 2009-06-09 | Renesas Technology Corp. | Fabrication method of semiconductor integrated circuit device |
| CN112802771A (en) * | 2021-01-28 | 2021-05-14 | 上海华力微电子有限公司 | Defect detection wafer map optimization method and optimization system thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080208492A1 (en) | System and Method for Early Qualification of Semiconductor Devices | |
| CN111257715A (en) | Wafer testing method and device | |
| JPH0574888A (en) | Wafer probing device | |
| JP2000223385A5 (en) | ||
| JPH0772206A (en) | Lsi tester and test method | |
| JP4480947B2 (en) | Product inspection content setting method, product inspection content changing method, product inspection content setting system, and product inspection content changing system | |
| JP2004363304A5 (en) | ||
| JPS59228726A (en) | Malfunction analyzer | |
| JPH02208949A (en) | Semiconductor manufacturing device | |
| JPH0252446A (en) | Testing apparatus for integrated circuit | |
| JP3973753B2 (en) | Semiconductor failure analysis method and apparatus, and recording medium recording a semiconductor failure analysis program | |
| JPH0794559A (en) | Prober | |
| JP3771074B2 (en) | Semiconductor failure analysis system and method | |
| JP2004266017A (en) | Semiconductor wafer inspection method | |
| JPS58103151A (en) | Inspection of semiconductor substrate | |
| JPH01134941A (en) | Test for wafer | |
| JP2001189352A (en) | Semiconductor test equipment and semiconductor chip sorting equipment | |
| JPS5734344A (en) | Testing method of semiconductor device | |
| CN120121957A (en) | Chip packaging anomaly detection method and chip packaging anomaly detection device | |
| JPS59123241A (en) | Method of analysis of defective semiconductor integrated circuit | |
| JP2004031676A (en) | Method of analyzing defective circuit block of logic product | |
| JPS63239836A (en) | Wafer inspection method | |
| JPH05264676A (en) | Method and device for detecting fault | |
| JPH07335704A (en) | Semiconductor device analysis system and analysis method using the same | |
| JP2002124551A (en) | Semiconductor sorting equipment and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980224 |