JPH0574934A - 薄型チツプの形成方法 - Google Patents

薄型チツプの形成方法

Info

Publication number
JPH0574934A
JPH0574934A JP3262919A JP26291991A JPH0574934A JP H0574934 A JPH0574934 A JP H0574934A JP 3262919 A JP3262919 A JP 3262919A JP 26291991 A JP26291991 A JP 26291991A JP H0574934 A JPH0574934 A JP H0574934A
Authority
JP
Japan
Prior art keywords
wafer
back surface
groove
chip
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3262919A
Other languages
English (en)
Inventor
Nobuyuki Tanaka
信行 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3262919A priority Critical patent/JPH0574934A/ja
Publication of JPH0574934A publication Critical patent/JPH0574934A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【目的】 ウエハに欠陥があっても、チップの不良を最
小限にとどめることができる薄型チップの形成方法を提
供すること。 【構成】 ウエハ表面1aから複数のチップ13を区画
するためのストリートに沿って所定の深さの溝12を削
成する第1工程と、このウエハ表面1aの全体を覆う状
態に保護テープ2を接着する第2工程と、溝底部12a
を除去するまでウエハ裏面1bを研削する第3工程と、
研削されたウエハ裏面1bの全体を覆う状態に樹脂テー
プ3を接着する第4工程と、ウエハ表面1aに接着した
保護テープ2を除去する第5工程と、ウエハ裏面1bに
接着した樹脂テープ3を引き延ばして、個々のチップ1
3の間隔を広げる第6工程とから成る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置のパッケー
ジの薄型化にともない、これに対応した薄型チップの形
成方法に関するものである。
【0002】
【従来の技術】半導体装置の製造に使用するシリコン等
のウエハは年々大型化しており、近年ではその口径が8
インチのものも登場している。このウエハは大口径化と
ともにその強度を保つため、ウエハの厚さも厚くなって
いる。一方、電気製品の小型化に伴い、これに使用され
る半導体装置はそのパッケージを薄型化する傾向にあ
る。このような薄型のパッケージに対応するために、半
導体素子が形成されたウエハの裏面を研削して、薄型の
チップを形成する方法がある。
【0003】この方法を図5(a)〜(c)の断面図に
基づいて説明する。まず、第1工程として、図5(a)
に示すように、ウエハ表面1aに半導体素子11が形成
されており、このウエハ1を所定の厚さにするために、
ウエハ裏面1bを研削する、いわゆるバックグラインド
を行う。次いで、第2工程として、図5(b)に示すよ
うに、このウエハ表面1aに形成されたチップ13を区
画するためのストリートに沿って、所定の深さの溝12
を削成する。そして、第3工程として、図5(c)に示
すように、前工程でウエハ1に削成した溝12に沿って
ウエハ1に圧力を加えて切断し、個々のチップ13に分
割する。
【0004】
【発明が解決しようとする課題】しかしながら、この方
法で薄型チップを形成すると、以下に示すような問題が
ある。これを図4に基づいて説明する。すなわち、前記
の方法でウエハ1の裏面を研削する場合、図示しない研
削装置(以下、バックグラインダ)によりウエハ1が加
圧される。このときウエハ1に欠陥14があると、この
欠陥14を起点にしてウエハ1内に亀裂14aが生じ
る。この亀裂14aが大きく広がると、溝12により分
割されるチップ13のうち、はじめに欠陥14があった
欠陥チップ13aはもちろん、これと隣接する周辺チッ
プ13bにも亀裂14aが及び不良チップになってしま
う。さらに、この亀裂14aがウエハ1全体に広がって
しまうと、ウエハ1が割れてしまいチップ13が全滅す
る可能性がある。また、ウエハ1に欠陥14がなくても
大口径になればなるほど、薄型化することでウエハ1が
割れやすくなる。よって本発明は、ウエハに欠陥があっ
ても、チップの不良を最小限にとどめることができる薄
型チップの形成方法を提供することを目的とする。
【0005】
【課題を解決するための手段】本発明は以上の課題を解
決するために成された薄型チップの形成方法である。す
なわち、第1工程として、ウエハの表面から複数のチッ
プを区画するためのストリートに沿って所定の深さの溝
を削成する。そして、第2工程として、このウエハの表
面全体を覆う状態に保護テープを接着する。次いで、第
3工程として、前記溝の底部を除去するまでウエハの裏
面を研削して個々のチップに分割する。そして、第4工
程として、研削されたウエハの裏面全体を覆う状態に樹
脂テープを接着する。そして、第5工程として、ウエハ
の表面に接着した保護テープを除去する。最後に、第6
工程として、ウエハの裏面に接着した樹脂テープを引き
延ばして、前記分割した個々のチップの間隔を広げる。
以上の工程より成るものである。
【0006】
【作用】ウエハ裏面を研削する前に、予めストリートに
沿って所定の深さの溝を削成するので、ウエハ裏面を研
削する際、欠陥を起点にしてウエハ内に広がる亀裂はこ
の溝で止まることになる。しかも、ウエハ表面に保護テ
ープを接着するので、ウエハ裏面を研削すると同時に分
割されたチップはばらばらにならない。また、研削した
ウエハ裏面に樹脂テープを接着した後、ウエハ表面に接
着した保護テープを除去して、樹脂テープを引き延ばせ
ば、分割された個々のチップが所定の間隔で配置される
ことになる。
【0007】
【実施例】以下に、本発明の実施例を図に基づいて説明
する。図1(a)〜(c)は、本発明の薄型チップの形
成方法の第1工程から第3工程までを工程順に説明する
断面図である。以下、その工程を順に説明する。
【0008】まず、第1工程として図1(a)に示すよ
うに、ウエハ1のウエハ表面1aに半導体素子11が形
成されており、この半導体素子11は図示しないストリ
ートにより区画されている。このストリートは、後述す
るチップ13の境界線であり、例えば格子状に設けられ
ている。このストリートに沿って、所定の深さの溝12
が格子状に削成されている。この溝12の深さは、所望
のチップ13の厚さより深く削成される。
【0009】次いで、第2工程として図1(b)に示す
ように、ウエハ表面1aの全体を覆う状態に保護テープ
2を接着する。この保護テープ2は、バックグラインダ
による加圧からウエハ表面1aに形成された半導体素子
11を保護する。さらに、後述するウエハ1の裏面を研
削する工程において、ウエハ1が個々のチップ13に分
割される際、この保護テープ2がウエハ表面1aの全体
を覆う状態に接着されているので、個々のチップ13が
ばらばらにならない。なお、この保護テープ2の材質と
して、例えば紫外線を照射するとその接着力が低下する
樹脂性の粘着シートを使用すれば、後述の工程におい
て、この保護テープ2を容易に除去することができる。
【0010】そして、第3工程として図1(c)に示す
ように、ウエハ裏面1bを図示しないバックグラインダ
を用いて研削する。この研削を溝底部12aを除去する
まで行い、ウエハ1を所定の厚さにする。このように、
溝底部12aを除去するまでウエハ裏面1bを研削すれ
ば、ウエハ1を薄型化すると同時に、ウエハ1を個々の
チップ13に分割することができる。
【0011】ここで、第3工程の研削によるウエハ内の
亀裂の広がりを図3に基づいて説明する。すなわち、ウ
エハ1はバックグラインダにより加圧されるため、その
力により歪み応力が生じる。これにより欠陥14を起点
とした亀裂14aがウエハ1内に広がる。しかし、予め
ウエハ1に格子状に溝12を削成してあるので、欠陥チ
ップ13a内を広がる亀裂14aは、この周囲を囲む溝
12で止まる。したがって、どの方向に亀裂14aが広
がってもこの溝12を越えて周辺チップ13bに及ぶこ
とがない。また、研削中ウエハ1内に加わる歪み応力
は、溝12の底部に集中しやすいため、割れが発生して
もこの溝12に沿って割れることになる。したがって、
チップ13が割れることがない。
【0012】次に、図2(a)〜(c)の断面図に基づ
いて、本発明の薄型チップの形成方法の第4工程から第
6工程までを工程順に説明する。
【0013】まず、第4工程として図2(a)に示すよ
うに、前工程で研削されたウエハ裏面1bの全体を覆う
状態に樹脂テープ3を接着する。この樹脂テープ3は、
例えば前述の保護テープ2と同様、紫外線を照射するこ
とにより、その接着力が低下する樹脂性の粘着テープを
使用する。
【0014】次いで、第5工程として図2(b)に示す
ように、ウエハ表面1aに接着された保護テープ2を除
去する。すなわち、この保護テープ2に紫外線を照射し
て、ウエハ表面1aとの接着力を低下させれば容易に剥
がすことができる。なお、この保護テープ2が除去され
てもウエハ裏面1bに樹脂テープ3が接着されているの
で、個々のチップ13がばらばらになることはない。
【0015】そして、第6工程として図2(c)に示す
ように、ウエハ裏面1bの全体に接着された樹脂テープ
3を引き延ばす。この樹脂テープ3は弾性を有してお
り、これを引き延ばすことで樹脂テープ3上に接着され
た個々のチップ13の間隔が広げられる。この状態で樹
脂テープ3に紫外線を照射すれば、樹脂テープ3とチッ
プ13との接着力が低下して、樹脂テープ3からチップ
13を容易に剥がすことができる。しかも、個々のチッ
プ13の間隔が広げられているので、例えばコレットに
よりチップ13を吸着する場合、その1つ1つを確実に
取り出すことができる。
【0016】次に、上記説明の薄型チップの形成方法を
用いた具体的な一例として、550μmの厚さを有する
ウエハ1を用い、これから180μmの厚さのチップ1
3を形成する場合について説明する。まず、第1工程に
よりウエハ表面1aから所望のチップ13の厚さより深
い200μmの深さの溝12をストリートに沿って格子
状に削成する。そして、第2工程でウエハ表面1a全体
に保護テープ2を接着したあと、第3工程により、ウエ
ハ裏面1bを研削する。研削はチップ13の厚さ180
μmになるまで、すなわちウエハ裏面1bから370μ
m研削する。このとき、溝12は所望のチップ13の厚
さより深く削成されているため、ウエハ裏面1bから3
70μm研削すると、溝底部12aが除去されることに
なる。これにより、180μmの厚さのチップ13を形
成すると同時に、ウエハ1を個々のチップ13に分割す
ることになる。そして、第4工程により、樹脂テープ3
をウエハ裏面1bの全体に接着した後、第5工程にてウ
エハ表面1aの保護テープ2を除去する。最後に第6工
程により、ウエハ裏面1bの全体に接着した樹脂テープ
3を引き延ばして、個々のチップ13の間隔を広げる。
以上により、厚さ180μmのチップ13を形成するこ
とができる。
【0017】
【発明の効果】以上説明した本発明の薄型チップの形成
方法によれば、欠陥があるウエハの裏面をバックグライ
ンダにより研削した場合、予めチップを区画するストリ
ートに沿って所定の深さの溝を格子状に削成してあるの
で、欠陥を起点にしてウエハ内に広がる亀裂はこの溝で
止まる。このため、亀裂がこの溝を越えて隣接するチッ
プに広がることがない。したがって、欠陥のあるチップ
1つのみが不良となるだけで、それ以外のチップは良好
のまま薄型に形成される。さらに、研削中ウエハに割れ
が発生しても溝に沿って割れる。しかも、ウエハ表面に
接着した保護テープにより、分割されたチップがばらば
らにならない。したがって、大口径のウエハであっても
薄型のチップを歩留り良く形成することができる。
【図面の簡単な説明】
【図1】本発明の薄型チップの形成方法を工程順に説明
する断面図で、(a)は第1工程、(b)は第2工程、
(c)は第3工程をそれぞれ説明するものである。
【図2】本発明の薄型チップの形成方法を工程順に説明
する断面図で、(a)は第4工程、(b)は第5工程、
(c)は第6工程をそれぞれ説明するものである。
【図3】本発明による欠陥の広がりを説明する平面図で
ある。
【図4】従来の欠陥の広がりを説明する平面図である。
【図5】従来の薄型チップの形成方法を工程順に説明す
る断面図で、(a)は第1工程、(b)は第2工程、
(c)は第3工程をそれぞれ説明するものである。
【符号の説明】
1 ウエハ 1a ウエハ表面 1b ウエハ裏面 2 保護テープ 3 樹脂テープ 12 溝 12a 溝底部 13 チップ 14 欠陥 14a 亀裂

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数のチップを区画するためのストリー
    トに沿って所定の深さの溝をウエハの表面から削成する
    第1工程と、 前記ウエハの表面全体を覆う状態に保護テープを接着す
    る第2工程と、 前記溝の底部を除去するまで前記ウエハの裏面を研削し
    て個々のチップに分割する第3工程と、 研削された前記ウエハの裏面全体を覆う状態に樹脂テー
    プを接着する第4工程と、 前記ウエハの表面に接着した保護テープを除去する第5
    工程と、 前記ウエハの裏面に接着した樹脂テープを引き延ばし
    て、前記分割した個々のチップの間隔を広げる第6工程
    とから成ることを特徴とする薄型チップの形成方法。
JP3262919A 1991-09-13 1991-09-13 薄型チツプの形成方法 Pending JPH0574934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3262919A JPH0574934A (ja) 1991-09-13 1991-09-13 薄型チツプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3262919A JPH0574934A (ja) 1991-09-13 1991-09-13 薄型チツプの形成方法

Publications (1)

Publication Number Publication Date
JPH0574934A true JPH0574934A (ja) 1993-03-26

Family

ID=17382428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3262919A Pending JPH0574934A (ja) 1991-09-13 1991-09-13 薄型チツプの形成方法

Country Status (1)

Country Link
JP (1) JPH0574934A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173961A (ja) * 1998-12-01 2000-06-23 Sharp Corp 半導体装置の製造方法および製造装置
US6184109B1 (en) 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
EP1038315A4 (en) * 1997-11-11 2001-07-11 Irvine Sensors Corp METHOD FOR REDUCING THE THICKNESS OF SEMICONDUCTOR DISC CONTAINING CIRCUITS, AND DISC PRODUCED BY THE SAME
US6294439B1 (en) 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6337258B1 (en) 1999-07-22 2002-01-08 Kabushiki Kaisha Toshiba Method of dividing a wafer
EP0981156A3 (en) * 1998-08-18 2002-01-09 Lintec Corporation Surface protective pressure-sensitive adhesive sheet for use in semiconductor wafer back grinding and method of use thereof
US6653731B2 (en) 2000-02-28 2003-11-25 Nec Corporation Semiconductor device and method for fabricating same
JP2004031844A (ja) * 2002-06-28 2004-01-29 Sony Corp 半導体素子の製造方法及び半導体素子の製造装置
KR100452661B1 (ko) * 1999-02-03 2004-10-14 가부시끼가이샤 도시바 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
US7786562B2 (en) 1997-11-11 2010-08-31 Volkan Ozguz Stackable semiconductor chip layer comprising prefabricated trench interconnect vias

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184109B1 (en) 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6294439B1 (en) 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
EP1038315A4 (en) * 1997-11-11 2001-07-11 Irvine Sensors Corp METHOD FOR REDUCING THE THICKNESS OF SEMICONDUCTOR DISC CONTAINING CIRCUITS, AND DISC PRODUCED BY THE SAME
US7786562B2 (en) 1997-11-11 2010-08-31 Volkan Ozguz Stackable semiconductor chip layer comprising prefabricated trench interconnect vias
EP0981156A3 (en) * 1998-08-18 2002-01-09 Lintec Corporation Surface protective pressure-sensitive adhesive sheet for use in semiconductor wafer back grinding and method of use thereof
US6465330B1 (en) 1998-08-18 2002-10-15 Lintec Corporation Method for grinding a wafer back
JP2000173961A (ja) * 1998-12-01 2000-06-23 Sharp Corp 半導体装置の製造方法および製造装置
KR100452661B1 (ko) * 1999-02-03 2004-10-14 가부시끼가이샤 도시바 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
US6337258B1 (en) 1999-07-22 2002-01-08 Kabushiki Kaisha Toshiba Method of dividing a wafer
US6653731B2 (en) 2000-02-28 2003-11-25 Nec Corporation Semiconductor device and method for fabricating same
JP2004031844A (ja) * 2002-06-28 2004-01-29 Sony Corp 半導体素子の製造方法及び半導体素子の製造装置

Similar Documents

Publication Publication Date Title
US7648850B2 (en) Method for producing semiconductor chip
TWI849524B (zh) 生產襯底的方法以及生產襯底的系統
US8148240B2 (en) Method of manufacturing semiconductor chips
CN109417049B (zh) 处理背面上具有突出物的晶片的方法
JPH03204954A (ja) 半導体装置の製造方法
JP6308632B2 (ja) ウェハを分割する方法
JP2005032903A (ja) 半導体装置及びその製造方法
JPH07106285A (ja) 半導体製造方法
CN109979878B (zh) 被加工物的加工方法
JP4471565B2 (ja) 半導体ウエーハの分割方法
JPH0574934A (ja) 薄型チツプの形成方法
JP5298588B2 (ja) 半導体装置製造用積層シート
CN104851850A (zh) 集成电路的背面金属化图形
CN105742212B (zh) 将晶片分成裸片的方法
JP2015008191A (ja) 半導体装置の製造方法
CN107039481A (zh) 半导体结构的制造方法
US7198988B1 (en) Method for eliminating backside metal peeling during die separation
JPH05206267A (ja) 半導体装置の製造方法
JPH10223572A (ja) ダイシング方法および半導体装置
JP2003124147A (ja) 半導体装置の製造方法
JP4403004B2 (ja) ボンディング用フィルムを用いた半導体チップの製造方法
JPH04307756A (ja) 半導体素子の分離方法
JP2009208136A (ja) 半導体チップの製造方法
JPS5994436A (ja) 半導体ペレツトの製造方法
JP4553878B2 (ja) 半導体装置の製造方法