JPH0574948A - エラー指示システム - Google Patents
エラー指示システムInfo
- Publication number
- JPH0574948A JPH0574948A JP3258617A JP25861791A JPH0574948A JP H0574948 A JPH0574948 A JP H0574948A JP 3258617 A JP3258617 A JP 3258617A JP 25861791 A JP25861791 A JP 25861791A JP H0574948 A JPH0574948 A JP H0574948A
- Authority
- JP
- Japan
- Prior art keywords
- error
- information
- module
- error result
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 接続エラーを解析し、真のエラーについて、
エラー周辺のパターンを入れ替えて検証を行い、どの箇
所をどう修正すればエラーがなくなるか、あるいは最小
となるかを求め、その修正箇所を出力するようにするこ
とにより、エラーに対する修正作業の効率化を図る。 【構成】 真のエラー結果から、エラー出力されている
配線の信号名、デバイスタイプの接続情報を取り出し各
々の接続情報の入れ替えを行い、各々の入れ替え情報を
生成し、エラー入れ替え検証モジュール１７で各々の入
れ替え情報を比較検証し、検証したエラー結果の数が最
小なものをエラー結果検索モジュール１８で検索する。
エラー周辺のパターンを入れ替えて検証を行い、どの箇
所をどう修正すればエラーがなくなるか、あるいは最小
となるかを求め、その修正箇所を出力するようにするこ
とにより、エラーに対する修正作業の効率化を図る。 【構成】 真のエラー結果から、エラー出力されている
配線の信号名、デバイスタイプの接続情報を取り出し各
々の接続情報の入れ替えを行い、各々の入れ替え情報を
生成し、エラー入れ替え検証モジュール１７で各々の入
れ替え情報を比較検証し、検証したエラー結果の数が最
小なものをエラー結果検索モジュール１８で検索する。
Description
【０００１】
【産業上の利用分野】この発明は半導体集積回路におけ
る接続エラーを解析し、エラー箇所の指示を行うエラー
指示システムに関するものである。
る接続エラーを解析し、エラー箇所の指示を行うエラー
指示システムに関するものである。
【０００２】
【従来の技術】図４は従来のエラー指示システムの構成
を示すブロック図である。図４において、１は集積回路
の回路図データ、２は回路図データ１より回路接続情報
やその他の回路情報を抽出する回路情報抽出モジュー
ル、３は回路情報抽出モジュール２より抽出された回路
情報、４は集積回路のレイアウトパターンデータ、５は
レイアウトパターンデータ４よりデバイス回路接続情報
を抽出するためのテクノロジールール、６はテクノロジ
ールール５を使ってレイアウトパターンデータ４よりデ
バイスタイプの接続情報等を抽出するレイアウト回路情
報抽出モジュール、７はレイアウト回路情報抽出モジュ
ール６より抽出された回路情報、８は回路情報３と回路
情報７を比較検証するための検証ルール、９は検証ルー
ル８を使って回路情報３と回路情報７を比較検証する検
証モジュール、１０は検証モジュール９より検証された
エラー結果を記憶するエラー結果記憶モジュール、１１
はエラー結果記憶モジュール１０より出力されたエラー
結果、２０はエラー結果１１を表示する表示モジュール
である。
を示すブロック図である。図４において、１は集積回路
の回路図データ、２は回路図データ１より回路接続情報
やその他の回路情報を抽出する回路情報抽出モジュー
ル、３は回路情報抽出モジュール２より抽出された回路
情報、４は集積回路のレイアウトパターンデータ、５は
レイアウトパターンデータ４よりデバイス回路接続情報
を抽出するためのテクノロジールール、６はテクノロジ
ールール５を使ってレイアウトパターンデータ４よりデ
バイスタイプの接続情報等を抽出するレイアウト回路情
報抽出モジュール、７はレイアウト回路情報抽出モジュ
ール６より抽出された回路情報、８は回路情報３と回路
情報７を比較検証するための検証ルール、９は検証ルー
ル８を使って回路情報３と回路情報７を比較検証する検
証モジュール、１０は検証モジュール９より検証された
エラー結果を記憶するエラー結果記憶モジュール、１１
はエラー結果記憶モジュール１０より出力されたエラー
結果、２０はエラー結果１１を表示する表示モジュール
である。
【０００３】次に図５のフローチャートを参照してこの
従来例の動作について説明する。回路図データ１を回路
情報抽出モジュール２より階層展開し、回路接続情報を
含む回路情報３を抽出する（ステップ５１）。またレイ
アウトパターンデータ４を、デバイスタイプの接続情報
を抽出するためのレイヤ関係を定義したテクノロジール
ール５に従い、レイアウト回路情報抽出モジュール６に
より、回路接続情報を含む回路情報７を抽出する（ステ
ップ５２）。回路図データ１及びレイアウトパターンデ
ータ４から抽出された回路情報３及び回路情報７の回路
接続関係等を検証ルール８を用いて比較検証する検証モ
ジュール９で解析し（ステップ５３）、回路情報の異な
る部分（エラー出力される信号線名，デバイスタイプ、
エラータイプ）を結果記憶モジュール１０でエラー結果
として生成し記憶する（ステップ５４）。その生成さ
れ、記憶されたエラー結果１１を表示モジュール２０に
より表示する（ステップ５５）。
従来例の動作について説明する。回路図データ１を回路
情報抽出モジュール２より階層展開し、回路接続情報を
含む回路情報３を抽出する（ステップ５１）。またレイ
アウトパターンデータ４を、デバイスタイプの接続情報
を抽出するためのレイヤ関係を定義したテクノロジール
ール５に従い、レイアウト回路情報抽出モジュール６に
より、回路接続情報を含む回路情報７を抽出する（ステ
ップ５２）。回路図データ１及びレイアウトパターンデ
ータ４から抽出された回路情報３及び回路情報７の回路
接続関係等を検証ルール８を用いて比較検証する検証モ
ジュール９で解析し（ステップ５３）、回路情報の異な
る部分（エラー出力される信号線名，デバイスタイプ、
エラータイプ）を結果記憶モジュール１０でエラー結果
として生成し記憶する（ステップ５４）。その生成さ
れ、記憶されたエラー結果１１を表示モジュール２０に
より表示する（ステップ５５）。
【０００４】
【発明が解決しようとする課題】従来のエラー指示シス
テムは、以上のように構成されているため、エラー結果
を解析する場合、人手で解析して、疑似エラーか真のエ
ラーかを判断し、真のエラーをどのように修正すればよ
いか解析するのに非常に時間を費やしているという問題
点があった。
テムは、以上のように構成されているため、エラー結果
を解析する場合、人手で解析して、疑似エラーか真のエ
ラーかを判断し、真のエラーをどのように修正すればよ
いか解析するのに非常に時間を費やしているという問題
点があった。
【０００５】本発明は、上記のような問題点を解決する
ためになされたもので、どの箇所をどのように修正すれ
ばエラーがなくなるか、あるいは最小となるかを求め、
その修正箇所を出力するようにすることにより、エラー
に対する修正作業を効率化することができるエラー指示
システムを提供することを目的とする。
ためになされたもので、どの箇所をどのように修正すれ
ばエラーがなくなるか、あるいは最小となるかを求め、
その修正箇所を出力するようにすることにより、エラー
に対する修正作業を効率化することができるエラー指示
システムを提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係るエラー指
示システムは、各種疑似エラーのレイアウトパターンデ
ータを含む疑似エラーデータを用いて上記エラー結果記
録モジュール１０に記録されたエラー結果を解析し真の
エラー結果を取り出すエラー解析モジュール１３と、上
記真のエラー結果からエラー出力されている配線の信号
名やトランジスタのＰチャネル，Ｎチャネル等を認識し
たデバイスタイプの接続情報の入れ替えを行い入れ替え
情報を生成する入れ替え情報抽出モジュール１４と、上
記デバイスタイプを入れ替えた入れ替え情報と配線の信
号名を入れ替えた入れ替え情報とを比較検証し両者が相
違する場合にエラー結果を生成するエラー入れ替え検証
モジュール１７と、このエラー入れ替え検証モジュール
１７で生成されたエラーの数が最小である接続情報の入
れ替え情報とエラーの数とを検索するエラー結果検索モ
ジュール１８と、このエラー結果検索モジュール１８よ
り生成されたエラー数最小情報とエラーの修正すべき箇
所を示す接続情報の入れ替え情報とを表示する表示モジ
ュール２０とを備えたものである。
示システムは、各種疑似エラーのレイアウトパターンデ
ータを含む疑似エラーデータを用いて上記エラー結果記
録モジュール１０に記録されたエラー結果を解析し真の
エラー結果を取り出すエラー解析モジュール１３と、上
記真のエラー結果からエラー出力されている配線の信号
名やトランジスタのＰチャネル，Ｎチャネル等を認識し
たデバイスタイプの接続情報の入れ替えを行い入れ替え
情報を生成する入れ替え情報抽出モジュール１４と、上
記デバイスタイプを入れ替えた入れ替え情報と配線の信
号名を入れ替えた入れ替え情報とを比較検証し両者が相
違する場合にエラー結果を生成するエラー入れ替え検証
モジュール１７と、このエラー入れ替え検証モジュール
１７で生成されたエラーの数が最小である接続情報の入
れ替え情報とエラーの数とを検索するエラー結果検索モ
ジュール１８と、このエラー結果検索モジュール１８よ
り生成されたエラー数最小情報とエラーの修正すべき箇
所を示す接続情報の入れ替え情報とを表示する表示モジ
ュール２０とを備えたものである。
【０００７】
【作用】本発明によるエラー指示システムにおいては、
真のエラー結果からエラー出力されている配線の信号
名、デバイスタイプの接続情報を取り出し、各々の接続
情報の入れ替えを行い、各々の入れ替え情報を生成し、
エラー入れ替え検証モジュール１７で、上記エラー出力
された接続情報の各々の入れ替え情報を比較検証する。
その比較検証し、生成されたエラー結果の数が最小なも
のをエラー結果検索モジュール１８で検索し、表示モジ
ュール２０でエラー結果検索モジュール１８で生成され
たエラー結果の数と、エラーの修正すべき箇所（接続情
報の入れ替え情報）とを表示する。
真のエラー結果からエラー出力されている配線の信号
名、デバイスタイプの接続情報を取り出し、各々の接続
情報の入れ替えを行い、各々の入れ替え情報を生成し、
エラー入れ替え検証モジュール１７で、上記エラー出力
された接続情報の各々の入れ替え情報を比較検証する。
その比較検証し、生成されたエラー結果の数が最小なも
のをエラー結果検索モジュール１８で検索し、表示モジ
ュール２０でエラー結果検索モジュール１８で生成され
たエラー結果の数と、エラーの修正すべき箇所（接続情
報の入れ替え情報）とを表示する。
【０００８】
【実施例】図１は、本発明の一実施例に係るエラー指示
システムの構成を示すブロック図である。図１におい
て、２は回路図データ１から回路接続情報を含む回路情
報３を抽出する回路情報抽出モジュールであり、６はデ
バイスタイプの接続情報を抽出するためのテクノロジー
ルール５に従って、レイアウトパターンデータ４から回
路接続情報を含む回路情報７を抽出するレイアウト回路
情報抽出モジュールである。９は回路情報抽出モジュー
ル２より抽出された回路情報３及びレイアウト回路情報
抽出モジュール６により抽出した回路情報７を、検証ル
ール８を使って比較検証し、両者が相違する場合にエラ
ー結果を生成する検証モジュール、１０はそのエラー結
果を記憶するエラー結果記憶モジュールである。１３は
エラー結果記憶モジュール１０より記憶されたエラー結
果１１を疑似エラーデータ１２を使って解析し、真のエ
ラー結果を取り出すエラー解析モジュール、１４はエラ
ー解析モジュール１３より生成された真のエラー結果か
ら、エラー出力されている配線の信号名やデバイスタイ
プの入れ替えを行い、デバイスタイプを入れ替えた情報
１５と、配線の信号名を入れ替えた情報１６とを抽出す
る入れ替え情報抽出モジュールである。１７は入れ替え
情報抽出モジュール１６より抽出されたデバイスタイプ
の入れ替え情報１５と配線の信号名を入れ替えた情報１
６との各々について比較検証し、デバイスタイプを入れ
替えた場合のエラー結果及び配線の信号名を入れ替えた
エラー結果を生成するエラー入れ替え検証モジュールで
ある。１８はエラー入れ替え検証モジュール１７より生
成されたエラー結果を、エラー結果の数が最小である接
続情報及びエラー結果の数を検索し、エラー数最小情報
を生成するエラー結果検索モジュール１８である。２０
はエラー結果検索モジュール１８より生成されたエラー
数最小情報を表示する表示モジュールである。
システムの構成を示すブロック図である。図１におい
て、２は回路図データ１から回路接続情報を含む回路情
報３を抽出する回路情報抽出モジュールであり、６はデ
バイスタイプの接続情報を抽出するためのテクノロジー
ルール５に従って、レイアウトパターンデータ４から回
路接続情報を含む回路情報７を抽出するレイアウト回路
情報抽出モジュールである。９は回路情報抽出モジュー
ル２より抽出された回路情報３及びレイアウト回路情報
抽出モジュール６により抽出した回路情報７を、検証ル
ール８を使って比較検証し、両者が相違する場合にエラ
ー結果を生成する検証モジュール、１０はそのエラー結
果を記憶するエラー結果記憶モジュールである。１３は
エラー結果記憶モジュール１０より記憶されたエラー結
果１１を疑似エラーデータ１２を使って解析し、真のエ
ラー結果を取り出すエラー解析モジュール、１４はエラ
ー解析モジュール１３より生成された真のエラー結果か
ら、エラー出力されている配線の信号名やデバイスタイ
プの入れ替えを行い、デバイスタイプを入れ替えた情報
１５と、配線の信号名を入れ替えた情報１６とを抽出す
る入れ替え情報抽出モジュールである。１７は入れ替え
情報抽出モジュール１６より抽出されたデバイスタイプ
の入れ替え情報１５と配線の信号名を入れ替えた情報１
６との各々について比較検証し、デバイスタイプを入れ
替えた場合のエラー結果及び配線の信号名を入れ替えた
エラー結果を生成するエラー入れ替え検証モジュールで
ある。１８はエラー入れ替え検証モジュール１７より生
成されたエラー結果を、エラー結果の数が最小である接
続情報及びエラー結果の数を検索し、エラー数最小情報
を生成するエラー結果検索モジュール１８である。２０
はエラー結果検索モジュール１８より生成されたエラー
数最小情報を表示する表示モジュールである。
【０００９】次に動作について説明する。回路接続情報
を認識できるレイアウトパターンデータ４と、回路接続
情報を認識できる回路図データ１とを、検証ルール８を
使って検証モジュール９で比較検証する。上記検証モジ
ュール９で生成されたエラー結果１１をエラー結果記憶
モジュール１０で記憶する。その記憶したエラー結果１
１と各種疑似エラーのレイアウトパターンデータを含め
た疑似エラーデータ１２を用いてエラー解析モジュール
１３で解析し、真のエラー結果を取り出す。取り出され
た真のエラー結果から、エラー出力されている配線の信
号名、デバイスタイプの入れ替え情報を入れ替え情報抽
出モジュール１４で生成し、生成したデバイスタイプを
入れ替えた情報１５と、配線の信号名を入れ替えた情報
１６の各々をエラー入れ替え検証モジュール１７で比較
検証する。上記エラー結果の数が最小である接続情報の
入れ替え情報をエラー結果検索モジュール１８で生成
し、表示モジュール２０で、上記エラー結果検索モジュ
ール１８で検索されたエラー結果の数及びエラーの修正
すべき箇所（接続情報の入れ替え情報）を表示する。
を認識できるレイアウトパターンデータ４と、回路接続
情報を認識できる回路図データ１とを、検証ルール８を
使って検証モジュール９で比較検証する。上記検証モジ
ュール９で生成されたエラー結果１１をエラー結果記憶
モジュール１０で記憶する。その記憶したエラー結果１
１と各種疑似エラーのレイアウトパターンデータを含め
た疑似エラーデータ１２を用いてエラー解析モジュール
１３で解析し、真のエラー結果を取り出す。取り出され
た真のエラー結果から、エラー出力されている配線の信
号名、デバイスタイプの入れ替え情報を入れ替え情報抽
出モジュール１４で生成し、生成したデバイスタイプを
入れ替えた情報１５と、配線の信号名を入れ替えた情報
１６の各々をエラー入れ替え検証モジュール１７で比較
検証する。上記エラー結果の数が最小である接続情報の
入れ替え情報をエラー結果検索モジュール１８で生成
し、表示モジュール２０で、上記エラー結果検索モジュ
ール１８で検索されたエラー結果の数及びエラーの修正
すべき箇所（接続情報の入れ替え情報）を表示する。
【００１０】次に図２のフローチャートを参照して動作
を説明する。回路図データ１から回路情報抽出モジュー
ル２を使って回路情報３が抽出される（ステップ２
１）。また、回路接続情報を認識できるレイアウトパタ
ーンデータ４からデバイスタイプの接続情報を抽出する
ためのレイヤの関係を定義したテクノロジールール５に
従いレイアウト回路情報抽出モジュール６により回路接
続情報を含む回路情報７が抽出される（ステップ２
２）。回路情報３，７に対して検証ルール８に従い、検
証モジュール９で回路接続情報の比較検証が行われる
（ステップ２３）。エラーが生じている場合、エラー結
果を生成する（ステップ２４）。エラー解析モジュール
１３で、疑似エラーデータ１２を使ってエラー結果を解
析して真のエラー結果を取り出す（ステップ２５）。取
り出された真のエラー結果を、入れ替え情報抽出モジュ
ール１４によりデバイスタイプを入れ替えた情報１５
と、配線の信号名を入れ替えた情報１６を生成する（ス
テップ２６）。
を説明する。回路図データ１から回路情報抽出モジュー
ル２を使って回路情報３が抽出される（ステップ２
１）。また、回路接続情報を認識できるレイアウトパタ
ーンデータ４からデバイスタイプの接続情報を抽出する
ためのレイヤの関係を定義したテクノロジールール５に
従いレイアウト回路情報抽出モジュール６により回路接
続情報を含む回路情報７が抽出される（ステップ２
２）。回路情報３，７に対して検証ルール８に従い、検
証モジュール９で回路接続情報の比較検証が行われる
（ステップ２３）。エラーが生じている場合、エラー結
果を生成する（ステップ２４）。エラー解析モジュール
１３で、疑似エラーデータ１２を使ってエラー結果を解
析して真のエラー結果を取り出す（ステップ２５）。取
り出された真のエラー結果を、入れ替え情報抽出モジュ
ール１４によりデバイスタイプを入れ替えた情報１５
と、配線の信号名を入れ替えた情報１６を生成する（ス
テップ２６）。
【００１１】図３に、入れ替え情報抽出モジュール１４
で生成されたデバイスタイプを入れ替えた情報と、配線
の信号名を入れ替えた情報の例を示す。図３の（ａ），
（ｂ）は配線の信号名を入れ替えた情報の例で、図３の
（ａ）のＮ１，Ｎ２が真のエラー結果だとする。入れ替
え情報抽出モジュール１４で図３の（ｂ）に示すＮ１と
Ｎ２の配線の信号名を入れ替えた情報を生成する。図３
の（ｃ），（ｄ）にデバイスタイプを入れ替えた情報の
例を示す。図３の（ｃ）のＮチャネルトランジスタが真
のエラー結果だとすると、入れ替え情報抽出モジュール
１４で図３の（ｄ）に示すＮチャネルトランジスタとＰ
チャネルトランジスタを入れ替えた情報を生成する。
で生成されたデバイスタイプを入れ替えた情報と、配線
の信号名を入れ替えた情報の例を示す。図３の（ａ），
（ｂ）は配線の信号名を入れ替えた情報の例で、図３の
（ａ）のＮ１，Ｎ２が真のエラー結果だとする。入れ替
え情報抽出モジュール１４で図３の（ｂ）に示すＮ１と
Ｎ２の配線の信号名を入れ替えた情報を生成する。図３
の（ｃ），（ｄ）にデバイスタイプを入れ替えた情報の
例を示す。図３の（ｃ）のＮチャネルトランジスタが真
のエラー結果だとすると、入れ替え情報抽出モジュール
１４で図３の（ｄ）に示すＮチャネルトランジスタとＰ
チャネルトランジスタを入れ替えた情報を生成する。
【００１２】次に、入れ替え情報抽出モジュール１４で
生成されたデバイスタイプを入れ替えた情報と、配線の
信号名を入れ替えた情報との各々をエラー入れ替え検証
モジュール１７で比較検証する（ステップ２７）。エラ
ー入れ替え検証モジュール１７で生成された各々のエラ
ー結果をエラー結果検索モジュール１８により、エラー
結果の数が最小である接続情報とエラー結果の数を検索
する（ステップ２８）。表示モジュール２０でエラー結
果の最小数と、エラーの修正すべき箇所（接続情報の入
れ替え情報）を表示する。
生成されたデバイスタイプを入れ替えた情報と、配線の
信号名を入れ替えた情報との各々をエラー入れ替え検証
モジュール１７で比較検証する（ステップ２７）。エラ
ー入れ替え検証モジュール１７で生成された各々のエラ
ー結果をエラー結果検索モジュール１８により、エラー
結果の数が最小である接続情報とエラー結果の数を検索
する（ステップ２８）。表示モジュール２０でエラー結
果の最小数と、エラーの修正すべき箇所（接続情報の入
れ替え情報）を表示する。
【００１３】
【発明の効果】以上のように本発明によれば、回路図デ
ータとレイアウトパターンデータとの相違点を解析して
真のエラーだけを取り出し、そのエラーの周辺のパター
ンを入れ替えて検証を行い、どの箇所をどのように修正
すればエラーがなくなるか、あるいは最小となるかを求
め、その修正箇所を出力するようにしたので、エラーに
対する修正作業が効率化し、したがって開発期間の短縮
化及び開発費用のコストダウンを図れるという効果が得
られる。
ータとレイアウトパターンデータとの相違点を解析して
真のエラーだけを取り出し、そのエラーの周辺のパター
ンを入れ替えて検証を行い、どの箇所をどのように修正
すればエラーがなくなるか、あるいは最小となるかを求
め、その修正箇所を出力するようにしたので、エラーに
対する修正作業が効率化し、したがって開発期間の短縮
化及び開発費用のコストダウンを図れるという効果が得
られる。
【図１】本発明の一実施例に係るエラー指示システムの
構成を示すブロック図である。
構成を示すブロック図である。
【図２】この実施例の動作を示すフローチャートであ
る。
る。
【図３】この実施例における入れ替え情報の例を示す図
である。
である。
【図４】従来のエラー指示システムの構成を示すブロッ
ク図である。
ク図である。
【図５】この従来例の動作を示すフローチャート図であ
る。
る。
１ 回路図データ ２ 回路情報抽出モジュール ３ 回路情報 ４ レイアウトパターンデータ ５ テクノロジールール ６ レイアウト回路情報抽出モジュール ７ 回路情報 ８ 検証ルール ９ 検証モジュール １０ エラー結果記録モジュール １１ エラー結果 １２ 疑似エラーデータ １３ エラー解析モジュール １４ 入れ替え情報抽出モジュール １５ デバイスタイプを入れ替えた情報 １６ 配線の信号名を入れ替えた情報 １７ エラー入れ替え検証モジュール １８ エラー結果検索モジュール １９ エラー数最小情報 ２０ 表示モジュール
Claims (1)
- 【請求項１】 集積回路のレイアウトパターンデータと
回路図データとを比較検証し両者が相違する場合にエラ
ー結果を生成する検証モジュールと、上記エラー結果を
記憶するエラー結果記憶モジュールとを備え、上記記憶
されたエラー結果を所定処理することにより、集積回路
の接続エラー箇所を指示するエラー指示システムにおい
て、各種疑似エラーのレイアウトパターンデータを含む
疑似エラーデータを用いて上記エラー結果記憶モジュー
ルに記憶されたエラー結果を解析し真のエラー結果を取
り出すエラー解析モジュールと、上記真のエラー結果か
らエラー出力されている配線の信号名やトランジスタの
Ｐチャネル，Ｎチャネル等を認識したデバイスタイプの
接続情報の入れ替えを行い入れ替え情報を生成する入れ
替え情報抽出モジュールと、上記デバイスタイプを入れ
替えた入れ替え情報と配線の信号名を入れ替えた入れ替
え情報とを比較検証し両者が相違する場合にエラー結果
を生成するエラー入れ替え検証モジュールと、このエラ
ー入れ替え検証モジュールで生成されたエラーの数が最
小である接続情報の入れ替え情報とエラーの数とを検索
するエラー結果検索モジュールと、このエラー結果検索
モジュールより生成されたエラー数最小情報とエラーの
修正すべき箇所を示す接続情報の入れ替え情報とを表示
する表示モジュールとを設けたことを特徴とするエラー
指示システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3258617A JPH0574948A (ja) | 1991-09-10 | 1991-09-10 | エラー指示システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3258617A JPH0574948A (ja) | 1991-09-10 | 1991-09-10 | エラー指示システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574948A true JPH0574948A (ja) | 1993-03-26 |
Family
ID=17322769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3258617A Pending JPH0574948A (ja) | 1991-09-10 | 1991-09-10 | エラー指示システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574948A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7739634B2 (en) | 2006-05-01 | 2010-06-15 | Kabushiki Kaisha Toshiba | Verification equipment of semiconductor integrated circuit, method of verifying semiconductor integrated circuit and process of manufacture of semiconductor device |
| CN115679555A (zh) * | 2022-10-10 | 2023-02-03 | 百福工业缝纫机（张家港）有限公司 | 一种缝纫机智能换线方法及系统 |
-
1991
- 1991-09-10 JP JP3258617A patent/JPH0574948A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7739634B2 (en) | 2006-05-01 | 2010-06-15 | Kabushiki Kaisha Toshiba | Verification equipment of semiconductor integrated circuit, method of verifying semiconductor integrated circuit and process of manufacture of semiconductor device |
| CN115679555A (zh) * | 2022-10-10 | 2023-02-03 | 百福工业缝纫机（张家港）有限公司 | 一种缝纫机智能换线方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI423057B (zh) | 佈局對原理圖錯誤系統及方法 | |
| US6775796B2 (en) | Creation of memory array bitmaps using logical to physical server | |
| US6681347B1 (en) | Method for testing keyboard complied with language code | |
| US20230109433A1 (en) | Test support method and information processing apparatus | |
| JPH0574948A (ja) | エラー指示システム | |
| CN113535461B (zh) | 一种基于配置文件的联锁下位机数据可视化校验方法 | |
| CN114911698A (zh) | 一种自动测试方法、装置、电子设备及存储介质 | |
| US6965853B2 (en) | Back annotation apparatus for carrying out a simulation based on the extraction result in regard to parasitic elements | |
| CN115061922A (zh) | 代码校验方法、装置、电子设备及计算机可读存储介质 | |
| JP2006163446A (ja) | 情報処理装置およびデータ検索方法およびプログラムおよび記録媒体 | |
| US20030018460A1 (en) | Method to preserve comments of circuit simulation text file | |
| JP4387324B2 (ja) | プロパティ変換装置 | |
| JP5641046B2 (ja) | タイミング制約生成支援装置、タイミング制約生成支援プログラム、及び、タイミング制約生成支援方法 | |
| US20050015400A1 (en) | Existing content utilization support method, information processing device, program, and recording medium | |
| JP2682328B2 (ja) | シーケンサラダー回路の自動チェック装置 | |
| JP2003006268A (ja) | レイアウト検証方法及びレイアウト検証装置 | |
| JP2005122578A (ja) | 論理合成制約生成装置 | |
| CN119473893A (zh) | 一种fuse配置验证方法、装置、存储介质及电子设备 | |
| JP3037022B2 (ja) | 素子接続状態の認識方法 | |
| JPH08263543A (ja) | 配線レイアウト検証方法および装置 | |
| JPH0567680A (ja) | 寄生デバイス情報抽出装置 | |
| JPH0774255A (ja) | レイアウトパターン検証装置 | |
| CN121883261A (zh) | 图像处理方法及装置 | |
| JP2004246680A (ja) | 半導体集積回路のレイアウト検証方法 | |
| JPH04246726A (ja) | モジュール仕様書の検査システム |