JPH0574955A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0574955A JPH0574955A JP23129991A JP23129991A JPH0574955A JP H0574955 A JPH0574955 A JP H0574955A JP 23129991 A JP23129991 A JP 23129991A JP 23129991 A JP23129991 A JP 23129991A JP H0574955 A JPH0574955 A JP H0574955A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- contact
- contact opening
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004020 conductor Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims 7
- 238000000034 method Methods 0.000 abstract description 28
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 28
- 229910052721 tungsten Inorganic materials 0.000 abstract description 28
- 239000010937 tungsten Substances 0.000 abstract description 28
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 description 37
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 37
- 239000010410 layer Substances 0.000 description 32
- 238000009792 diffusion process Methods 0.000 description 20
- 239000000463 material Substances 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000007812 deficiency Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 (修正有)
【目的】平坦化された絶縁膜8に開孔された深さの異な
るコンタクト孔10,14中に、タングステン膜16な
どの導体を過不足なく埋め込む方法を提供する。 【構成】平坦化された絶縁膜8を形成する工程と、一番
深いコンタクト孔10を開孔する工程と、コンタクト孔
10内に二番目に深いコンタクト孔14の深さまでタン
グステン膜12などの導体を埋め込む工程と、二番目に
深いコンタクト孔14を開孔する工程と、コンタクト孔
10,14をタングステン16などの導体で埋め込む工
程を有する。そしてそれらの工程と同様の工程をコンタ
クト孔の深さの違いがあるだけ繰り返す。最も浅いコン
タクト孔を開孔する工程が終ったら全てのコンタクト孔
を金属で埋め込んで平坦化された絶縁膜8の表面に対し
てほぼ同じ面又は同じ凹凸状態になるように埋め込む工
程を行なう。
るコンタクト孔10,14中に、タングステン膜16な
どの導体を過不足なく埋め込む方法を提供する。 【構成】平坦化された絶縁膜8を形成する工程と、一番
深いコンタクト孔10を開孔する工程と、コンタクト孔
10内に二番目に深いコンタクト孔14の深さまでタン
グステン膜12などの導体を埋め込む工程と、二番目に
深いコンタクト孔14を開孔する工程と、コンタクト孔
10,14をタングステン16などの導体で埋め込む工
程を有する。そしてそれらの工程と同様の工程をコンタ
クト孔の深さの違いがあるだけ繰り返す。最も浅いコン
タクト孔を開孔する工程が終ったら全てのコンタクト孔
を金属で埋め込んで平坦化された絶縁膜8の表面に対し
てほぼ同じ面又は同じ凹凸状態になるように埋め込む工
程を行なう。
Description
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にコンタクト用開孔部とコンタクト用開孔部内
の導体の製造方法に関する。
関し、特にコンタクト用開孔部とコンタクト用開孔部内
の導体の製造方法に関する。
【0002】
【従来の技術】近年、MOS ICの高集積化により、
コンタクト用開孔部の大きさ、配線幅などが縮小されて
きている。それに伴い配線の信頼性、例えば、コンタク
ト段部におけるアルミニウム配線の断線などが問題とな
っている。
コンタクト用開孔部の大きさ、配線幅などが縮小されて
きている。それに伴い配線の信頼性、例えば、コンタク
ト段部におけるアルミニウム配線の断線などが問題とな
っている。
【0003】図9(a)〜(c)は、従来の半導体装置
の製造方法の一例を説明するための工程順に示した半導
体装置の断面図である。
の製造方法の一例を説明するための工程順に示した半導
体装置の断面図である。
【0004】図9(a)に示すように、半導体素子の電
極や配線などがある素子領域51が形成されている半導
体基板52上に層間絶縁膜53を形成し、写真蝕刻法に
より素子領域51上の層間絶縁膜53にコンタクト用開
孔部54を形成する。
極や配線などがある素子領域51が形成されている半導
体基板52上に層間絶縁膜53を形成し、写真蝕刻法に
より素子領域51上の層間絶縁膜53にコンタクト用開
孔部54を形成する。
【0005】次に、図9(b)に示すように配線用のア
ルミニウム膜55をスパッタ法により被着する。
ルミニウム膜55をスパッタ法により被着する。
【0006】次に、図9(c)に示すように、アルミニ
ウム膜55をパターニングしてアルミニウム配線を形成
し、半導体装置を形成していた。ところが、上述した従
来の半導体装置の製造方法は、ICの集積度が向上し、
コンタクト用開孔部の直径が小さくなり、開孔部の(深
さ/直径)であるアスペクト比が大きくなると、アルミ
ニウム配線が開孔部54の縁で断線しやすくなる欠点が
ある。これを解決する手段として、金属膜、特にタング
ステン膜の選択成長により、アスペクト比が大きいコン
タクト用開孔部を埋め込む方法が知られている。
ウム膜55をパターニングしてアルミニウム配線を形成
し、半導体装置を形成していた。ところが、上述した従
来の半導体装置の製造方法は、ICの集積度が向上し、
コンタクト用開孔部の直径が小さくなり、開孔部の(深
さ/直径)であるアスペクト比が大きくなると、アルミ
ニウム配線が開孔部54の縁で断線しやすくなる欠点が
ある。これを解決する手段として、金属膜、特にタング
ステン膜の選択成長により、アスペクト比が大きいコン
タクト用開孔部を埋め込む方法が知られている。
【0007】これについて、図10(a),(b)を用
いて説明する。
いて説明する。
【0008】図10(a)に示すように、素子領域61
上の層間絶縁膜63に異方性のエッチングによりコンタ
クト用開孔部64を形成し、次いで、コンタクト用開孔
部で露出している半導体基板上に、タングステン膜66
を選択的に成長させ、コンタクト用開孔部64をタング
ステン膜66で埋め込む。次に、図10(b)に示すよ
うにアルミニウム膜67をスパッタ法により被着し、こ
れをパターニングして、アルミニウム配線を形成する。
この方法を使えばコンタクト用開孔部64内の上面は平
坦に近くなり、コンタクト用開孔部64の縁の段部にお
けるアルミニウム配線の断線を防止することができる。
上の層間絶縁膜63に異方性のエッチングによりコンタ
クト用開孔部64を形成し、次いで、コンタクト用開孔
部で露出している半導体基板上に、タングステン膜66
を選択的に成長させ、コンタクト用開孔部64をタング
ステン膜66で埋め込む。次に、図10(b)に示すよ
うにアルミニウム膜67をスパッタ法により被着し、こ
れをパターニングして、アルミニウム配線を形成する。
この方法を使えばコンタクト用開孔部64内の上面は平
坦に近くなり、コンタクト用開孔部64の縁の段部にお
けるアルミニウム配線の断線を防止することができる。
【0009】
【発明が解決しようとする課題】上述した従来の製造方
法では、深さの異なるコンタクト用開孔部の段を同時に
良好に埋め込むことができないという欠点がある。これ
について、図11(a),(b)を用いて説明する。
法では、深さの異なるコンタクト用開孔部の段を同時に
良好に埋め込むことができないという欠点がある。これ
について、図11(a),(b)を用いて説明する。
【0010】図11(a),(b)は、深さの異なるコ
ンタクト用開孔部を有する半導体装置の製造工程の一部
を示す断面図である。図11(a)に示すように、半導
体基板71上に、フィールド絶縁膜72,ゲート絶縁膜
73,拡散層74が形成されている。フィールド絶縁膜
72上には、多結晶シリコン層75が形成されている。
それらの上には、平坦化された層間絶縁膜76が形成さ
れ、多結晶シリコン層75或いは拡散層74に到達する
コンタクト用開孔部77,78がそれぞれ形成されてい
る。ここで図面から明らかなように、コンタクト用開孔
部77とコンタクト用開孔部78とでは、コンタクト用
開孔部の段の深さが異なる。実際の半導体装置では、こ
のような深さの異なるコンタクト用開孔部の段が多数存
在する。ここで、コンタクト用開孔部77内で層間絶縁
膜76の表面までタングステン膜79を選択成長する
と、コンタクト孔77は完全に埋め込まれるが、コンタ
クト用開孔部78は一部しか埋め込まれない。この状態
で次に、配線用アルミニウム膜80を形成すると、図1
0(b)に示すように、コンタクト用開孔部78で層間
絶縁膜76の表面のアルミニウム膜80とタングステン
膜79とが接続できずアルミニウム膜80の段切れが生
じる。アルミニウム配線の段切れを防ぐ方法としては図
12のようなコンタクト用開孔部の縁を等方性エッチン
グで丸くすることが知られているが、そうするとコンタ
クト段の浅い部位ではコンタクト用開孔部の大きさが横
に広がってしまい、所定の部位よりはみ出してしまうと
いう不都合が生じる。図12中点線で示すように、コン
タクト段の浅い所でもコンタクト用開孔部を広がらない
ように等方性エッチング量を抑えると、コンタクト段の
深い所では、高い垂直段が残ってしまいこれをタングス
テン膜で十分埋めることができず、良好はアルミ配線の
カバレッジを得ることは困難となる。以下、具体的な数
値をあげて説明する。
ンタクト用開孔部を有する半導体装置の製造工程の一部
を示す断面図である。図11(a)に示すように、半導
体基板71上に、フィールド絶縁膜72,ゲート絶縁膜
73,拡散層74が形成されている。フィールド絶縁膜
72上には、多結晶シリコン層75が形成されている。
それらの上には、平坦化された層間絶縁膜76が形成さ
れ、多結晶シリコン層75或いは拡散層74に到達する
コンタクト用開孔部77,78がそれぞれ形成されてい
る。ここで図面から明らかなように、コンタクト用開孔
部77とコンタクト用開孔部78とでは、コンタクト用
開孔部の段の深さが異なる。実際の半導体装置では、こ
のような深さの異なるコンタクト用開孔部の段が多数存
在する。ここで、コンタクト用開孔部77内で層間絶縁
膜76の表面までタングステン膜79を選択成長する
と、コンタクト孔77は完全に埋め込まれるが、コンタ
クト用開孔部78は一部しか埋め込まれない。この状態
で次に、配線用アルミニウム膜80を形成すると、図1
0(b)に示すように、コンタクト用開孔部78で層間
絶縁膜76の表面のアルミニウム膜80とタングステン
膜79とが接続できずアルミニウム膜80の段切れが生
じる。アルミニウム配線の段切れを防ぐ方法としては図
12のようなコンタクト用開孔部の縁を等方性エッチン
グで丸くすることが知られているが、そうするとコンタ
クト段の浅い部位ではコンタクト用開孔部の大きさが横
に広がってしまい、所定の部位よりはみ出してしまうと
いう不都合が生じる。図12中点線で示すように、コン
タクト段の浅い所でもコンタクト用開孔部を広がらない
ように等方性エッチング量を抑えると、コンタクト段の
深い所では、高い垂直段が残ってしまいこれをタングス
テン膜で十分埋めることができず、良好はアルミ配線の
カバレッジを得ることは困難となる。以下、具体的な数
値をあげて説明する。
【0011】多結晶シリコン上の絶縁膜厚が約0.6μ
m,拡散層上が約1.6μm程度の場合、先に述べた制
限により、等方性エッチで開孔できる深さは約0.6μ
mで拡散層上は約1.0μm程度の垂直段が残ってしま
う。このうち、約0.4μmはタングステンで埋まるが
それでも約0.6μm程度の垂直段が残る。コンタクト
サイズが約0.6μm〜0.8μmとすると、アスペク
ト比は1に近い。この部分に例えば厚さ約0.5μmの
アルミ配線を形成すると、カバレッジは10%以下にな
ると予想される。
m,拡散層上が約1.6μm程度の場合、先に述べた制
限により、等方性エッチで開孔できる深さは約0.6μ
mで拡散層上は約1.0μm程度の垂直段が残ってしま
う。このうち、約0.4μmはタングステンで埋まるが
それでも約0.6μm程度の垂直段が残る。コンタクト
サイズが約0.6μm〜0.8μmとすると、アスペク
ト比は1に近い。この部分に例えば厚さ約0.5μmの
アルミ配線を形成すると、カバレッジは10%以下にな
ると予想される。
【0012】このように、従来の製造方法では、深さの
異なるコンタクト段に対し、各コンタクト部で良好なア
ルミ配線のカバレッジを得ることは困難である。
異なるコンタクト段に対し、各コンタクト部で良好なア
ルミ配線のカバレッジを得ることは困難である。
【0013】
【課題を解決するための手段】本発明の製造方法は、領
域を形成する工程と、半導体基板上に平坦化された絶縁
膜を形成する工程と、絶縁膜に素子領域に到達する深さ
の略等しい第一の開孔群を形成する工程と、第一の開孔
群に第一の導体材の選択的に成長する工程と、第一の絶
縁膜に配線領域に到達する深さが略等しい第二の開孔部
を形成する工程と、第一及び第二の開孔群を第二の導体
材の選択成長により埋め込む工程とを有している。
域を形成する工程と、半導体基板上に平坦化された絶縁
膜を形成する工程と、絶縁膜に素子領域に到達する深さ
の略等しい第一の開孔群を形成する工程と、第一の開孔
群に第一の導体材の選択的に成長する工程と、第一の絶
縁膜に配線領域に到達する深さが略等しい第二の開孔部
を形成する工程と、第一及び第二の開孔群を第二の導体
材の選択成長により埋め込む工程とを有している。
【0014】
【実施例1】次に本発明について図面を参照して説明す
る。
る。
【0015】ここでは深さの異なるコンタクト段を同一
半導体装置上に形成する一例として拡散層上のコンタク
ト用開孔部と、フィールド絶縁膜上の多結晶シリコン層
上にあるコンタクト用開孔部とを同一半導体装置上に形
成する場合を考える。
半導体装置上に形成する一例として拡散層上のコンタク
ト用開孔部と、フィールド絶縁膜上の多結晶シリコン層
上にあるコンタクト用開孔部とを同一半導体装置上に形
成する場合を考える。
【0016】図1(a)(b),図2(c)(d),図
3(e)(f),図4(g)(h)は、本発明の実施例
1を説明するための、工程順に示した半導体装置の断面
図である。
3(e)(f),図4(g)(h)は、本発明の実施例
1を説明するための、工程順に示した半導体装置の断面
図である。
【0017】まず、図1(a)に示すように半導体基板
1上の一部に、周知のLOCOS法により、厚さ約0.
6μmのフィールド絶縁膜2を選択的に形成し、次いで
ゲート絶縁膜3を形成する。
1上の一部に、周知のLOCOS法により、厚さ約0.
6μmのフィールド絶縁膜2を選択的に形成し、次いで
ゲート絶縁膜3を形成する。
【0018】次に、図1(b)に示すように、周知のC
VD技術並びに写真蝕刻法により、フィールド絶縁膜上
に厚さ約4000オングストロームの多結晶シリコン層
4を形成し、イオン注入法により基板と逆導電型の不純
物を導入して拡散層5を形成する。次に、図2(c)に
示すように全面に層間絶縁膜例えば厚さ2.0μmのB
PSG膜6を堆積し、次いでフォトレジスト7を塗布す
る。
VD技術並びに写真蝕刻法により、フィールド絶縁膜上
に厚さ約4000オングストロームの多結晶シリコン層
4を形成し、イオン注入法により基板と逆導電型の不純
物を導入して拡散層5を形成する。次に、図2(c)に
示すように全面に層間絶縁膜例えば厚さ2.0μmのB
PSG膜6を堆積し、次いでフォトレジスト7を塗布す
る。
【0019】次に、図2(d)に示すように、フォトレ
ジスト7とBPSG膜6の選択比がほぼ等しいようなド
ライエッチングを適度な時間行い、平坦化された絶縁膜
8を形成する。この時、絶縁膜の膜厚は例えば拡散層5
上で約1.5μm,多結晶シリコン4上で約0.8μm
である。この他に平坦化された絶縁膜を形成する方法と
して、TEOS膜を堆積する方法や、塗布膜を用いる方
法もある。次に、図3(e)に示すように、フォトレジ
スト9を塗布した後、周知のPR技術により、拡散層5
上の所定の位置に開孔パターンを形成しこれをマスクと
して、絶縁膜8を異方性エッチングにより除去して、拡
散層5に到達する第一のコンタクト用開孔部10,11
を形成する。第一のコンタクト用開孔部の深さは約1.
5μmである。
ジスト7とBPSG膜6の選択比がほぼ等しいようなド
ライエッチングを適度な時間行い、平坦化された絶縁膜
8を形成する。この時、絶縁膜の膜厚は例えば拡散層5
上で約1.5μm,多結晶シリコン4上で約0.8μm
である。この他に平坦化された絶縁膜を形成する方法と
して、TEOS膜を堆積する方法や、塗布膜を用いる方
法もある。次に、図3(e)に示すように、フォトレジ
スト9を塗布した後、周知のPR技術により、拡散層5
上の所定の位置に開孔パターンを形成しこれをマスクと
して、絶縁膜8を異方性エッチングにより除去して、拡
散層5に到達する第一のコンタクト用開孔部10,11
を形成する。第一のコンタクト用開孔部の深さは約1.
5μmである。
【0020】次に、図3(f)に示すように、フォトレ
ジスト9を除去した後コンタクト用開孔部10,11で
露出した拡散層5表面に対して、第一の導体材例えばタ
ングステン膜12を、多結晶シリコン層4の表面の高さ
(図中、Aの位置)まで、すなわち、約0.7μm選択
成長させ、コンタクト用開孔部10,11を部分的に埋
め込む。
ジスト9を除去した後コンタクト用開孔部10,11で
露出した拡散層5表面に対して、第一の導体材例えばタ
ングステン膜12を、多結晶シリコン層4の表面の高さ
(図中、Aの位置)まで、すなわち、約0.7μm選択
成長させ、コンタクト用開孔部10,11を部分的に埋
め込む。
【0021】次に図4(g)に示すようにフォトレジス
ト13を塗布した後、周知のPR技術により多結晶シリ
コン層4上の所定の位置に開孔パターンを形成し、これ
をマスクとして絶縁膜8を異方性エッチングにより除去
して多結晶シリコン4に到達する第二のコンタクト用開
孔部14,15を形成する。第二のコンタクト用開孔部
の深さは、約0.8μmである。次に図4(h)に示す
ように、フォトレジスト13を除去した後、露出した多
結晶シリコン層4の表面及びタングステン膜12の表面
に対し、第二の導体材、例えばタングステン膜16を第
二のコンタクト用開孔部の深さ分、すなわち、0.8μ
m程度選択成長させることにより、第二のコンタクト用
開孔部14,15及び、先に部分的に埋め込まれた第一
のコンタクト用開孔部10,11を、ほぼ過不足なく導
体材で埋め込む。図面から明らかなように、多結晶シリ
コン層4の表面と絶縁膜8の表面との高さの差と、タン
グステン膜16の表面と絶縁膜8の表面との高さの差は
ほぼ等しいため、双方のコンタクト用開孔部をともに過
不足なく埋め込むことができる。
ト13を塗布した後、周知のPR技術により多結晶シリ
コン層4上の所定の位置に開孔パターンを形成し、これ
をマスクとして絶縁膜8を異方性エッチングにより除去
して多結晶シリコン4に到達する第二のコンタクト用開
孔部14,15を形成する。第二のコンタクト用開孔部
の深さは、約0.8μmである。次に図4(h)に示す
ように、フォトレジスト13を除去した後、露出した多
結晶シリコン層4の表面及びタングステン膜12の表面
に対し、第二の導体材、例えばタングステン膜16を第
二のコンタクト用開孔部の深さ分、すなわち、0.8μ
m程度選択成長させることにより、第二のコンタクト用
開孔部14,15及び、先に部分的に埋め込まれた第一
のコンタクト用開孔部10,11を、ほぼ過不足なく導
体材で埋め込む。図面から明らかなように、多結晶シリ
コン層4の表面と絶縁膜8の表面との高さの差と、タン
グステン膜16の表面と絶縁膜8の表面との高さの差は
ほぼ等しいため、双方のコンタクト用開孔部をともに過
不足なく埋め込むことができる。
【0022】このようにして、半導体基板上にある深さ
の異なるコンタクト用開孔部をすべて導体材で過不足な
く埋め込むことができる。
の異なるコンタクト用開孔部をすべて導体材で過不足な
く埋め込むことができる。
【0023】次に、周知のPR技術ならびにエッチング
技術により、アルミニウム配線17を形成する。先に述
べたように各コンタクト用開孔部はタングステン膜1
2,16で過不足なく絶縁膜の表面まで埋め込まれてい
るから、ほぼ100%のカバレッジが得られる。
技術により、アルミニウム配線17を形成する。先に述
べたように各コンタクト用開孔部はタングステン膜1
2,16で過不足なく絶縁膜の表面まで埋め込まれてい
るから、ほぼ100%のカバレッジが得られる。
【0024】
【実施例2】本発明の実施例2について、図面を参照し
て説明する。
て説明する。
【0025】ここでは、深さの異なるコンタクト段を同
一チップ上に形成する一例として第二アルミ拡散層を接
続するコンタクト用開孔部と第二アルミ、第一アルミを
接続するコンタクト用開孔部を同一チップ上に形成する
場合を考える。
一チップ上に形成する一例として第二アルミ拡散層を接
続するコンタクト用開孔部と第二アルミ、第一アルミを
接続するコンタクト用開孔部を同一チップ上に形成する
場合を考える。
【0026】図5(a)(b),図6(c)(d),図
7(e)(f),図8(g)は本発明の実施例2を説明
するための工程順に示した半導体装置の断面図である。
7(e)(f),図8(g)は本発明の実施例2を説明
するための工程順に示した半導体装置の断面図である。
【0027】まず、図5(a)に示すように、半導体基
板1上に周知のLOCOS法により厚さ約0.6μmの
フィールド絶縁膜2を形成し、次いでゲート絶縁膜3を
形成し、イオン注入法により、基板と逆導電型の不純物
を導入して拡散層5を形成する。次に、図5(b)に示
すように、実施例1と同様の方法を用いて平坦化された
層間絶縁膜18を形成した後、周知のPRエッチング技
術を用いて、アルミニウム配線17を形成する。次い
で、その上にプラズマ気相成長法により、シリコン酸化
膜19を1.5μmの厚さに成長させ続いてシリカフィ
ルム20を回転塗布法を用いて膜形成する。シリカフィ
ルムの代わりに、フォトレジストを用いてもよい。次
に、図6(c)に示すように、シリカフィルムとプラズ
マ酸化膜の選択比がほぼ等しいようなドライエッチング
を適度な時間行い、二層膜からなる平坦化された絶縁膜
21を形成する。絶縁膜厚は、例えば、アルミニウム配
線17上で0.8μm拡散層5上で約3μmとなる。ア
ルミニウム配線上の絶縁膜を形成する方法として、他に
例えばプラズマ気相成長法により、シリコン酸化膜0.
6μm、シリカフィルム膜形成、さらにシリコン酸化膜
を0.3μm成長するというような方法も考えられる。
次に、図6(d)に示すように、フォトレジスト24を
塗布した後周知のPR技術により、拡散層5上の所定の
位置に開孔パターンを形成し、これをマスクとして、平
坦化された絶縁膜21を異方性エッチングにより除去し
て、拡散層5に到達する第1のコンタクト用開孔部2
2,23を形成する。第一のコンタクト用開孔部の深さ
は約3μmである。次に、図7(e)に示すように、露
出した拡散層5表面に対し、タングステン膜12をアル
ミニウム配線表面の高さ、すなわち図中Bの高さまで、
約2.2μm選択的に成長させる。次に、図7(f)に
示すように、フォトレジスト25を塗布した後、周知の
PR技術により、アルミニウム配線17上に開孔パター
ンを形成し、これをマスクとして絶縁膜を異方性エッチ
ングにより除去して、アルミニウム配線表面に到達する
第二のコンタクト用開孔部26,27を形成する。第二
のコンタクト用開孔部の深さは、約0.8μmとなる。
次に図8(g)に示すように、フォトレジスト25を除
去した後、第二のコンタクト用開孔部26,27で露出
したアルミニウム配線表面及び第一のコンタクト用開孔
部22,23のタングステン12の表面に対し、第二の
導体材、例えば第二のタングステン膜28を約0.8μ
m選択成長させて、コンタクト用開孔部22,23,2
6,27を埋め込む。図面から明らかなように、第二の
コンタクト用開孔部26,27におけるアルミニウム配
線17の表面と絶縁膜21の表面との高さの差は、第一
のコンタクト用開孔部22,23におけるタングステン
12表面と絶縁膜21表面との高さの差にほぼ等しい。
従って、すべてのコンタクト用開孔部を、タングステン
膜12及び第二のタングステン膜28で過不足なく埋め
込むことができる。次に、周知のPR技術、エッチング
技術を用いて、第二のアルミニウム配線29を形成す
る。実施例1と同様各コンタクト用開孔部で100%近
いカバレッジが得られる。
板1上に周知のLOCOS法により厚さ約0.6μmの
フィールド絶縁膜2を形成し、次いでゲート絶縁膜3を
形成し、イオン注入法により、基板と逆導電型の不純物
を導入して拡散層5を形成する。次に、図5(b)に示
すように、実施例1と同様の方法を用いて平坦化された
層間絶縁膜18を形成した後、周知のPRエッチング技
術を用いて、アルミニウム配線17を形成する。次い
で、その上にプラズマ気相成長法により、シリコン酸化
膜19を1.5μmの厚さに成長させ続いてシリカフィ
ルム20を回転塗布法を用いて膜形成する。シリカフィ
ルムの代わりに、フォトレジストを用いてもよい。次
に、図6(c)に示すように、シリカフィルムとプラズ
マ酸化膜の選択比がほぼ等しいようなドライエッチング
を適度な時間行い、二層膜からなる平坦化された絶縁膜
21を形成する。絶縁膜厚は、例えば、アルミニウム配
線17上で0.8μm拡散層5上で約3μmとなる。ア
ルミニウム配線上の絶縁膜を形成する方法として、他に
例えばプラズマ気相成長法により、シリコン酸化膜0.
6μm、シリカフィルム膜形成、さらにシリコン酸化膜
を0.3μm成長するというような方法も考えられる。
次に、図6(d)に示すように、フォトレジスト24を
塗布した後周知のPR技術により、拡散層5上の所定の
位置に開孔パターンを形成し、これをマスクとして、平
坦化された絶縁膜21を異方性エッチングにより除去し
て、拡散層5に到達する第1のコンタクト用開孔部2
2,23を形成する。第一のコンタクト用開孔部の深さ
は約3μmである。次に、図7(e)に示すように、露
出した拡散層5表面に対し、タングステン膜12をアル
ミニウム配線表面の高さ、すなわち図中Bの高さまで、
約2.2μm選択的に成長させる。次に、図7(f)に
示すように、フォトレジスト25を塗布した後、周知の
PR技術により、アルミニウム配線17上に開孔パター
ンを形成し、これをマスクとして絶縁膜を異方性エッチ
ングにより除去して、アルミニウム配線表面に到達する
第二のコンタクト用開孔部26,27を形成する。第二
のコンタクト用開孔部の深さは、約0.8μmとなる。
次に図8(g)に示すように、フォトレジスト25を除
去した後、第二のコンタクト用開孔部26,27で露出
したアルミニウム配線表面及び第一のコンタクト用開孔
部22,23のタングステン12の表面に対し、第二の
導体材、例えば第二のタングステン膜28を約0.8μ
m選択成長させて、コンタクト用開孔部22,23,2
6,27を埋め込む。図面から明らかなように、第二の
コンタクト用開孔部26,27におけるアルミニウム配
線17の表面と絶縁膜21の表面との高さの差は、第一
のコンタクト用開孔部22,23におけるタングステン
12表面と絶縁膜21表面との高さの差にほぼ等しい。
従って、すべてのコンタクト用開孔部を、タングステン
膜12及び第二のタングステン膜28で過不足なく埋め
込むことができる。次に、周知のPR技術、エッチング
技術を用いて、第二のアルミニウム配線29を形成す
る。実施例1と同様各コンタクト用開孔部で100%近
いカバレッジが得られる。
【0028】なお、以上実施例1,2において、タング
ステンは必ずしもコンタクト用開孔部を完全に埋め込む
まで成長しなくても、アルミニウム配線のコンタクト用
開孔部における段差被覆性に問題を生じない程度の段差
を残してもよい。例えば、コンタクト用開孔部1.0μ
mに対して、埋め込み後に0.3μm以下の段差があっ
てもよい。また、埋め込む材料は、本実施例で述べたタ
ングステン以外でも、モリブデン等の選択成長可能で半
導体装置に使用できる材料であれば同様の効果が得られ
ることは、本発明の主旨から当然のことである。また、
深さの異なる複数のコンタクトを2つのグループに分
け、第一のグループを第一及び第二の導体材で、第二の
グループを第二の導体材で埋め込む例について説明した
が、当然3つ以上のグループに分けて行ってもよい。例
えば、第一のグループを第一,第二及び第三の導体材
で、第二のグループを第二及び第三の導体材で、第三の
グループを第三の導体材で埋め込むことにより、例えば
第一アルミ・拡散層を接続するコンタクト用開孔部、第
一アルミ・多結晶シリコン層を接続するコンタクト用開
孔部、第二アルミ・拡散層を接続するコンタクト用開孔
部を、同一半導体装置上に同様の方法で過不足なく埋め
込むことができる。
ステンは必ずしもコンタクト用開孔部を完全に埋め込む
まで成長しなくても、アルミニウム配線のコンタクト用
開孔部における段差被覆性に問題を生じない程度の段差
を残してもよい。例えば、コンタクト用開孔部1.0μ
mに対して、埋め込み後に0.3μm以下の段差があっ
てもよい。また、埋め込む材料は、本実施例で述べたタ
ングステン以外でも、モリブデン等の選択成長可能で半
導体装置に使用できる材料であれば同様の効果が得られ
ることは、本発明の主旨から当然のことである。また、
深さの異なる複数のコンタクトを2つのグループに分
け、第一のグループを第一及び第二の導体材で、第二の
グループを第二の導体材で埋め込む例について説明した
が、当然3つ以上のグループに分けて行ってもよい。例
えば、第一のグループを第一,第二及び第三の導体材
で、第二のグループを第二及び第三の導体材で、第三の
グループを第三の導体材で埋め込むことにより、例えば
第一アルミ・拡散層を接続するコンタクト用開孔部、第
一アルミ・多結晶シリコン層を接続するコンタクト用開
孔部、第二アルミ・拡散層を接続するコンタクト用開孔
部を、同一半導体装置上に同様の方法で過不足なく埋め
込むことができる。
【0029】
【発明の効果】以上説明したように、本発明によれば、
深さの異なる複数の微細コンタクト用開孔部を導体材の
選択成長により埋め込み、かつ埋め込み後のコンタクト
用開孔部の段差を一様に形成できるため、チップ上の場
所によらず、コンタクト用開孔部でのカバレッジが良好
な安定した配線接続が可能となり、従って、高信頼な半
導体装置が実現できる。
深さの異なる複数の微細コンタクト用開孔部を導体材の
選択成長により埋め込み、かつ埋め込み後のコンタクト
用開孔部の段差を一様に形成できるため、チップ上の場
所によらず、コンタクト用開孔部でのカバレッジが良好
な安定した配線接続が可能となり、従って、高信頼な半
導体装置が実現できる。
【図1〜図4】本発明の実施例1の製造工程別断面図で
ある。
ある。
【図5〜図8】本発明の実施例2の製造工程別断面図で
ある。
ある。
【図9】従来の半導体装置の一例の製造工程別断面図で
ある。
ある。
【図10】従来の半導体装置の他の例の製造工程別断面
図である。
図である。
【図11】図10の製造工程が応用できない製造工程別
断面図である。
断面図である。
【図12】従来の半導体装置の構造の別の例の断面図で
ある。
ある。
1 半導体基板 2 フィールド絶縁膜 3 ゲート絶縁膜 4 多結晶シリコン層 5 拡散層 6 BPSG膜 7 フォトレジスト 8 平坦化された絶縁膜 9 フォトレジスト 10 第一のコンタクト用開孔部 11 第一のコンタクト用開孔部 12 タングステン膜 13 フォトレジスト 14,15 第二のコンタクト用開孔部 16 タングステン膜 17 アルミニウム配線 18 平坦化された層間絶縁膜 19 シリコン酸化膜 20 シリカフィルム 21 平坦化された第一の絶縁膜 22,23 第一のコンタクト用開孔部 24 フォトレジスト 25 フォトレジスト 26,27 第二のコンタクト用開孔部 28 第二のタングステン膜 29 第二のアルミニウム配線 51,61 素子領域 52 半導体基板 53,63 層間絶縁膜 54,64 コンタクト用開孔部 55 アルミニウム膜 66 タングステン膜 67 アルミニウム膜 71 半導体基板 72 フィールド絶縁膜 73 ゲート絶縁膜 74 拡散層 75 多結晶シリコン層 76 層間絶縁膜 77,78 コンタクト用開孔部 79 タングステン膜 80 アルミニウム膜
Claims (1)
- 【請求項1】 第1の素子形成領域を形成する工程と、
前記第1の素子形成領域の上面より半導体基板の表面に
対して高い位置に上面がある第2の素子形成領域を形成
する工程と、前記第1および第2の素子形成領域をおお
い表面が平坦な絶縁膜を形成する工程と、前記絶縁膜に
前記第1の素子形成領域の上面に達する第1のコンタク
ト用開孔部を形成する工程と、前記第1のコンタクト用
開孔部内に前記第2の素子形成領域の上面の高さまで導
体を埋め込む工程と、前記絶縁膜に前記第2の素子形成
領域の上面に達する第2のコンタクト用開孔部を形成す
る工程と、前記第1および第2のコンタクト用開孔部内
に導体を埋め込む工程とを有することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23129991A JPH0574955A (ja) | 1991-09-11 | 1991-09-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23129991A JPH0574955A (ja) | 1991-09-11 | 1991-09-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574955A true JPH0574955A (ja) | 1993-03-26 |
Family
ID=16921445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23129991A Pending JPH0574955A (ja) | 1991-09-11 | 1991-09-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574955A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10815441B2 (en) | 2010-11-25 | 2020-10-27 | Gane Energy & Resources Pty Ltd. | Fuel and process for powering a compression ignition engine |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02306623A (ja) * | 1989-05-22 | 1990-12-20 | Nec Corp | 半導体装置の製造方法 |
| JPH02308524A (ja) * | 1989-05-23 | 1990-12-21 | Sony Corp | 半導体装置の製造方法 |
| JPH0380533A (ja) * | 1989-08-24 | 1991-04-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| EP0435388A2 (en) * | 1989-12-29 | 1991-07-03 | Koninklijke Philips Electronics N.V. | Method for selectively filling contacts or vias of various depths |
-
1991
- 1991-09-11 JP JP23129991A patent/JPH0574955A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02306623A (ja) * | 1989-05-22 | 1990-12-20 | Nec Corp | 半導体装置の製造方法 |
| JPH02308524A (ja) * | 1989-05-23 | 1990-12-21 | Sony Corp | 半導体装置の製造方法 |
| JPH0380533A (ja) * | 1989-08-24 | 1991-04-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| EP0435388A2 (en) * | 1989-12-29 | 1991-07-03 | Koninklijke Philips Electronics N.V. | Method for selectively filling contacts or vias of various depths |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10815441B2 (en) | 2010-11-25 | 2020-10-27 | Gane Energy & Resources Pty Ltd. | Fuel and process for powering a compression ignition engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3245004B2 (ja) | 半導体製造方法、ゲート・スタック製造方法、及び半導体装置 | |
| US4987099A (en) | Method for selectively filling contacts or vias or various depths with CVD tungsten | |
| US6077733A (en) | Method of manufacturing self-aligned T-shaped gate through dual damascene | |
| US6090700A (en) | Metallization method for forming interconnects in an integrated circuit | |
| JP2623812B2 (ja) | 半導体装置の製造方法 | |
| US5654216A (en) | Formation of a metal via structure from a composite metal layer | |
| US5843839A (en) | Formation of a metal via using a raised metal plug structure | |
| JPH0799237A (ja) | 集積回路の製造方法 | |
| JP3123092B2 (ja) | 半導体装置の製造方法 | |
| JP2838992B2 (ja) | 半導体装置の製造方法 | |
| US5663108A (en) | Optimized metal pillar via process | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| JPH0214552A (ja) | 半導体装置内の下方レベルの金属に接触するように少なくとも1つの付加的なレベルの金属相互接続を形成するための方法 | |
| JP2912558B2 (ja) | 金属配線製造方法 | |
| KR950012918B1 (ko) | 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법 | |
| US6376357B1 (en) | Method for manufacturing a semiconductor device with voids in the insulation film between wirings | |
| US5597764A (en) | Method of contact formation and planarization for semiconductor processes | |
| US6103581A (en) | Method for producing shallow trench isolation structure | |
| US6245683B1 (en) | Stress relieve pattern for damascene process | |
| US5763324A (en) | Method of manufacturing a semiconductor device with improved uniformity of buried conductor in contact holes | |
| JPH0574955A (ja) | 半導体装置の製造方法 | |
| US20030060037A1 (en) | Method of manufacturing trench conductor line | |
| JP2628339B2 (ja) | 半導体装置の製造方法 | |
| KR100364812B1 (ko) | 반도체 소자의 제조방법 | |
| US6423612B1 (en) | Method of fabricating a shallow trench isolation structure with reduced topography |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980224 |