JPH02308524A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

産業上の利用分野 発明の概要 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段及び作用 実施例 実施例−１（第１図、第１′図） 実施例−２（第２図） 実施例−３（第３図） 実施例−４（第４Ａ図） 実施例−５（第４Ｂ図） 発明の効果 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関する。特に本発明
は、コンタクトホールに電極材料を選択成長させる工程
を含む半導体装置の製造方法に関し、コンタクトホール
を有する各種の半導体装置の製造プロセスに利用するこ
とができるものである。

〔発明の概要〕

本発明の請求項１の発明は、第１のコンタクトホールと
これより深い第２のコンタクトホールを形成する半導体
装置の製造方法において、第２の　。

コンタクトホールの少なくとも側壁に電極材料の選択成
長が可能な下地導電層を形成し、上記第１゜第２のコン
タクトホール内に電極材料を同時に選択成長させること
によって、深い第２のコンタクトホールへの電極材料の
選択成長を速め、第１゜第２の両コンタクトホールに均
一に電極材料を成長させるようにしたものである。

本発明の請求項２の発明は、絶縁膜に形成したコンタク
トホールの底面に金属窒化膜を選択的に形成し、このコ
ンタクトホール内と上記絶縁膜上に電極材料の選択成長
が可能な下地導電層を形成し、該下地導電層を上記金属
窒化膜と選択比をとって異方性エツチングして上記コン
タクトホール側壁に上記下地導電層を残すことによって
、コンタクトホール内に電極材料を選択成長させる速度
を大きくして、生産性を向上させるようにしたものであ
る。

本発明の請求項３の発明は、第１のコンタクトホールと
これより深い第２のコンタクトホールを有する半導体装
置の製造方法において、第２のコンタクトホールを形成
し、この第２のコンタクトホール内に、第１．第２のコ
ンタクトホールの深さの差に略等しい厚さの電極材料を
選択成長する工程と、第１のコンタクトホールを形成す
る工程と、第１．第２のコンタクトホール内に電極材料
を同時に選択成長させる工程とを具備することによって
、第１．ｍｚの両コンタクトホールに均一に電極材料を
埋め込むようにしたものである。

本発明の請求項４の発明は、第１のコンタクトホールと
これより深い第２のコンタクトホールを有する半導体装
置の製造方法において、第１．第２のコンタクトホール
の一方を形成する工程と、該一方のコンタクトホール内
に電極材料を選択成長させる工程と、該電極材料上に選
択成長防止膜を形成する工程と、他方のコンタクトホー
ルを形成する工程と、他方のコンタクトホール内に電極
材料を選択成長させる工程とを具備することによって、
第１．第２の両コンタクトホールに均一に電極材料を埋
め込むようにしたものである。

〔従来の技術〕

半導体装置製造の分野における技術の進歩はめざましく
、数々の新しい手段が開発されている。

その一つに、導電材料を選択成長させる技術がある。こ
のような技術の一例として、コンタクトホールの穴埋め
平坦化に、タングステンの選択ＣＶＤ法を利用するもの
がある。このような選択成長技術は、特定の材料から成
る下地上に特定の導電材料を選択的に形成することがで
きるものであり、微細化・集積化が進んでいる半導体装
置の製造において有効に用いられる。

タングステンの選択ＣＶＤ法について言えば、通常の工
程においてタングステンはシリコン上のみに選択的に成
長し、二酸化シリコン上にはタングステンはつかないの
で、シリコン上に形成したコンタクトホールの穴埋め平
坦化技術として、すぐれたものということができる。

ところが、導電材料の選択成長技術は、材料が選択成長
する際の該成長速度が同条件ではほぼ同一であるため、
それに伴ういくつかの問題がある。

一つは、成長速度を速めて生産性を高めようとしても、
それが困難だということである。とりわけ、タングステ
ンの選択ＣＶＤ法は成長速度が遅く、短時間処理が難し
い。選択成長速度を高めようとして、例えばコンタクト
ホールの内壁に、埋め込み材料を選択成長させる材料層
を形成すると、それだけではコンタクトホールの有効径
が小さくなるという問題が生じ、根本的解決にならない
。

他の一つは、深さの異なる２以上の開口の穴埋めに用い
ようとしても、均一に埋め込みが達成できないというこ
とである０例えば第５図（ａ）に示すように、基板１に
２種類の（またはそれ以上の）異なった深さのコンタク
トホール２１．２２が開いている場合、選択成長する材
料、例えばタングステンの成長速度が同じであるため、
次のような不適合を生じる。即ち、深い方のコンタクト
ホール２２を完全に埋め込んだ場合、第５図（ｂ）に略
示する如くコンタクトホール２１に対する埋め込み材料
３（タングステン）があふれ出す、他方、浅い方のコン
タクトホール２１を丁度完全に埋め込んだ場合、第５図
（ｃ）に略示する如くコンタクトホール２２の方は完全
に埋まらない。半導体装置等の微細化に伴い、コンタク
トホールが形成される層間膜２が平坦化されるようにな
った結果、異なる深さのコンタクトホールが複数形成さ
れることが多くなり、上記のような問題が出るに至って
いる。

なお第５図中、１１はポリシリコンから成るゲート電極
である。

〔発明が解決しようとする問題点〕

上述の如〈従来の技術には、選択成長させる材料の成長
速度が同条件でほぼ同一であるため、成長速度を速めて
生産性を高めることが困難であったり、また異なる深さ
のコンタクトホールが２以上あるときこれらすべてを均
一に埋め込むことができないなど、解決すべき問題点が
あったのである。

本発明は、上記の問題点を解決した半導体装置の製造方
法を提供することを目的とする。

〔問題点を解決するための手段及び作用〕上記目的を達
成するため、本発明の請求項１に係る発明は、少なくと
も２つの第１．第２の半導体領域上に形成した絶縁膜に
、該第１の半導体領域に対する第１のコンタクトホール
と、該第１のコンタクトホールよりも深い上記第２の半
導体領域に対する第２のコンタクトホールを形成する工
程を有する半導体装置の製造方法において、上記第２の
コンタクトホールの少なくとも側壁に電極材料の選択成
長が可能な下地導電層を形成する工程と、上記第１．第
２のコンタクトホール内に電極材料を同時に選択成長さ
せる工程とを具備する構成にする。

この請求項１に係る発明の一実施例は第１図に示すが、
これを用いてこの発明の構成を略述すると、次のとおり
である。

本発明においては、少なくとも２つの第１．第２の半導
体領域１１．１２上に形成した絶縁膜２に、該第１の半
導体領域１１に対する第１のコンタクトホール２１と、
該第１のコンタクトホール２１よりも深い上記第２の半
導体領域１２に対する第２のコンタクトホール２２を形
成するが、第１図に図示の実施例にあっては、まず絶縁
膜２に第２のコンタクトホール２２を形成する（第１図
（ａ））、次いで該第、２のコンタクトホール２２の少
なくとも側壁に電極材料の選択成長が可能な下地導電層
４を形成する（第１図（ｂ））、次いで第１のコンタク
トホール２１を形成する（第１図（ｃ））、その後上記
第１．第２のコンタクトホール２１．２２内に電極材料
３１．３２を同時に選択成長させ、第１図（ｄ）に例示
するような埋め込み構造を得る。

請求項１に係る発明の作用は、次の通りである。

この発明においては、深い方の穴である第２のコンタク
トホール２２に、その少なくとも側壁に、電極材料の選
択成長が可能な下地導電層４を形成しておくので、電極
材料３１．３２を同時に選択成長させると、第２のコン
タクトホール２２の方の電極材料３２がその成長速度が
速くなる。従って、結果的に、第１．第２のコンタクト
ホール２１．２２に、均一な埋め込みが達成される。

次に、本出願の請求項２に係る発明は、半導体領域上に
形成した絶縁膜にコンタクトホールを形成する工程と、
該コンタクトホール底面に金属窒化膜を選択的に形成す
る工程と、上記コンタクトホール内と上記絶縁膜上に電
極材料の選択成長が可能な下地導電層を形成する工程と
、該下地導電層を上記金属窒化膜と選択比をとって異方
性エツチングし、上記コンタクトホール側壁に上記下地
導電層を残す工程と、上記コンタクトホール内に電極材
料を選択成長させる工程とを具備するものである。

この請求項２に係る発明の一実施例は第２図に示すが、
これを用いてこの発明の構成を略述すると、次のとおり
である。

この発明においては、半導体領域１上に形成した絶縁膜
２にコンタクトホール２１を形成しく第２図（ａ））　
、該コンタクトホール２１の底面に金属窒化膜５を選択
的に形成しく第２図（ｅ））　、上記コンタクトホール
２１内と上記絶縁膜２上に電極材料の選択成長が可能な
下地導電層６を形成しく第２図（ｆ）’）　、該下地導
電層６を上記金属窒化膜５と選択比をとって異方性エツ
チングし、上記コンタクトホール側壁に上記下地導電層
６を残しく第２図（ｇ））　、上記コンタクトホール２
１内に電極材料３を選択成長させる（第２図（ｈ））。

請求項２に係る発明の作用は、次のとおりである。

この発明においては、コンタクトホール２１の側壁に電
極材料３の選択成長が可能な下地導電層６を形成してお
くので、電極材料３の成長を速めることができ、処理時
間を短くできるとともに、該下地導電層６をコンタクト
ホール２１側壁に残して形成するに際し、コンタクトホ
ール２１の底面に金属窒化膜５を形成するので、コンタ
クトホール２１の径を実質上変えることな（、しかも短
時間での埋め込みを達成することができる。

次に、本出願の請求項３に係る発明は、少なくとも２つ
の第１．第２の半導体領域上に形成した絶縁膜に形成し
た、該第１の半導体領域に対する第１のコンタクトホー
ルと、該第１のコンタクトホールよりも深い上記第２の
半導体領域に対する第２のコンタクトホールとを電極材
料で埋め込む半導体装置の製造方法において、第２のコ
ンタクトホールを形成する工程と、第２のコンタクトホ
ール内に、第１．第２のコンタクトホールの深さの差に
略等しい厚さの電極材料を選択成長する工程と、第１の
コンタクトホールを形成する工程と、第１．第２のコン
タクトホール内に電極材料を同時に選択成長させる工程
とを具備するものである。

この請求項３に係る発明の一実施例は第３図に示すが、
これを用いてこの発明の構成を略述すると、次のとおり
である。

この発明は、第３図に例示の如く、少なくとも２つの第
１．第２の半導体領域１１．１２上に形成した絶縁膜２
に形成した、該第１の半導体領域１１に対する第１のコ
ンタクトホール２１と、該第１のコンタクトホール２１
よりも深い上記第２の半導体領域に対する第２のコンタ
クトホール２２とを電極材料で埋め込む半導体装置の製
造方法である０本発明においては、第２のコンタクトホ
ール２２を形成しく第３図（ａ））　、この第２のコン
タクトホール２２内に、第１．第２のコンタクトホール
２１．２２の深さの差ｌに等しい厚さの電極材料３１を
選択成長しく第３図（ｂ））　、第１のコンタクトホー
ル２１を形成しく第３図（ｃ））　、第１．第２のコン
タクトホール２１．２２内に電極材料３２を同時に選択
成長させる（第３図（ｄ））。

この請求項３に係る発明によれば、予め第１゜第２のコ
ンタクトホール２１．２２の深さの差ｌの分、深い方で
ある第２のコンタクトホール２２を埋め込んでお（（第
３図（ｂ）参照）ので、両コンタクトホール２１．２２
に均一な埋め込みを達成できる。

次に本出願の請求項４に係る発明は、少なくとも２つの
第１．第２の半導体領域上に形成した絶縁膜に形成した
、該第１の半導体領域に対する第１のコンタクトホール
と、該第１のコンタクトホールよりも深い上記第２の半
導体領域に対する第２のコンタクトホールとを電極材料
で埋め込む半導体装置の製造方法において、第１．第２
のコンタクトホールの一方を形成する工程と、該一方の
コンタクトホール内に電極材料を選択成長させる工程と
、該電極材料上に選択成長防止膜を形成する工程と、他
方のコンタクトホールを形成する工程と、該他方のコン
タクトホール内に電極材料を選択成長させる工程とを具
備するものである。

この請求項４に係る発明の一実施例は第４Ａ図に示すが
、これを用いてこの発明の構成を略述すると、次のとお
りである。

即ち、第４Ａ図の例は、第４Ａ図（ａ）に略示するよう
に深さの異なる３つのコンタクトホール２１、２２．２
３がある場合を示しているが、この発明は、第４図に例
示の如（、第１．第２のコンタクトホールの一方（図で
はコンタクトホール２１）を形成しく第４図（ｂ））　
、該一方のコンタクトホール２１内に電極材料３１を選
択成長させ（第４図（ｃ））　、該電極材料３１上に選
択成長防止膜７を形成し、（第４Ａ図（ｄ））　、他方
のコンタクトホール（図ではコンタクトホール２２）を
形成しく第４図（ｅ））　、該他方のコンタクトホール
２２内に電極材料３２を選択成長させる（第４図（ｆ）
）。

この請求項４に係る発明によれば、一方のコンタクトホ
ール２１を形成してこれを埋め込んだ後、他方のコンタ
クトホール２２を埋め込む際には、選択成長防止膜７に
より埋め込み済みのコンタクトホールには成長が起こら
ないようにするので、それぞれ所望の均一な埋め込みを
達成することができる。

〔実施例〕

次に、本出願の各発明の実施例について説明する。なお
当然のことではあるが、各発明は以下述べるそれぞれの
実施例によりなんら限定されるものではない。

実施例−１ この実施例は、本出願の請求項１に係る発明を具体化し
たもので、当該発明を、半導体装置の製造に際して、深
さの異なるコンタクトホールを、電極材料であるＷ（タ
ングステン）で埋め込み、平坦化する場合に適用したも
のである。

本実施例においては、第１回答図に示すように、シリコ
ン基板等の基板１上の５ｉＣｈ等から成る絶縁膜２に、
それぞれ深さの異なる２つのコンタクトホール２１．２
２　（コンタクトホール２２の方が深い）が形成され、
これをＷを選択成長させて埋め込むようにする。一方の
コンタクトホール２１は、第１の半導体層１１をなすゲ
ート電極上に形成され（第１図（ｄ）参照）、このゲー
ト電極１１のコンタクト電極を形成するためのものであ
り、他方のコンタクトホール２２は、第２の半導体層１
２をなすソース・ドレイン領域上に形成され（第１図（
ａ）参照）、ソースまたはドレイン電極を形成すること
になる（第１図（ｄ）参照）０本例において、ゲート電
極である第１の半導体領域１１は、例えばポリシリコン
により形成できる。また、ソース・ドレイン領域である
第２の半導体領域１２は、基板１の導電型に応じて適宜
の不純物導入により形成できる。いわゆるＬＤＤ構造を
とるものでもよい。

本実施例にお・いては、ソース・ドレイン領域である第
２の半導体領域１２を有するとともに、ゲート電極であ
る第１の半導体領域１１を有する基板１上の絶縁膜２に
、まず深い方のコンタクトホール２２のみを開け、第１
図（ａ）の構造を得る。即ち、レジスト塗布、レジスト
パターン形成、エツチングによる穴開は等適宜の手段に
より、絶縁膜２の第２の半導体領域１２上にコンタクト
ホール２２を形成する。図中符号１３は５ｉＯｚ等のゲ
ート絶縁膜、１４は同じくサイドウオールである。

次に本実施例においては、該コンタクトホール２２の側
壁に、ポリシリコンサイドウオールを形成することによ
って、このコンタクトホール２２の少なくとも側壁に電
極材料（ここではＷ）の選択成長が可能な下地導電層４
を形成する。これにより第１図（ｂ）の構造を得る。こ
の下地導電層４は、本例では、例えば、ポリシリコンの
ＣＶＤを行い、エツチングすることにより、これを形成
することができる。あるいは、特開昭６２−２４３３２
５号公報等に記載の方法を用いてもよい、特開昭６２−
２４３３２５号の方法は、コンタクトホールを含む全面
に薄く５ｉｎｔ等の絶縁膜を形成し、次いで全面ＣＶＤ
、異方性エツチングによりコンタクトホール側面にのみ
薄くポリシリコン膜（またはＷ　Ｓ　ｉ　ｚ　、Ｗ、Ｍ
ｏＳＭｏ３ｉｚなどの金属ないしは金属を含む膜でもよ
い）を形成するものである。

次に、浅い方のコンタクトホール２１、つまり本例では
ゲート電極上のコンタクトホール２１を開け、第１図（
ｃ）の構造とする。

次に、Ｗの選択ＣＶＤ法により穴埋め平坦化を完成する
。選択成長は、Ｗを含むガス（フッ化タングステン等）
を用いる、一般的な手段を採用することができる。これ
により、コンタクトホール２１、２２に電極材料３１．
３２　（Ｗ）が埋め込まれた第１図（ｄ）の構造が得ら
れる。コンタクトホール２２側壁に下地導電層４を形成
しであるので、これを付さない場合に比し、この部分で
は１ｉｚ位の時間で電極材料３２が成長し、この結果、
コンタクトホール２１．２２自体は深さが異なるのに、
同程度の時間で均一に穴埋めが達成される。

Ｗの選択ＣＶＤの条件は、具体的な状況に応じ。

て最適なものを設定すればよい。即ち、条件設定は、コ
ンタクトホール２１．２２の穴の深さ及び両者の比、各
コンタクトホール２１．２２の開口の大きさ及び両者の
比、下地材料の性質（基板１の材料の物性等で異なり、
また第１の半導体領域１１であるゲート電極がポリシリ
コンのみの場合と、少なくとも表面がＷＳｌである場合
では異なるなどの条件がある）、下地導電層４であるポ
リシリコンの性質などに応じて、最適に設定することが
できる。

他の条件にもよるが、大ざっばには、通常、コンタクト
ホール２１の深さの倍の幅のコンタクトホール２２につ
いて、同時間で埋め込みを完了できる。

本発明は、選択成長可能な金属を用いた穴埋めに汎用で
きる。Ｗや、Ｔｔ（チタン）は勿論、その他各種の選択
成長可能な材料を電極材料３１．３２として用いること
ができる。

基板１等の下地、また下地導電層４の材料も、上記電極
材料３１．３２の種類に応じて、各種のものを採用でき
る。

また、本発明は、第１′図に示すように、基板１上の絶
縁層２ａ（ＳＬＯ□等）上に第１の半導体領域１１が形
成され、さらにこれらの上に絶縁層２ｂ（ＳｉＯｔ等）
が形成され、その結果両コンタクトホール２１．２２の
深さが異なるような場合にも、好適に利用することがで
きる。

上記の如く、本実施例は、深さの異なるコンタクトホー
ル２１．２２に対し、Ｗ等の選択ＣＶＤ法を用いて穴埋
め平坦化する場合に、まず深い方のコンタクトホール２
２を開口し、該コンタクトホール２２の側壁にポリシリ
コン等の電極材料（Ｗ）の成長が起こる物質である下地
導電層４をサイドウォ−ル状に形成し、次に浅い方のコ
ンタクトホール２１を開口し、次いで電極材料（Ｗ）の
選択ＣＶＤ法を施すことで、両コンタクトホール２１．
２２の均一な穴埋め平坦化を完成させるものである。

本実施例によれば、 ■深さの異なるコンタクトホール２１．２２に対し、Ｗ
等の電極材料の選択ＣＶＤ法により、均一な穴埋め平坦
化が可能となる。

■Ｗ等の電極材料の選択ＣＶＤに要する時間が、浅いコ
ンタクトホール２１を埋め込むための時間で済み、短時
間処理が可能になって、生産性の向上も図ることができ
る。

■各コンタクトホール２１．２２について、それらの開
口、埋め込みを繰り返すことな（，１回の選択ＣＶＤで
処理が終わる。

という利点がある。

実施例−２ この実施例は、本出願の請求項２に係る発明を具体化し
たもので、当該発明を、半導体装置の製造に際して、ア
スペクト比の大きいコンタクトホールを、電極材料であ
るＷ（タングステン）で埋め込む場合に適用したもので
ある。

この実施例は特に、コンタクトホールをタングステン選
択ＣＶＤ法により埋め込みし、その際コンタクト側壁に
ポリシリコンをサイドウオール状に残し、あるいはサイ
ドウオール状に付けて、埋め込み時間を短縮するように
したのであるが、この場合に基板１であるシリコン上に
金属ナイトライドをポリシリコンサイドウオール形成前
に付けておくものである。

本実施例では、絶縁膜２にコンタクトホール２１を形成
して第２図（ａ）の構造を得、その後、Ｔｉ（チタン）
を堆積する。これにより金属膜５１を有する第２図（ｂ
）の構造とする。次いでアニールを施し、チタンと基板
１であるシリコンとの界面に、チタンシリサイドが形成
されるようにする。

このようにして第２図（ｃ）の構造を得る。生成した金
属シリサイド層を、図中ハツチングを付し、符号５２で
示す。次いで過酸化水素水により処理し、第２図（ｄ）
の如くコンタクトホール２１底部に金属シリサイド層５
２を残した構造にする。次に、窒素Ｎ２雰囲気下で加熱
し、該金属シリサイド層５２の表面を窒化（サニサイド
化）して、ＴｉＮ　（チタンナイトライド）から成る金
属窒化膜５を得る。

この構造を第２図（ｅ）に示し、特に金属窒化膜５は、
両ハツチングを施して模式的に示した。

上記のようにしてコンタクトホール２１の底部に金属窒
化膜５を形成した後、ポリシリコンをＣＶＤ法により堆
積することにより、下地導電Ｎ６を有する第２図（ｆ）
の構造を得、エソチバ・ツクを用いてコンタクトホール
２１の側壁に下地導電層６（ポリシリコン）を残す。こ
のとき、下地導電層６と金属窒化膜５との選択比をとっ
てエツチバ・ツク条件をコントロールすることで、第２
図（ｇ）に示すように金属窒化物５のところでエッチバ
ックを止めることができる。

次に電極材料として、Ｗの選択ＣＶＤ法を施し、穴埋め
を完成し、電極材料３が埋め込まれた第２図（ｈ）の構
造を得る。

また別法として、コンタクトホール２１を形成するため
のレジストを残しておいて、金属（Ｗなどを用いること
ができる）を付けて、金属膜５１として設けるようにす
ることもできる。

従来技術にも、例えば特開昭６２−２４３３２５号公報
に開示があるとおり、ポリシリコンをコンタクトホール
側壁に堆積し、穴埋め時間を短縮する方法があったが、
この従来技術では、コンタクトホール側壁にＳｉＯ□を
付けるため、コンタクトホール径が実質小さくなってし
まった。即ち、第２′図に略示するように、コンタクト
ホール径１１に対し、Ｗ等の埋め込み径１２が小さくな
り、Ｗ等と基板とのコンタクト抵抗が高くなる等の問題
があった。特に、絶縁材である５ｌｏｚをコンタクトホ
ール側壁に付けるので、この問題が大きい。

これに対し、本実施例によれば、コンタクトホール２１
の底部に予め金属窒化膜５を形成しておくことにより、
コンタクトホール２１の径を実質上変えることなく、埋
め込みを完成できる。均一性も、従来技術よりも改良さ
れる。更に、Ｗ等のエンクローチメントによる接合破壊
を防止できる。即ち、Ｗの成長に当たっては、一般にＷ
Ｆｂ等のガスを用いるが、このＷＦｈを還元する時、生
ずるＨＦによりコンタクトホール底部の周囲に隙間がで
きたり、あるいはＷがコンタクトホール底部や、その周
囲に進入して、信頼性を落とすことがあったが、これを
エンクローチメントを起こしにくいＴｉＮ等の窒化物で
防止することができるのである。

上記実施例では、金属窒化物として、Ｔｉの窒化物を用
いたが、その他、Ｗ、Ｔａ、Ｍｏ、Ｈｆ等、適宜のもの
を使用することができる。

実施例−３ この実施例は、本出願の請求項３に係る発明を具体化し
たもので、当該発明を、半導体装置の製造に際して、深
さが異なり、かつアスペクト比の大きい２以上のコンタ
クトホールを、電極材料で埋め込む場合に適用したもの
である。

第３図（ｃ）に示すように、配線層下部の眉間膜２が平
坦化されると、深さの異なるコンタクトホール２１．２
２が形成される場合がある。例えば、図の如く第１．第
２の半導体領域１１．１２をなす拡散領域とゲート電極
の上に各コンタクトホール２１゜２２を設けるような場
合である。

この場合にこれにそのままＷ等の選択ＣＶＤ法を用い、
シリコン等の基板の上にＷ等を成長させると、頭書した
ように、深い方のコンタクトホール２２を穴埋め平坦化
しようとすると、他方のコンタクトホール２１ではＷが
あふれ出てしまい、一方コンタクトホール２１の方を穴
埋め平坦化しても、コンタクトホール２２では全く穴埋
めが不充分ということになる。

深い方のコンタクトホール２２にのみポリシリコンのサ
イドウオールを付けておく技術は、アスペクト比が両コ
ンタクトホール２１．２２ともかなり大きいと、場合に
よってはコンタクトホール２２が埋め込めても、コンタ
クトホール２１では埋め込みが終わらないことも起こり
うる。例えば深い方のコンタクトホール２２のコンタク
ト径が０．５μｍで、他方のコンタクトホール２１のコ
ンタクト深さが０．５μｍとすると、コンタクトホール
２２が完全に埋め込まれても、コンタクトホール２１で
は０．２μｍ以上の段差が生ずることになる。

また別の手段として、深い方のコンタクトホール２１の
埋め込み材料をあふれ出させ（第５図（ｂ）参照）、エ
ッチバックして平坦化する方法が考えられるが、これを
実現するにはオーバーエツチングの制御が困難であって
、平坦化しなければならないのに、穴の部分が凹んだり
することなどが起き易く、実用上採用することは不可能
である。

本出願の請求項３に係る発明は、上記のような問題をも
たらすことなく、アスペクト比が太き（かつ深さの異な
る２以上のコンタクトホールを有効に穴埋めできる。

本実施例は第３図に示すが、この例は、第１の半導体領
域１１であるポリシリコンゲート電極上の第１のコンタ
クトホール２１と、第２の半導体領域１２であるソース
／ドレイン領域１２上の第２のコンタクトホール２２が
眉間膜をなす絶縁膜２に形成され、更に第３のコンタク
トホール２３を形成する場合に、本発明を適用した。コ
ンタクトホールの深さは、コンタクトホール２２が最も
深く、次いでコンタクトホール２１、次いでコンタクト
ホール２３の順になっている。

本実施例では、まず、最も深いコンタクトホール２２の
み開口し、第３図（ａ）の構造とする。次にこのコンタ
クトホール２２に、コンタクトホール２１との深さの差
ｌの分、電極材料３１であろＷを穴埋めして、第２図（
ｂ）のようにする。これによって、次に深いコンタクト
ホール２１の底部まで、電極材料３１を埋め込む。但し
、それより少し浅い程度の埋め込みでもよい。

次に、その次に深いコンタクトホール２１を開口して、
第３図（９）の構造にする。

次いで、その次に深いコンタクトホール２３との差β′
の分、コンタクトホール２１．２２に同時に電極材料３
２を埋め込む。これにより第３図（ｄ）の構造が得られ
る。

次いでまた同様に、コンタクトホール２３を開口しく第
３図（ｅ））、穴埋めして、電極材料３３を形成する（
第３図（ｆ））。これにより穴埋め平坦化が達成される
。

本実施例は、深さの異なるコンタクトホール２１゜２２
、２３を、Ｗ等の選択ＣＶＤで穴埋め平坦化する場合、
コンタクトホールの穴の深さの深い方から順に、コンタ
クトホール開口及び、次に深いコンタクトホールの底部
までのＷ等の選択ＣＶＤによる成長を繰り返し、穴埋め
平坦化を実現するので、深さの異なるコンタクトホール
をＷ等の選択ＣＶＤ法を用いて有効に穴埋め平坦化がで
きる。

一括してコンタクトホールの開口を行った場合、深いも
のを開けるため、浅いものはかなりのオーバーエッチを
受け、従って、浅いコンタクトホールへのダメージがあ
り、特にゲート上に開口する場合に影響が大きいのに対
し、本実施例によればコンタクトホールを深さの順に別
々に開けるため、上記のようなダメージは極力制限でき
る。

実施例−４ この実施例は、本出願の請求項４に係る発明を具体化し
たもので、上記実施例−３と同様、半導体装置の製造に
際して、深さが異なり、かつアスペクト比が大きい２以
上のコンタクトホールを、電極材料で埋め込む場合に適
用したものである。

本実施例も、実施例−３と同様、少なくとも２つの第１
．第２の半導体領域上に形成した絶縁膜に形成した該第
１の半導体領域に対する第１のコンタクトホール２１と
、８亥第１のコンタクトホールよりも深い上記第２の半
導体領域に対する第２のコンタクトホール２２とを電極
材料で埋め込むものであり、更に両者の中間の深さのコ
ンタクトホール２３を有し、これも穴埋めするものであ
るが、図は簡略化して示した。

第４Ａ図を参照する。

本実施例は、第４Ａ図（ａ）に略示するように、絶縁膜
２に、各々深さの異なるコンタクトホール２１、２２．
２３が形成され、これらに電極材料を穴埋めするもので
ある。

まず、コンタクトホール２１．２２．．２３の内の任意
の一つを穴開けする。ここではまず第１のコンタクトホ
ール２１を開口し、第４Ａ図（ｂ）のようにする。次い
で、このコンタクトホール２１に、選択ＣＶＤにより電
極材料３１としてＷを穴埋めし、平坦化する。

次に全面に５ｉｏｚを堆積することにより、該電極材料
３１上にＳ　ｉ　Ｏｔから成る選択成長防止膜７を形成
する。これによって第４Ａ図（ｄ）の構造にする。

次に、別のひとつの深さのコンタクトホールを開口する
が、ここでは第２のコンタクトホール２２を開口して、
第４Ａ図（ｅ）のようにする。次いで、このコンタクト
ホール２２に選択ＣＶＤによりＷを穴埋めし、平坦化す
る。得られた構造を第４Ａ図（ｆ）に示す。コンタクト
ホール２１には、その上に選択成長防止膜７である５ｉ
Ｏｚ膜があり、Ｗは成長しない。

次にコンタクトホール２３についても、同様の操作を行
う。

上記のような操作を順次繰り返すことにより、異なる深
さのコンタクトホールでも、Ｗの選択ＣＶＤにより有効
な穴埋め平坦化ができる。

実施例−５ 次に第４Ｂ図を参照して、実施例−５を説明する。この
例も、実施例−４と同様、請求項４の発明を具体化した
ものであり、略示図をもって説明する。

第４Ｂ図を参照する。

本実施例は、第４Ｂ図（ａ）に略示するように、絶縁膜
２に各々深さの異なるコンタクトボール２１゜２２、２
３が形成され、これらに電極材料を穴埋めするものであ
る。

まず、コンタクトホール２１．２２．２３の内の任意の
一つを穴開けする。ここでは第４Ｂ図（ｂ）のようにま
ず第１のコンタクトホール２１を開口する。

次いで、このコンタクトホール２１に、選択ＣＶＤによ
り電極材料３１としてＷを穴埋めし、平坦化する。これ
により第４Ｂ図（ｃ）の構造を得る。

次に全面にアルミニウムを堆積することにより、該電極
材料３１上に選択成長防止膜７を形成する。

これにより第４Ａ図（ｄ）の構造にする。アルミニウム
膜を形成すると、該アルミニウム膜の表面が自然酸化さ
れ、酸化アルミニウムになるので、一般にこれで選択成
長防止性能は充分に果たせるが、不充分な場合は、アッ
シングその他の手段により、酸化を施してもよい。

次に、別のひとつの深さのコンタクトホールである第２
のコンタクトホール２２を開口し、第４Ａ図（ｅ）のよ
うにする。次いでこのコンタクトホール２２に選択ＣＶ
ＤによりＷを穴埋めし、平坦化する。コンタクトホール
２１には、その上に選択成長防止膜７であるアルミニウ
ム（ないしＡｌ２Ｏ２）があるので、Ｗは成長しない。

これにより第４Ａ図（ｆ）の構造を得る。

これを実施例４と同様、順次繰り返すことにより、穴埋
め平坦化を実現する。

なお、選択成長防止膜７を形成後、コンタクトホールを
形成するには、アルミニウムをウェットエツチングで除
去する手段を用いることができる。

例えば、リン酸、硝酸を含む水溶液でエツチングすれば
、Ｗに影響なく、アルミニウムを除去できる。これによ
り、凹凸の出にくいアルミニウム除去を達成できる。ま
た、その都度エツチングしなくても、何らかの層形成の
後でエツチングする方がよければ、そのような構成を採
用できる。更に、アルミニウムは残っていても、Ａ　１
　ｔ　Ｏ：ｌの方を除去しておけば、電極材料に対する
阻害にはならない。

本実施例において、第４Ｂ図（ｄ）の全面アルミニウム
堆積の後、次にようにすることもできる。

■熱処理を加え、Ａｆ−Ｗ化合物をコンタクトホール２
１の上部で形成する。

■リン酸によりＡｌを除去する。Ａｆｆｉ−Ｗ化合物は
残る。

■Ｏｘアッシング等により、Ａｌ−Ｗ表面にＡｌ２Ｏ２
を形成する。

ＡｆｚＯｆｆ上にはＷは成長しない。この後第４Ａ図（
ｅ）のコンタクトホール２２開口を行い、電極材料３２
の埋め込みを行う。

この実施例は特に、アルミニウム膜（ないしＡ　ｌ　ｚ
Ｏｌ）を用いているため、配線材料をつける前の除去が
、眉間の絶縁膜と充分な選択性をもって実現できる。

〔発明の効果〕

上記詳述したとおり、従来の技術には選択成長させる材
料の成長速度が同条件でほぼ同一であるため成長速度を
速めて生産性を高めることが困難であったり、また異な
る深さのコンタクトホールが２以上あるときこれらすべ
てを均一に埋め込むことができないなどの問題点があっ
たのであるが、本出願の発明によれば、このような問題
点を解決することができる。

【図面の簡単な説明】

第１図は、実施例−１を工程順に断面図で示すものであ
る。第１′図は、咳例の変形適用例を説明するための断
面図である。第２図は、実施例−２を工程順に断面図で
示すものである。第２′図は、解決すべき問題点を示し
て、実施例−２の作用を説明するための断面図である。 第３図は、実施例−３の工程順に断面図で示すものであ
る。第４Ａ図は、実施例−４を工程順に断面図で示すも
のである。第４Ｂ図は、実施例−５を工程順に断面図で
示すものである。第５図は、従来例の問題点を説明する
ための断面図である。 ■・・・半導体領域（基板）、２・・・絶縁膜、１１・
・・第１の半導体領域（ゲート電極）、１２・・・第２
の半導体領域（ソース・ドレイン領域）、２１・・・コ
ンタクトホール（第１のコンタクトホール）、２２・・
・第２のコンタクトホール、３　、３１．３２．３３・
・・電極材料、４．６・・・下地導電層、５・・・金属
窒化膜、７・・・選択成長防止膜。

Claims (1)

1. 【特許請求の範囲】 １、少なくとも２つの第１、第２の半導体領域上に形成
   した絶縁膜に、該第１の半導体領域に対する第１のコン
   タクトホールと、該第１のコンタクトホールよりも深い
   上記第２の半導体領域に対する第２のコンタクトホール
   を形成する工程を有する半導体装置の製造方法において
   、 上記第２のコンタクトホールの少なくとも側壁に電極材
   料の選択成長が可能な下地導電層を形成する工程と、 上記第１、第２のコンタクトホール内に電極材料を同時
   に選択成長させる工程とを具備する半導体装置の製造方
   法。 ２、半導体領域上に形成した絶縁膜にコンタクトホール
   を形成する工程と、 該コンタクトホール底面に金属窒化膜を選択的に形成す
   る形成工程と、 上記コンタクトホール内と上記絶縁膜上に電極材料の選
   択成長が可能な下地導電層を形成する工程と、 該下地導電層を上記金属窒化膜と選択比をとって異方性
   エッチングし、上記コンタクトホール側壁に上記下地導
   電層を残す工程と、 上記コンタクトホール内に電極材料を選択成長させる工
   程とを具備する半導体装置の製造方法。 ３、少なくとも２つの第１、第２の半導体領域上に形成
   した絶縁膜に形成した、該第１の半導体領域に対する第
   １のコンタクトホールと、該第１のコンタクトホールよ
   りも深い上記第２の半導体領域に対する第２のコンタク
   トホールとを電極材料で埋め込む半導体装置の製造方法
   において、第２のコンタクトホールを形成する工程と、
   第２のコンタクトホール内に、第１、第２のコンタクト
   ホールの深さの差に略等しい厚さの電極材料を選択成長
   する工程と、 第１のコンタクトホールを形成する工程と、第１、第２
   のコンタクトホール内に電極材料を同時に選択成長させ
   る工程とを具備する半導体装置の製造方法。 ４、少なくとも２つの第１、第２の半導体領域上に形成
   した絶縁膜に形成した、該第１の半導体領域に対する第
   １のコンタクトホールと、該第１のコンタクトホールよ
   りも深い上記第２の半導体領域に対する第２のコンタク
   トホールとを電極材料で埋め込む半導体装置の製造方法
   において、第１、第２のコンタクトホールの一方を形成
   する工程と、 該一方のコンタクトホール内に電極材料を選択成長させ
   る工程と、 該電極材料上に選択成長防止膜を形成する工程と、 他方のコンタクトホールを形成する工程と、該他方のコ
   ンタクトホール内に電極材料を選択成長させる工程とを
   具備する半導体装置の製造方法。